TW201901427A - 伺服器的偵錯裝置及其偵錯方法 - Google Patents
伺服器的偵錯裝置及其偵錯方法 Download PDFInfo
- Publication number
- TW201901427A TW201901427A TW106116018A TW106116018A TW201901427A TW 201901427 A TW201901427 A TW 201901427A TW 106116018 A TW106116018 A TW 106116018A TW 106116018 A TW106116018 A TW 106116018A TW 201901427 A TW201901427 A TW 201901427A
- Authority
- TW
- Taiwan
- Prior art keywords
- processing unit
- debug
- memory
- system management
- address space
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本發明提出一種伺服器的偵錯裝置及其偵錯方法,所述伺服器的偵錯方法包含處理單元根據一中斷訊號操作於一系統管理模式,處理單元於系統管理模式中執行一基本輸入輸出系統碼,以根據一記憶體模組之一記憶體單元之一第二位址空間所儲存之一識別碼執行基本輸入輸出系統碼中對應於識別碼之一偵錯程式,並產生一偵錯資料,以及處理單元於系統管理模式中將偵錯資料儲存於記憶體模組之記憶體單元之一第三位址空間。其中,記憶體單元之第一位址空間儲存有複數序列存在檢測資料。
Description
本發明是關於一種伺服器的偵錯裝置及其偵錯方法,且特別是包含序列存在檢測記憶體的伺服器的偵錯裝置及其偵錯方法。
在習知的伺服器裝置中,設計者可在基本輸入輸出系統(Basic Input/Output System;BIOS)碼中建立除錯碼,並在伺服器遭遇開機錯誤時藉由預先建立的BIOS碼執行除錯碼來進行除錯程序。然而,在實際的狀況中,造成開機錯誤的原因有諸多可能,當除錯者需以其他除錯碼進行除錯程序時則需重新設計BIOS碼,並將重新設計之BIOS碼更新到伺服器中,其過程相當費時。
再者,另一種除錯方式是透過處理單元的一腳位連接於一顯示器,處理單元可在開機過程的指定階段中控制顯示器顯示一數字訊息,使除錯者根據數字訊息來進行除錯。然而,數字訊息所能表示的資訊量有限,除錯者並無法根據數字訊息準確地推測出開機錯誤的原因,難以進行除錯,且數字訊息在顯示器顯示後並無法再次取得,使除錯者更難以進行除錯,相當不便。
進一步,另一種除錯方式是在伺服器的主機板額外增設一個擴展除錯埠(extended debug port;XDP),擴展除錯埠可與伺服器中之其他單元進行溝通,除錯者可藉由擴展除錯埠讀取其他單元的狀態來進行除錯。然而,在主機板增設擴展除錯埠將造成主機板的生產成本提高,且伺服器中之其他單元也必須增加與擴展除錯埠溝通之腳位,進而增加了伺服器整體的生產成本。
有鑑於此,本發明提出一種伺服器的偵錯裝置及其偵錯方法。
在一實施例中,一種伺服器的偵錯裝置包含記憶體模組、基本輸入輸出系統記憶體及處理單元。記憶體模組包含一記憶體單元,記憶體單元包含第一位址空間、第二位址空間及第三位址空間,第一位址空間用以儲存複數序列存在檢測資料,第二位址空間則用以儲存對應於一偵錯程式之一識別碼。基本輸入輸出系統記憶體用以儲存包含前述偵錯程式之一基本輸入輸出系統碼。處理單元耦接於基本輸入輸出系統記憶體,用以根據一中斷訊號操作於一系統管理模式;於系統管理模式中,處理單元根據前述識別碼執行基本輸入輸出系統碼中之偵錯程式以產生一偵錯資料,並將偵錯資料儲存於記憶體單元的第三位址空間。
在一實施例中,前述記憶體單元包含一系統管理匯流排介面或一積體電路匯流排介面,記憶體單元藉由系統管理匯流排介面或積體電路匯流排介面輸出偵錯資料。
在一實施例中,前述伺服器的偵錯裝置更包含一系統管理匯流排連接於記憶體模組及系統管理匯流排介面;於系統管理模式中,處理單元關閉記憶體模組之一溫度資料輸出功能,使記憶體模組於系統管理模式中無法經由系統管理匯流排傳遞一溫度資料。
在一實施例中,前述處理單元係於執行一作業系統時根據一錯誤參數的一錯誤種類將對應於錯誤種類的識別碼儲存於第二位址空間。
在一實施例中,前述處理單元於偵錯資料儲存於第三位址空間後將識別碼更新。
在一實施例中,一種伺服器的偵錯方法包含:一處理單元根據一中斷訊號操作於一系統管理模式,處理單元於系統管理模式中執行一基本輸入輸出系統碼,以根據一記憶體模組之一記憶體單元之一第二位址空間所儲存之一識別碼執行基本輸入輸出系統碼中對應於前述識別碼之一偵錯程式,並產生一偵錯資料;處理單元於系統管理模式中將前述之偵錯資料儲存於一記憶體模組之一記憶體單元之一第三位址空間。其中,前述之記憶體單元之一第一位址空間儲存有複數序列存在檢測資料。
在一實施例中,前述之伺服器的偵錯方法更包含:記憶體單元經由一系統管理匯流排介面或一積體電路匯流排介面輸出偵錯資料。
在一實施例中,前述之伺服器的偵錯方法更包含:處理單元於系統管理模式中關閉記憶體模組之一溫度資料輸出功能,使記憶體模組於處理單元操作於系統管理模式時無法經由連接於憶體模組及系統管理匯流排介面之一系統管理匯流排傳遞一溫度資料。
在一實施例中,於前述處理單元根據識別碼執行偵錯程式之步驟中,處理單元於執行一作業系統時根據一錯誤參數的一錯誤種類將對應於錯誤種類的識別碼儲存於第二位址空間,以根據識別碼執行偵錯程式。
在一實施例中,前述之伺服器的偵錯方法更包含:處理單元於偵錯資料儲存於第三位址空間後將識別碼更新。
綜上所述,根據本發明之伺服器的偵錯裝置及其偵錯方法之一實施例,儲存有序列存在檢測資料的記憶體單元可儲存識別碼及偵錯資料,除錯者可根據伺服器錯誤的實際狀況將不同的識別碼儲存於前述之位址空間,並可自記憶體單元取得偵錯資料,藉此提升除錯時的方便性及除錯之準確性;再者,以儲存有序列存在檢測資料的記憶體單元來儲存識別碼及偵錯資料,並不需要額外的硬體來執行除錯程序,且所儲存的識別碼及偵錯資料不會因為關機或移除電源而流失,進一步降低了伺服器整體的生產成本。
圖1為根據本發明之伺服器之一實施例之方塊示意圖。請參照圖1,伺服器至少包含記憶體模組10、處理單元11及BIOS記憶體12。處理單元11耦接於記憶體模組10及BIOS記憶體12。在一實施例中,處理單元11可為中央處理器(CPU)。
記憶體模組10包含複數記憶體單元。在此,圖1係以記憶體模組10包含三個記憶體單元101、102、103為例,然本發明不以此為限,記憶體單元之數量亦可為大於三或小於三。記憶體模組10中之記憶體單元101係用以儲存複數序列存在檢測(Serial presence detect;SPD)資料,例如記憶體模組10的時脈設定、各種時序及電壓等規格參數。再者,記憶體單元101還包含至少一識別碼,識別碼對應於一偵錯程式,偵錯程式可實現不同的功能,舉例來說,偵錯程式實現之功能可為讀取伺服器中之特定單元例如一晶片組(chipset)之一暫存器值,或是監看伺服器中之特定單元的溫度,或是進行串型ATA(Serial ATA;SATA)測試所產生的資料,或是在開機自我檢測(POST)階段中記錄除錯燈號所顯示的數值,或是進行機器檢查架構(Machine Check Architecture;MCA)偵測及錯誤回報,伺服器之除錯者可自行定義程式碼並儲存在BIOS記憶體12中而作為BIOS碼之一部分之偵錯程式。在一實施例中,識別碼可為全局唯一標識符(Globally Unique Identifier;GUID)。
圖2為圖1之記憶體單元101之位址空間配置之一實施態樣之示意圖。在配置上,請參照圖2,複數SPD資料儲存在記憶體單元101的第一位址空間101A中,識別碼則儲存在有別於第一位址空間101A之第二位址空間101B中,第二位址空間101B與第一位址空間101A之間可為連續或不連續。並且,記憶體單元101還包含用以儲存資料之第三位址空間101C,第三位址空間101C可連續或不連續於第一位址空間101A及第二位址空間101B。在一實施例中,第一位址空間101A所涵蓋之資料量可為384位元組(即,第0位元組至第383位元組之間),而第二位址空間101B及第三位址空間101C所共同涵蓋之資料量可為168位元組(即,第384位元組至第551位元組之間),然本發明不以此為限,每一位址空間所涵蓋之資料量可根據實際需求來配置。
處理單元11包含一系統管理中斷(system management interrupt;SMI)腳位111,SMI腳位111用以接收一中斷訊號,當SMI腳位111接收到中斷訊號時,SMI腳位111的邏輯準位(logic level)為高邏輯準位,此時處理單元11會進入系統管理模式(system management mode;SMM)。在系統管理模式中,處理單元11執行BIOS記憶體12中之BIOS碼,處理單元11藉由BIOS碼讀取記憶體單元101,以取得第二位址空間101B中之一識別碼,並藉由識別碼執行BIOS碼中對應之偵錯程式。在一實施例中,識別碼與偵錯程式之間具有一對一之對應關係,例如,為「2」之識別碼對應於第三偵錯程式,為「9」之識別碼對應於第六偵錯程式,當第二位址空間101B中儲存之識別碼為「2」時,處理單元11根據為「2」之識別碼執行第三偵錯程式,當第二位址空間101B中儲存之識別碼為「9」時,處理單元11根據為「9」之識別碼執行第六偵錯程式。接著,處理單元11在執行偵錯程式時產生偵錯資料,處理單元11將偵錯資料儲存於記憶體單元101之第三位址空間101C。在一實施例中,記憶體單元101可為電子抹除式可複寫唯讀記憶體(EEPROM),當處理單元11操作於系統管理模式時,處理單元11開啟記憶體單元101的寫入功能,待偵錯資料寫入第三位址空間101C後,處理單元11再關閉記憶體單元101的寫入功能,並離開系統管理模式。
進一步來看,記憶體模組10包含系統管理匯流排(System Management Bus;SMBus)介面,處理單元11以及伺服器中的其他單元亦具有系統管理匯流排介面,處理單元11以及伺服器的其他單元的系統管理匯流排介面經由一系統管理匯流排連接於記憶體模組10之系統管理匯流排介面。在偵錯資料儲存於記憶體單元101的第三位址空間101C後,處理單元11以及其他單元可讀取記憶體單元101,使記憶體模組10將記憶體單元101的第三位址空間101C中的偵錯資料輸出,並藉由系統管理匯流排傳遞。
舉例來說,前述之伺服器的其他單元可為基板管理控制器(Baseboard Management Controller;BMC)及/或晶片組。如圖1所示,伺服器更可包含晶片組13及基板管理控制器14,處理單元11、晶片組13及基板管理控制器14分別藉由系統管理匯流排17、16、15連接於記憶體模組10,處理單元11、晶片組13以及基板管理控制器14可分別藉由系統管理匯流排17、16、15自記憶體模組10取得記憶體單元101儲存之偵錯資料。基此,除錯者可透過處理單元11及伺服器的其他單元取得偵錯資料後再進行更進一步之除錯程序。
此外,記憶體單元101亦可外接於其他除錯設備,例如分析儀(analyzer)或是示波器,除錯者可將除錯設備連接於記憶體單元101的系統管理匯流排介面,並在處理單元11將偵錯資料儲存於第三位址空間101C之後以除錯設備接收系統管理匯流排介面輸出之偵錯資料,並根據偵錯資料進行後續之除錯程序。
在一實施例中,記憶體模組10可包含積體電路匯流排介面(I2C),記憶體單元101可藉由積體電路匯流排介面將第三位址空間101C中之偵錯資料輸出至伺服器中具有積體電路匯流排介面之其他單元或是除錯設備,於此不再贅述。
在一實施例中,處理單元11可在開機階段中根據BIOS碼接收前述之中斷訊號,詳細而言,以統一可延伸韌體介面(Unified Extensible Firmware Interface;UEFI)之開機階段為例,在驅動程式執行環境(Driver Execution Environment;DXE)開機階段中,處理單元11的SMI腳位111已完成初始化,SMI腳位111可被BIOS碼觸發,使處理單元11操作於系統管理模式以執行偵錯程式且將偵錯資料儲存於記憶體單元101的第三位址空間101C。當伺服器遭遇開機異常而無法進入作業系統時,伺服器之除錯者可在顯示單元根據偵錯資料進行除錯,或是以測試儀器經由外部線路直接連接記憶體單元101的輸出埠,以讀取第三位址空間101C中偵錯資料來判斷伺服器遭遇開機異常的可能原因,並進行相應之除錯程序。
再者,當伺服器未遭遇開機錯誤而進入作業系統時,處理單元11在作業系統中可週期性地掃描多個系統參數,例如掃描伺服器中之不同硬體元件的各項參數,當處理單元11掃描到錯誤參數時,作業系統再觸發處理單元11進入系統管理模式。在系統管理模式中,處理單元11判斷錯誤參數的錯誤種類,並根據錯誤種類將不同的識別碼填入第二位址空間101B,當錯誤參數對應於多個不同的錯誤種類時,處理單元11可將多個識別碼填入第二位址空間101B。於此,處理單元11可在掃描到錯誤之後執行與錯誤種類有關之偵錯程式,並將偵錯資料儲存於第三位址空間101C。除錯者可自記憶體單元101取得處理單元11發現錯誤後產生之偵錯資料。
在一實施例中,在處理單元11執行完偵錯程式後,處理單元11可將第二位址空間101B中對應於已執行之偵錯程式的識別碼清除,以供填入對應於其他錯誤種類的識別碼於第二位址空間101B中,並在下一次操作於系統管理模式時藉由前次儲存於第二位址空間101B的識別碼來執行其他未執行之偵錯程式。舉例來說,以第二位址空間101B中先儲存有對應於第一錯誤種類之第一識別碼為例,當處理單元11根據第一識別碼執行完對應的第一偵錯程式之後,處理單元11清除第二位址空間101B中之第一識別碼,並將對應於第二錯誤種類之第二識別碼填入,處理單元11於下一次操作於系統管理模式時即可根據第二識別碼來執行對應的第二偵錯程式。
在一實施例中,記憶體模組10可藉由其系統管理匯流排傳遞任一記憶體單元的溫度資料,也就是說,記憶體單元101與記憶體模組10中的其他記憶體單元102、103均連接於同一系統管理匯流排而共用前述系統管理匯流排,為了避免不同記憶體單元同時藉由系統管理匯流排傳遞資料而造成衝突,在系統管理模式中,處理單元11先關閉記憶體模組10的溫度資料輸出功能,在處理單元11執行偵錯程式並將偵錯資料寫入記憶體單元101的過程中,記憶體模組10無法藉由系統管理匯流排傳遞溫度資料,待處理單元11執行完偵錯程式並將偵錯資料儲存於第三位址空間101C之後,處理單元11再重新啟動記憶體模組10的溫度資料輸出功能並離開系統管理模式。
綜上所述,根據本發明之伺服器的偵錯裝置及其偵錯方法之一實施例,儲存有序列存在檢測資料的記憶體單元可儲存識別碼及偵錯資料,除錯者可根據伺服器錯誤的實際狀況將不同的識別碼儲存於前述之位址空間,並可自記憶體單元取得偵錯資料,藉此提升除錯時的方便性及除錯之準確性;再者,以儲存有序列存在檢測資料的記憶體單元來儲存識別碼及偵錯資料,並不需要額外的硬體來執行除錯程序,且所儲存的識別碼及偵錯資料不會因為關機或移除電源而流失,進一步降低了伺服器整體的生產成本。
雖然本案已以實施例揭露如上然其並非用以限定本案,任何所屬技術領域中具有通常知識者,在不脫離本案之精神和範圍內,當可作些許之更動與潤飾,故本案之保護範圍當視後附之專利申請範圍所界定者為準。
10‧‧‧記憶體模組
101‧‧‧記憶體單元
101A‧‧‧第一位址空間
101B‧‧‧第二位址空間
101C‧‧‧第三位址空間
102‧‧‧記憶體單元
103‧‧‧記憶體單元
11‧‧‧處理單元
111‧‧‧SMI腳位
12‧‧‧BIOS記憶體
13‧‧‧晶片組
14‧‧‧基板管理控制器
15‧‧‧系統管理匯流排
16‧‧‧系統管理匯流排
17‧‧‧系統管理匯流排
[圖1] 為根據本發明之伺服器之一實施例之方塊示意圖。 [圖2] 為圖1之記憶體單元之位址空間配置之一實施態樣之示意圖。
Claims (10)
- 一種伺服器的偵錯裝置,包含: 一記憶體模組,包含一記憶體單元,該記憶體單元包含: 一第一位址空間,用以儲存複數序列存在檢測資料; 一第二位址空間,用以儲存對應於一偵錯程式之一識別碼;及 一第三位址空間; 一基本輸入輸出系統記憶體,用以儲存一基本輸入輸出系統碼,該基本輸入輸出系統碼包含該偵錯程式;及 一處理單元,耦接於該基本輸入輸出系統記憶體,用以根據一中斷訊號操作於一系統管理模式,於該系統管理模式中,該處理單元根據該識別碼執行該基本輸入輸出系統碼中之該偵錯程式以產生一偵錯資料,並將該偵錯資料儲存於該第三位址空間。
- 如請求項1所述之伺服器的偵錯裝置,其中該記憶體單元包含一系統管理匯流排介面或一積體電路匯流排介面,該記憶體單元藉由該系統管理匯流排介面或該積體電路匯流排介面輸出該偵錯資料。
- 如請求項2所述之伺服器的偵錯裝置,更包含一系統管理匯流排連接於該記憶體模組及該系統管理匯流排介面,於該系統管理模式中,該處理單元關閉該記憶體模組之一溫度資料輸出功能,使該記憶體模組於該系統管理模式中無法經由該系統管理匯流排傳遞一溫度資料。
- 如請求項1所述之伺服器的偵錯裝置,其中該處理單元係於執行一作業系統時根據一錯誤參數的一錯誤種類將對應於該錯誤種類的該識別碼儲存於該第二位址空間。
- 如請求項1所述之伺服器的偵錯裝置,其中該處理單元於該偵錯資料儲存於該第三位址空間後更新該識別碼。
- 一種伺服器的偵錯方法,包含: 一處理單元根據一中斷訊號操作於一系統管理模式; 該處理單元於該系統管理模式中執行一基本輸入輸出系統碼,以根據一記憶體模組之一記憶體單元之一第二位址空間所儲存之一識別碼執行該基本輸入輸出系統碼中對應於該識別碼之一偵錯程式,並產生一偵錯資料,其中該記憶體單元之一第一位址空間儲存有複數序列存在檢測資料;及 該處理單元於該系統管理模式中將該偵錯資料儲存於該記憶體單元之一第三位址空間。
- 如請求項6所述之伺服器的偵錯方法,更包含:該記憶體單元經由一系統管理匯流排介面或一積體電路匯流排介面輸出該偵錯資料。
- 如請求項7所述之伺服器的偵錯方法,更包含:該處理單元於該系統管理模式中關閉該記憶體模組之一溫度資料輸出功能,使該記憶體模組於該處理單元操作於該系統管理模式時無法經由連接於該記憶體模組及該系統管理匯流排介面之一系統管理匯流排傳遞一溫度資料。
- 如請求項6所述之伺服器的偵錯方法,其中於該處理單元根據該識別碼執行該偵錯程式之步驟中,該處理單元於執行一作業系統時根據一錯誤參數的一錯誤種類將對應於該錯誤種類的該識別碼儲存於該第二位址空間,以根據該識別碼執行該偵錯程式。
- 如請求項6所述之伺服器的偵錯方法,更包含:該處理單元於該偵錯資料儲存於該第三位址空間後更新該識別碼。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106116018A TWI620061B (zh) | 2017-05-15 | 2017-05-15 | 伺服器的偵錯裝置及其偵錯方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106116018A TWI620061B (zh) | 2017-05-15 | 2017-05-15 | 伺服器的偵錯裝置及其偵錯方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI620061B TWI620061B (zh) | 2018-04-01 |
TW201901427A true TW201901427A (zh) | 2019-01-01 |
Family
ID=62639735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106116018A TWI620061B (zh) | 2017-05-15 | 2017-05-15 | 伺服器的偵錯裝置及其偵錯方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI620061B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI715201B (zh) * | 2019-09-18 | 2021-01-01 | 神雲科技股份有限公司 | 開機錯誤資訊記錄方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI687813B (zh) * | 2018-08-31 | 2020-03-11 | 英業達股份有限公司 | 資訊共享電路及共享記憶體狀態的方法 |
TWI801412B (zh) * | 2018-09-06 | 2023-05-11 | 神雲科技股份有限公司 | 偵錯方法 |
CN110955566B (zh) * | 2018-09-27 | 2023-08-08 | 佛山市顺德区顺达电脑厂有限公司 | 侦错方法 |
CN115443451A (zh) * | 2021-04-01 | 2022-12-06 | 美光科技公司 | 与由微处理器识别的存储器错误相关的信息的记录和解码 |
US11726873B2 (en) | 2021-12-20 | 2023-08-15 | Micron Technology, Inc. | Handling memory errors identified by microprocessors |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6980660B1 (en) * | 1999-05-21 | 2005-12-27 | International Business Machines Corporation | Method and apparatus for efficiently initializing mobile wireless devices |
TW201037604A (en) * | 2009-04-14 | 2010-10-16 | Inventec Corp | Initialization method for electronic device |
-
2017
- 2017-05-15 TW TW106116018A patent/TWI620061B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI715201B (zh) * | 2019-09-18 | 2021-01-01 | 神雲科技股份有限公司 | 開機錯誤資訊記錄方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI620061B (zh) | 2018-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI620061B (zh) | 伺服器的偵錯裝置及其偵錯方法 | |
CN103930878B (zh) | 用于存储器验证的方法、装置及系统 | |
US7565579B2 (en) | Post (power on self test) debug system and method | |
US10614905B2 (en) | System for testing memory and method thereof | |
US7293204B2 (en) | Computer peripheral connecting interface system configuration debugging method and system | |
TWI310899B (en) | Method, system, and product for utilizing a power subsystem to diagnose and recover from errors | |
TW201341811A (zh) | 主機板測試裝置及其轉接模組 | |
US20080016415A1 (en) | Evaluation system and method | |
CN107301042B (zh) | 一种带自检功能的SoC应用程序引导方法 | |
US11175977B2 (en) | Method and system to detect failure in PCIe endpoint devices | |
CN109117299B (zh) | 服务器的侦错装置及其侦错方法 | |
KR900002438B1 (ko) | 프로세서간 결합방식 | |
US10613872B2 (en) | Memory system with simulated memory process | |
US20090144585A1 (en) | Debugging method of the basic input/output system | |
TWI668566B (zh) | 記憶體檢測系統、記憶體檢測方法以及用於記憶體檢測的錯誤映射表建立方法 | |
TW201527965A (zh) | Bios調試偵測系統及方法 | |
CN110956998A (zh) | 一种存储器测试装置与系统 | |
CN110955566A (zh) | 侦错方法 | |
CN101364197A (zh) | 应用于计算机系统的外接式开机自测装置与其计算机系统 | |
US11249872B1 (en) | Governor circuit for system-on-chip | |
JP2007058450A (ja) | 半導体集積回路 | |
TW201430702A (zh) | 韌體更新方法及系統 | |
CN104572423A (zh) | 调试系统及其调试装置和方法 | |
TWI789983B (zh) | 電源管理方法及電源管理裝置 | |
CN112534414A (zh) | 软件跟踪消息接收器外围设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |