TW201824555A - 半導體裝置及其製造方法 - Google Patents
半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TW201824555A TW201824555A TW106107396A TW106107396A TW201824555A TW 201824555 A TW201824555 A TW 201824555A TW 106107396 A TW106107396 A TW 106107396A TW 106107396 A TW106107396 A TW 106107396A TW 201824555 A TW201824555 A TW 201824555A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- work function
- metal
- semiconductor fin
- metal layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 173
- 238000000034 method Methods 0.000 title claims description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 249
- 239000002184 metal Substances 0.000 claims abstract description 249
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 126
- 239000010936 titanium Substances 0.000 claims abstract description 29
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims abstract description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 12
- 239000000956 alloy Substances 0.000 claims abstract description 12
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 73
- 239000011737 fluorine Substances 0.000 claims description 73
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 70
- 230000004888 barrier function Effects 0.000 claims description 51
- 125000006850 spacer group Chemical group 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 37
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 37
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 20
- 239000001301 oxygen Substances 0.000 claims description 20
- 229910052760 oxygen Inorganic materials 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 229910000838 Al alloy Inorganic materials 0.000 claims description 14
- 239000002243 precursor Substances 0.000 claims description 11
- 238000000231 atomic layer deposition Methods 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 125000001153 fluoro group Chemical group F* 0.000 claims description 4
- RVSGESPTHDDNTH-UHFFFAOYSA-N alumane;tantalum Chemical compound [AlH3].[Ta] RVSGESPTHDDNTH-UHFFFAOYSA-N 0.000 claims description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical group F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 6
- 125000004429 atom Chemical group 0.000 claims 5
- 239000007787 solid Substances 0.000 claims 1
- 229910010038 TiAl Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 510
- 239000000463 material Substances 0.000 description 31
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000003989 dielectric material Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910004129 HfSiO Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910021480 group 4 element Inorganic materials 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 108091081062 Repeated sequence (DNA) Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000921 elemental analysis Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一種半導體裝置，其包含設置在第一半導體鰭片上的n型閘極結構，其中n型閘極結構係結合氟，且包含設置在第一高介電常數介電層上的n型功函數金屬層。n型功函數金屬層包含鈦鋁(TiAl)合金，其中鈦對鋁的原子比實質介於1至3之間。半導體裝置更包含設置在第二半導體鰭片上的p型閘極結構，其中p型閘極結構係結合氟，且包含設置在第二高介電常數介電層上的p型功函數金屬層。p型功函數金屬層包含氮化鈦(TiN)，其中鈦對氮的原子比實質介於1：0.9至1：1.1之間。
Description
本揭露是有關於半導體裝置，特別是有關於鰭式場效電晶體(Fin-like Field Effect Transistor；FinFET)的閘極結構與其製造方法。
半導體積體電路(Integrated Circuit；IC)產業已經歷快速的成長。在IC進化的過程中，功能密度(functional density)(定義為每個晶片面積上互相連接的元件數目)普遍隨著幾何尺寸(意即，可以利用製程做出的最小組件或線路)的減小而增加。一個縮小的製程一般可以提供增加產率和降低相關成本的優勢。然而，這樣的縮小會增加製程和生產IC的複雜度。為了達成這些進步，在IC生產中的類似發展是必要的。
當半導體IC產業進入到奈米科技製程世代以追求較高的元件密度，較高效能和較低成本時，同時來自製造和設計的挑戰導致了如鰭式場效電晶體(FinFET)之3D裝置的發展。FinFET裝置的優點包含減少短通道效應及較高電流量。當其特徵尺寸持續減小時，一直有使用具有高介 電常數的閘極介電層和金屬閘極的FinFET裝置來增進裝置性能的要求。n型金氧半(NMOS)裝置和p型金氧半(PMOS)裝置的閘極結構分別需要不同的功函數。具有高介電常數金屬閘極的習知FinFET裝置與其製作方法已無法滿足所有態樣，特別是將NMOS裝置和PMOS裝置製作在一起。
本揭露之一態樣是在提供一種半導體裝置，其包含有半導體基材；在半導體基材上的第一半導體鰭片；設置在第一半導體鰭片上的n型閘極結構。阻擋金屬層包含氮化鈦(TiN)。n型閘極結構係結合氟，且n型閘極結構包含設置在第一半導體鰭片上的第一初始層；設置在第一初始層上且被第一閘極間隙壁包圍的第一高介電常數介電層；設置在第一高介電常數介電層上的n型功函數金屬層，其中n型功函數金屬層含有鈦鋁(TiAl)合金，且鈦對鋁的原子比實質為從1至3；設置在n型功函數金屬層上的阻擋金屬層；以及周邊包圍有阻擋金屬層的第一金屬填充層，以使第一金屬填充層係被第一堆疊結構所包圍，其中第一堆疊結構之側壁包含實質為從5原子百分比至20原子百分比之氟濃度，且第一堆疊結構之底部包含實質為從1原子百分比至15原子百分比之氟濃度。
本揭露之另一態樣是提供一種半導體裝置，包含半導體基材；在半導體基材上的第一半導體鰭片和第二半導體鰭片、n型閘極結構和p型閘極結構。第一半導體鰭片 和第二半導體鰭片被隔離結構所分開。n型閘極結構係結合氟，且包含有設置在第一半導體鰭片上且被第一閘極間隙壁包圍的第一初始層，而p型閘極結構係結合氟，且包含有設置在第二半導體鰭片上且被第二閘極間隙壁所包圍的第二初始層。每一個n型閘極結構及p型閘極結構包含有設置在第一初始層及第二初始層上的高介電常數介電層；設置在高介電常數介電層上的第一氮化鈦層；設置在第一氮化鈦層上的氮化鉭(TaN)層；設置在氮化鉭層上的第二氮化鈦層；設置在第二氮化鈦層上的鈦鋁合金層；設置在鈦鋁合金層上的第三氮化鈦層；以及周邊包圍有第三氮化鈦層的金屬填充層，以使金屬填充層被堆疊結構所包圍，其中堆疊結構之側壁包括實質為從5原子百分比至20原子百分比之氟濃度，且第二堆疊結構之底部包括實質為從1原子百分比至15原子百分比之氟濃度。被第一閘極間隙壁包圍的鈦鋁合金層是做為n型功函數金屬層，其鈦對鋁的原子比實質介於1至3之間。被第二閘極間隙壁包圍的第二氮化鈦層是做為p型功函數金屬層，其鈦對氮的原子比實質介於1：0.9至1：1.1之間。
本揭露之再一態樣是提供一種半導體裝置的形成方法。在此方法中，形成第一半導體鰭片和第二半導體鰭片在半導體基材上，其中第一半導體鰭片和第二半導體鰭片被隔離結構所分開。第一初始層被第一閘極間隙壁所包圍且形成在第一半導體鰭片上，而第二初始層被第二閘極間隙壁所包圍且形成在第二半導體鰭片上。沉積高介電常數介電層在第一初始層和第二初始層上。沉積第一氮化鈦層在高介電 常數介電層上。沉積氮化鉭層在第一氮化鈦層上。沉積第二氮化鈦層在氮化鉭層上。沉積鈦鋁合金層在第二氮化鈦層上。沉積第三氮化鈦層在鈦鋁合金層上。藉由利用含氟前驅物(例如，WF6)沉積周邊包圍有第三氮化鈦層的金屬填充層。接著，例如，藉由進行熱製程，氟係擴散至包圍金屬填充層的堆疊結構，以使堆疊結構之側壁含有實質為從5原子百分比至15原子百分比之氟濃度，且堆疊結構之底部含有實質為從1原子百分比至15原子百分比之氟濃度。被第一閘極間隙壁所包圍的鈦鋁合金層做為n型功函數金屬層，其鈦對鋁的原子比的範圍實質為從1至3。被第二閘極間隙壁所包圍的第二氮化鈦層做為p型功函數金屬層，其鈦對氮的原子比的範圍實質為從1：0.9至1：1.1。
100a/100b‧‧‧n/p型閘極結構
102‧‧‧半導體基材
104‧‧‧隔離結構
110a/110b‧‧‧半導體鰭片
112a/114a‧‧‧源極/汲極部分
112b/114b‧‧‧源極/汲極部分
120‧‧‧蝕刻中止層
122a/122b‧‧‧閘極間隙壁
130a/130b‧‧‧初始層
140a/140b‧‧‧高介電常數介電層
142a/142b‧‧‧金屬覆蓋層
144a/144b‧‧‧阻障金屬層
146a‧‧‧氮化鈦(TiN)層
146b‧‧‧p型功函數金屬層
148a‧‧‧n型功函數金屬層
148b‧‧‧鈦鋁(TiAl)合金層
150a/150b‧‧‧阻擋金屬層
160a/160b‧‧‧金屬填充層
170‧‧‧內層介電層
180a/180b‧‧‧堆疊結構
200a/200b‧‧‧n/p型閘極結構
202‧‧‧半導體基材
204‧‧‧隔離結構
210a/210b‧‧‧半導體鰭片
212a/214a‧‧‧源極/汲極部分
212b/214b‧‧‧源極/汲極部分
220‧‧‧蝕刻中止層
222a/222b‧‧‧閘極間隙壁
230a/230b‧‧‧初始層
240‧‧‧高介電常數介電層
242‧‧‧TiN層
244‧‧‧TaN層
246‧‧‧TiN層
248‧‧‧TiAl層
250‧‧‧TiN層
260‧‧‧金屬填充層
270‧‧‧內層介電層
280‧‧‧堆疊結構
300a/300b‧‧‧n/p型閘極結構
302‧‧‧半導體基材
304‧‧‧隔離結構
310a/310b‧‧‧半導體鰭片
312a/314a‧‧‧源極/汲極部分
312b/314b‧‧‧源極/汲極部分
320‧‧‧蝕刻中止層
322a/322b‧‧‧閘極間隙壁
330a/330b‧‧‧初始層
340‧‧‧高介電常數介電層
342‧‧‧TiN層
344‧‧‧TaN層
346‧‧‧TiN層
348‧‧‧TiAl層
350‧‧‧TiN層
360‧‧‧金屬填充層
370‧‧‧內層介電層
380a/380b‧‧‧多晶矽閘極
390‧‧‧堆疊結構
400‧‧‧形成第一半導體鰭片和第二半導體鰭片在半導體基 材上
410‧‧‧形成第一初始層和第二初始層在第一半導體鰭片在第二半導體鰭片上
420‧‧‧形成高介電常數介電層
430‧‧‧形成第一TiN層在高介電常數介電層上
440‧‧‧形成TaN層在第一TiN層上
450‧‧‧形成第二TiN層在TaN層上
460‧‧‧形成TiAl層在第二TiN層上
470‧‧‧形成第三TiN層在TiAl層上
480‧‧‧藉由利用含氟前驅物形成周邊包圍有第三TiN層的金屬填充層
490‧‧‧擴散氟至包圍金屬填充層的堆疊結構
根據以下詳細說明並閱讀附圖最能理解本揭露的態樣。需注意的是，如同業界的作法，許多特徵並不是按照比例繪示的。事實上，為了進行清楚討論，許多特徵的尺寸可能經過任意縮放。
〔圖1〕是繪示根據本揭露的一些實施例的半導體裝置的剖面示意圖。
〔圖2A〕和〔圖2B〕是繪示根據本揭露的某些實施例的半導體裝置的剖面示意圖。
〔圖3A〕至〔圖3G〕是繪示根據本揭露的一些實施例用以說明半導體裝置製作方法之中間階段的剖面示意圖。
〔圖4〕是繪示根據本揭露的一些實施例製造半導體裝置的流程圖。
以下發明內容提供許多不同實施例或具體例，以實施所提供標的之各種特徵。以下敘述構件和排列的特定具體例，以簡化本揭露的內容。這些內容當然僅是舉例說明，並無意成為限制。例如：在接續的敘述中，第一特徵在第二特徵上或上方的形成可包含有第一特徵和第二特徵直接接觸的實施例，也可包含有在第一特徵和第二特徵之間形成額外特徵的實施例，以使第一和第二特徵不直接接觸。
本文此處的用語其目的僅是為了描述特定實施例，非用以限制申請專利範圍。例如：除非被另外限制，單數形式的「一」或「該」用語也可用來表示複數形式。另外，本揭露可能會在各種具體例中重複元件符號及/或字母。此重複是為了簡化和明確的目的，其本身並不表示所討論的各種實施例及/或配置之間有任何關係。空間相對性用語的使用是為了說明元件在使用或操作時的不同方位，而不只限於圖示所繪示的方向。元件也可以其他方式定向(旋轉90度或在其他方向)，而在此使用的空間相對性的描述語也可以如此解讀。
可理解的是，雖然「第一」、「第二」、「第三」等用詞可被用於申請專利範圍中以描述不同的元件，但這些元件並不應被這些用語所限制，在實施例中相應描述的 這些元件是以不同的元件符號來表示。這些用語是為了分別不同元件。例如：第一元件可被稱為第二元件，相似地，第二元件也可被稱為第一元件而不會脫離實施例的範圍。如此所使用的用語「及/或」包含了一或多個相關列出的項目的任何或全部組合。
本揭露的實施例是指向一種半導體裝置，其上同時形成有具金屬閘極結構的p型金屬氧化物半導體鰭式場效電晶體(PMOS FinFET)裝置和n型金屬氧化物半導體鰭式場效電晶體(NMOS FinFET)裝置，藉以簡化製作過程。依據能量散佈光譜儀(Energy Dispersive Spectroscopy；EDS)的分析，NMOS FinFET裝置包含n型功函數金屬層。n型功函數金屬層包含有鈦鋁(TiAl)合金，其中Ti對Al的原子比實質介於1至3之間，n型功函數金屬層的二表面含有實質低於10原子百分比(at%)的氧濃度。PMOS FinFET裝置包含有在第二高介電常數介電層上的p型功函數金屬層，p型功函數金屬層包含有氮化鈦(TiN)，其中Ti對N的原子比實質介於1：0.9至1：1.1之間，且p型功函數金屬層包含有低於10原子百分比(at%)的氧濃度。氧會引起功函數金屬層的功函數變化，所以較低的氧濃度可導致較好的功函數金屬層品質。因此，本揭露實施例提供具有優良性質的功函數金屬層。
藉由減少偏壓溫度不穩定性(bias-temperature instabiliy，BTI)的閾值電壓偏移及壓力依賴漏電流(stress induced leakage current，SILC)， 氟是改善高介電常數/金屬閘極(High-k/Metal Gate，HKMG)堆疊之整體可靠性的候選者。舉例而言，結合氟的高介電材料(例如：氧化鋯，HfO2)應可取代空位中消失的氧，且可導致較穩定的鍵結。須注意的是，從藉由EDS所獲得的元素分析，前述的組成、原子比例及氧與氟的濃度是重要的。除此之外，較高的氟濃度可導致裝置偏移的不利後果，而過低的氟濃度則導致裝置效能具有較少效益。
請參照圖1，圖1是根據本揭露一些實施例之半導體裝置的剖面示意圖。此半導體裝置包含半導體基材102、第一半導體鰭片110a、第二半導體鰭片110b、n型閘極結構100a和p型閘極結構100b。n型閘極結構100a及/或p型閘極結構100b係結合氟。半導體鰭片110a和半導體鰭片110b設置在半導體基材102上方，且被隔離結構104所分開。在一些實施例中，隔離結構104是淺溝渠隔離(Shallow Trench Isolation；STI)。半導體基材102可被定義為包含有半導體材料的任何結構，其包含但不受限於，主體矽(Bulk Silicon)、半導體晶圓或矽鍺基材。亦可使用包含III族、IV族和V族元素的其他半導體材料。半導體鰭片110a和半導體鰭片110b係從半導體基材102突出。閘極間隙壁122a是形成在n型閘極結構100a的側壁上，而閘極間隙壁122b是形成在p型閘極結構100b的側壁上。閘極間隙壁122a和閘極間隙壁122b可包含氧化矽、氮化矽、氮氧化矽或其他介電材料。源極/汲極部分112a和114a是設置在與閘極間隙壁122a兩側相鄰的半導體鰭片110a上，因而源極/ 汲極部分112a和114a和n型閘極結構100a一起形成NMOS FinFET裝置。源極/汲極部分112b和114b是設置在與閘極間隙壁122b兩側相鄰的半導體鰭片110b上，因而源極/汲極部分112b和114b和p型閘極結構100b一起形成PMOS FinFET裝置。在一些實例中，源極/汲極部分112a和114a含有磷化矽(SiP)，而源極/汲極部分112b和114b含有SiGe。
在一些實施例中，蝕刻中止層120是設置在閘極間隙壁122a、源極/汲極部分112a和114a、隔離結構104、閘極間隙壁122b和源極/汲極部分112b和114b上。內層介電層(Inter-Layer Dielectric；ILD)170是設置在蝕刻中止層120上。內層介電層170可包含氧化矽、磷矽玻璃(phosphosilicate glass；PSG)、硼磷矽玻璃(borophosphosilicate glass；BPSG)及其類似物。
n型閘極結構100a包含初始層130a、高介電常數介電層140a、金屬覆蓋層142a、阻障金屬層144a、TiN層146a、n型功函數金屬層148a、阻擋金屬層150a和金屬填充層160a。初始層130a是設置在半導體鰭片110a上。在一些實例中，初始層130a包含氧化矽層。高介電常數介電層140a是設置在初始層130a上，並被閘極間隙壁122a所包圍。高介電常數介電層140a的厚度介於約10埃到約20埃之間。在一些實施例中，高介電常數介電層140a含有高介電常數材料，例如：HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO，或其中的組合。
金屬覆蓋層142a是在高介電常數介電層140a上，並設置介於高介電常數介電層140a和n型功函數金屬層148a之間。金屬覆蓋層142a包含有TiN，並可具有介於約10埃到約30埃之間的厚度。阻障金屬層144a是在金屬覆蓋層142a上，並設置於金屬覆蓋層142a和n型功函數金屬層148a間。阻障金屬層144a包含有氮化鉭(TaN)，並可具有介於約10埃到約30埃之間的厚度。TiN層146a是在阻障金屬層144a上，並設置於阻障金屬層144a和n型功函數金屬層148a間，並可具有介於約5埃到約20埃之間的厚度。金屬覆蓋層142a、阻障金屬層144a和TiN層146a是用來防止雜質進入其下方的材料層。在特定實施例中，只有金屬覆蓋層142a、阻障金屬層144a和TiN層146a其中的一或多者被設置介於該高介電常數介電層140a和n型功函數金屬層148a之間。需注意的是，金屬覆蓋層142a、阻障金屬層144a和TiN層146a的順序可被變動而不會影響到他們的目的。
n型功函數金屬層148a是在TiN層146a和高介電常數介電層140a上，並可具有介於約30埃到約100埃之間的厚度。n型功函數金屬層148a包含有TiAl合金或TaAl合金，其中n型功函數金屬層148a的二表面分別鄰接至TiN層146a和阻擋金屬層150a。從EDS線掃瞄之結果得知，對於包含TiAl合金的n型功函數金屬層148a，Ti對Al的原子比是實質介於1至3之間。對於包含TiAl合金或鉭鋁(TaAl)合金的n型功函數金屬層148a，n型功函數金屬層148a的二表面均含有低於約10原子百分比(at%)的氧濃度，且接近或在 n型功函數金屬層148a之二表面上的鋁原子濃度高於n型功函數金屬層148a之其他部份的鋁原子濃度，即接近或在n型功函數金屬層148a之二表面上有較多的鋁分離(Al Segregation)，藉以提供具有優良性質的功函數金屬層。氧會引起n型功函數金屬層148a的功函數變化，所以較低的氧濃度可導致較好的n型功函數金屬層148a品質。
阻擋金屬層150a是在n型功函數金屬層148a上，以保護n型功函數金屬層148a，其中阻擋金屬層150a包含有TiN，並可具有介於約10埃到約30埃之間的厚度。金屬填充層160a填充一溝渠(未標示)，且其周邊被阻擋金屬層150a所包圍，金屬填充層160a並可具有介於約1000埃到約5000埃之間的厚度。金屬填充層160a是配置以提供電流傳輸。在一些實施例中，金屬填充層160a可由如鎢、銅或其他適合的材料，及/或其組合所形成。金屬填充層160a是藉由利用含氟前驅物所形成，且此金屬填充層160a係被(第一)堆疊結構180a所包圍，其中(第一)堆疊結構180a包含高介電常數介電層140a、金屬覆蓋層142a、阻障金屬層144a、TiN層146a、n型功函數金屬層148a及阻擋金屬層150a，且從EDS線掃描結果得知，堆疊結構180a之側壁包含實質為從5原子百分比至20原子百分比的氟濃度，而堆疊結構180a之底部包含實質為從1原子百分比至15原子百分比的氟濃度。若堆疊結構180a之側壁的氟濃度高於約20原子百分比，可能導致重大的裝置偏移。若堆疊結構180a之側壁的氟濃度低於約5原子百分比，則會導致裝置效能具有較少效 益。相同地，若堆疊結構180a之底部的氟濃度高於約15原子百分比，可能導致重大的裝置偏移。若堆疊結構180a之底部的氟濃度低於約1原子百分比，則會導致裝置效能具有較少效益。
p型閘極結構100b包含初始層130b、高介電常數介電層140b、金屬覆蓋層142b、阻障金屬層144b、p型功函數金屬層146b、TiAl層148b、阻擋金屬層150b和金屬填充層160b。在一些實施例中，TaAl層可用以取代TiAl層148b。初始層130b是設置在半導體鰭片110b上。在一些實例中，初始層130b包含氧化矽層。高介電常數介電層140b是設置在初始層130b上，並被閘極間隙壁122b所包圍。高介電常數介電層140b可具有介於約10埃到約20埃之間的厚度。在一些實施例中，高介電常數介電層140a含有高介電材料，例如：HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO，或其組合。
金屬覆蓋層142b是在高介電常數介電層140b上，並設置介於高介電常數介電層140b和p型功函數金屬層146b之間。金屬覆蓋層142b包含有TiN，並可具有介於約10埃到約30埃之間的厚度。阻障金屬層144b是在金屬覆蓋層142b上，並設置於金屬覆蓋層142b和p型功函數金屬層146b間。阻障金屬層144b包含有TaN，並可具有介於約10埃到約30埃之間的厚度。金屬覆蓋層142b和阻障金屬層144b是用來防止雜質進入其下方的材料層。在特定實施例中，只有金屬覆蓋層142b、阻障金屬層144b其中一或多者 被設置於該高介電常數介電層140b和p型功函數金屬層146b之間。須注意的是，金屬覆蓋層142b及阻障金屬層144b之順序可被變動而不影響到他們的目的。
p型功函數金屬層146b是在阻障金屬層144b上，並可具有介於約5埃到約20埃之間的厚度。p型功函數金屬層146b包含有TiN，從EDS線掃瞄得知，Ti對N的原子比實質介於1：0.9至1：1.1之間，且p型功函數金屬層146b含有低於約10原子百分比(at%)的氧濃度，因此可提供具有優良性質的功函數金屬層。氧會引起p型功函數金屬層146b的功函數變化，所以較低的氧濃度可以導致較好的p型功函數金屬層146b品質。
TiAl層148b是在p型功函數金屬層146b上，並設置於p型功函數金屬層146b和阻擋金屬層150b間，且TiAl層148b可具有介於約30埃到約100埃之間的厚度。阻擋金屬層150b是在TiAl層148b上，以保護TiAl層148b和p型功函數金屬層146b，其中阻擋金屬層150b包含有TiN，並可具有介於約10埃到約30埃之間的厚度。金屬填充層160b填充一溝渠(未標示)，溝渠周邊被阻擋金屬層150b所包圍，且金屬填充層160b可具有介於約1000埃到約5000埃之間的厚度。金屬填充層160b是配置以提供電流傳輸。在一些實施例中，金屬填充層160b可由鎢、銅或其他適合的材料，及/或其組合所形成。金屬填充層160b是藉由利用含氟前驅物(例如，六氟化鎢(WF6))而形成，且金屬填充層160b是被(第二)堆疊結構180b所包圍，其中(第二)堆疊結 構180b包含高介電常數介電層140b、金屬覆蓋層142b、阻障金屬層144b、TiN層146b、n型功函數金屬層148b及阻擋金屬層150b，其中從EDS線掃描得知，堆疊結構180b之側壁包含實質為從5原子百分比至20原子百分比的氟濃度，而堆疊結構180b之底部包含實質為從1原子百分比至15原子百分比的氟濃度。若堆疊結構180b之側壁的氟濃度高於約20原子百分比，可能導致重大的裝置偏移。若堆疊結構180b之側壁的氟濃度低於約5原子百分比，則會導致裝置效能具有較少效益。相同地，若堆疊結構180b之底部的氟濃度高於約15原子百分比，可能導致重大的裝置偏移。若堆疊結構180b之底部的氟濃度低於約1原子百分比，則會導致裝置效能具有較少效益。
上述的高介電常數介電層140a和高介電常數介電層140b可由同一材料層所形成；上述的金屬覆蓋層142a和金屬覆蓋層142b可由同一材料層所形成；上述的阻障金屬層144a和阻障金屬層144b可由同一材料層所形成；上述的TiN層146a和p型功函數金屬層146b可由同一材料層所形成；上述的n型功函數金屬層148a和TiAl層148b可由同一材料層所形成；上述的阻擋金屬層150a和阻擋金屬層150b可由同一材料層所形成；及上述的金屬填充層160a和金屬填充層160b可由同一材料層所形成。
請參照圖2A和圖2B，圖2A和圖2B是繪示本揭露中某些實施例的半導體裝置的剖面圖。此半導體裝置包含半導體基材202、半導體鰭片210a、半導體鰭片210b、n型 閘極結構200a和p型閘極結構200b。半導體鰭片210a和半導體鰭片210b是設置於半導體基材202上，並被一隔離結構204所分開。在一些實施例中，隔離結構204是淺溝渠隔離(STI)。半導體基材202定義為任何含有半導體材料的結構，包含但不受限於，主體矽、半導體晶圓或矽鍺基材。其他半導體材料包含III族、IV族和V族元素都可以被使用。半導體鰭片210a和210b從半導體基材202中突出。閘極間隙壁222a是形成在n型閘極結構200a的側壁上，而閘極間隙壁222b是形成在p型閘極結構200b的側壁上。閘極間隙壁222a和閘極間隙壁222b包含有氧化矽、氮化矽、氮氧化矽或其他介電材料。源極/汲極部分212a和214a是設置在半導體鰭片210a上，並相鄰於閘極間隙壁222a的兩側，因此源極/汲極部分212a和214a和n型閘極結構200a一起形成一NMOS FinFET裝置。源極/汲極部分212b和214b是設置在半導體鰭片210b上，並相鄰於閘極間隙壁222b的兩側，因而源極/汲極部分212b和214b和p型閘極結構200b一起形成一PMOS FinFET裝置。在一些實例中，源極/汲極部分212a和214a包含有SiP，且源極/汲極部分212b和214b包含有SiGe。
在一些實施例中，蝕刻中止層220是設置在閘極間隙壁222a、源極/汲極部分212a和214a、隔離結構204、閘極間隙壁222b和源極/汲極部分212b和214b上。內層介電層270是設置在蝕刻中止層220之上。內層介電層270包含氧化矽、磷矽玻璃、硼磷矽玻璃和其類似物。
n型閘極結構200a包含被閘極間隙壁222a所包圍的初始層230a，而p型閘極結構200b包含被閘極間隙壁222b所包圍的初始層230b。每一個n型閘極結構200a和p型閘極結構200b都包含有初始層230a、高介電常數介電層240、TiN層242、TaN層244、TiN層246、TiAl層248、TiN層250和金屬填充層260。初始層230a是設置在半導體鰭片210a上，而初始層230b是設置在半導體鰭片210b上，每一個初始層230a和初始層230b都包含有氧化矽層。高介電常數介電層240可具有介於約10埃到約20埃之間的厚度。在一些實施例中，高介電常數介電層240含有高介電材料，例如：HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO，或其組合。
TiN層242是在高介電常數介電層240上，並可具有介於約10埃到約30埃之間的厚度。TaN層244是在TiN層上，並可具有介於約10埃到約30埃之間的厚度。TiN層246是在TaN層244上，並可具有介於約5埃到約20埃之間的厚度。TiN層242和TaN層244是用來防止雜質進入其下方的材料層。在特定實施例中，只有TiN層242和TaN層244其中之一或多者被設置在高介電常數介電層240上。須注意的是，TiN層242和TaN層244的順序可被變動而不會影響到他們的目的。
TiAl層248是在TiN層246和高介電常數介電層240上，且TiAl層248可具有介於約30埃到約100埃之間的厚度。TiN層250是在TiAl層248上，以保護下方的材料 層，且TiN層250可具有介於約10埃到約30埃的厚度。金屬填充層260填充溝渠(未標示)，且其周邊被TiN層250所包圍，而金屬填充層260可具有介於約1000埃到約5000埃之間的厚度。金屬填充層260是藉由利用含氟前驅物(例如，WF6)而形成，且金屬填充層260是被堆疊結構280所包圍，其中堆疊結構280包含高介電常數介電層240、TiN層242、TaN層244、TiN層246、TiAl層248及TiN層250，且從EDS線掃描得知，堆疊結構280之側壁包含實質為從5原子百分比至20原子百分比的氟濃度，而堆疊結構280之底部包含實質為從1原子百分比至15原子百分比的氟濃度。若堆疊結構280之側壁的氟濃度高於約20原子百分比，可能導致重大的裝置偏移。若堆疊結構280之側壁的氟濃度低於約5原子百分比，則會導致裝置效能具有較少效益。相同地，若堆疊結構280之底部的氟濃度高於約15原子百分比，可能導致重大的裝置偏移。若堆疊結構280之底部的氟濃度低於約1原子百分比，則會導致裝置效能具有較少效益。金屬填充層260是配置以提供電流傳輸。在一些實施例中，金屬填充層260可由鎢、銅或其他適合的材料，及/或其組合所形成。對圖2A所示的金屬填充層260進行化學機械研磨(Chemical Mechanical Polishing；CMP)，直到閘極間隙壁222a和閘極間隙壁222b暴露出為止，如圖2B所示。因此，NMOS FinFET裝置(源極/汲極部分212a和214a以及n型閘極結構200a)和PMOS FinFET裝置(源極/汲極部分212b和214b以及p型閘極結構200b)可被同時形成，藉以簡化製造過程。
被閘極間隙壁222a所包圍的TiAl層248是n型功函數金屬層，其中n型功函數金屬層的二表面分別鄰接TiN層246和TiN層250。從EDS掃瞄線的結果得知，Ti對Al的原子比實質介於1至3之間，且n型功函數金屬層的二表面含有實質上低於10原子百分比(at%)的氧濃度，而接近或在n型功函數金屬層之二表面上的鋁原子濃度高於n型功函數金屬層之其他部分的鋁原子濃度，也就是說，接近或在該n型功函數金屬層之二表面上有較多的鋁分離。在一些實施例中，TaAl層可取代TiAl層248做為n型功函數金屬層。被閘極間隙壁222b所包圍的TiN層246是p型功函數金屬層，其中Ti對N的原子比實質介於1：0.9至1：1.1，且p型功函數金屬層含有實質上低於10原子百分比(at%)的氧濃度。根據以上的EDS特徵，可提供具有優良性質的功函數金屬層。
請參照圖3A到圖3G，圖3A到圖3G為根據本揭露中的一些實施例製造半導體裝置的中間階段的剖面示意圖。
如圖3A所示，提供半導體基材302，並使用微影技術圖案化和蝕刻半導體基材302，以形成被隔離結構304所分開的半導體鰭片310a和半導體鰭片310b。半導體基材310被定義為含有半導體材料的任何結構，包含但不限於，主體矽、半導體晶圓或矽鍺基材。其他半導體材料包含III族、IV族和V族元素都可被使用。在一些實施例中，沉積一光阻材料層(未繪示)在半導體基材310上，並根據所需圖案照射(曝光)光阻材料層，光阻材料層被顯影以移除部分 之光阻材料。剩餘的光阻材料保護其下方的材料免於被後續的製程操作所損害，例如：蝕刻。應注意的是，亦可使用其他光罩(如氧化物或氮化矽光罩)於蝕刻製程中。在其他實施例中，可以磊晶成長出半導體鰭片310a和半導體鰭片310b。舉例來說，可使用下層材料的曝光部分(例如半導體基材210的曝光部分)於磊晶製程中，以形成半導體鰭片310a和半導體鰭片310b。可使用光罩來控制磊晶成長製程中的半導體鰭片310a和半導體鰭片310b的形狀。
形成多晶矽閘極380a在半導體鰭片310a上，並形成多晶矽閘極380b在半導體鰭片310b上。形成閘極間隙壁322a在多晶矽閘極380a的側壁上，並形成閘極間隙壁322b在多晶矽閘極380b的側壁上。閘極間隙壁322a和閘極間隙壁322b可包含氧化矽、氮化矽、氮氧化矽，或其他介電材料。形成源極/汲極部分312a和314a在半導體鰭片310a上，並相鄰於閘極間隙壁322a之兩側。形成源極/汲極部分312b和314b在半導體鰭片310b上，並相鄰於閘極間隙壁322b之兩側。在一些實例中，源極/汲極部分312a和314a包含有SiP，而源極/汲極部分312b和314b包含有SiGe。在一些實施例中，形成蝕刻中止層320在閘極間隙壁322a、源極/汲極部分312a和314a、隔離結構304、閘極間隙壁322b，及源極/汲極部分312b和314b上。形成一內層介電層370在蝕刻中止層320上。ILD層370包含氧化矽、磷矽玻璃、硼磷矽玻璃等。
然後，如圖3B所示，使用例如溼式或乾式蝕刻 來移除部分的ILD層370，以暴露出蝕刻中止層320。接著，如圖3C所示，使用例如溼式或乾式蝕刻來移除蝕刻中止層320和多晶矽閘極380a和多晶矽閘極380b。然後，如圖3D所示，形成初始層330a在半導體鰭片310a上，並形成初始層330b在半導體鰭片310b上。在一些實例中，每一個初始層330a和初始層330b都含有氧化矽層，其可使用化學氣相沉積(CVD)、熱氧化(thermal oxidation)、臭氧氧化(ozone oxidation)，或其他製程來形成。
然後，如圖3E所示，使用原子層沉積(ALD)或其他適合技術來沉積高介電常數介電層340在初始層330a和初始層330b上。高介電常數介電層340可具有介於約10埃到約20埃之間的厚度。在一些實施例中，高介電常數介電層340包含有高介電材料，例如：HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO，或其組合。
使用ALD或其他適合技術來沉積TiN層342在高介電常數介電層340上，且TiN層342可具有介於約10埃到約30埃之間的厚度。使用ALD或其他適合技術來沉積TaN層344在TiN層342上，TaN層344可具有介於約10埃到約30埃之間的厚度。使用ALD或其他適合技術來沉積TiN層346在TaN層344上，TiN層346可具有介於約5埃到約20埃之間的厚度。TiN層342和TaN層344是用來防止雜質進入其下方的材料層。在特定實施例中，只沉積TiN層342和TaN層344其中之一或多者在高介電常數介電層340上。需注意的是，TiN層342和TaN層344的順序可被變動而不會影響其 目的。使用ALD或其他適合技術來沉積TiAl層348在TiN層346和高介電常數介電層340上，TiAl層348可具有介於約30埃到約100埃之間的厚度。在一些實施例中，TaAl層可用以取代TiAl層348。使用ALD或其他適合技術來形成TiN層350在TiAl層348上，以保護其下方的材料層，TiN層350可具有介於約10埃到約30埃之間的厚度。
然後，如圖3F所示，藉由使用CVD、ALD、金屬有機化學氣相沉積(Metal-organic Chemical Vapor Deposition，MOCVD)或其他適合技術來填充金屬填充層360至溝渠中(未標示)，其中溝渠係被TiN層350所包圍。金屬填充層360是藉由利用含氟前驅物(例如，WF6)形成。金屬填充層360是配置以提供電流傳輸。在一些實施例中，金屬填充層360可由鎢、銅或其他適合的材料，及/或其組合所形成。
然後，如圖3G所示，對金屬填充層360進行化學機械研磨，直到暴露出閘極間隙壁322a和閘極間隙壁322b為止。金屬填充層360可具有介於約1000埃到約5000埃之間的厚度。因此，可以同時形成NMOS FinFET裝置(源極/汲極部分312a和314a以及被閘極間隙壁322a所包圍的n型閘極結構300a)和PMOS FinFET裝置(源極/汲極部分312b和314b以及被閘極間隙壁所包圍的p型閘極結構300b)，藉以簡化製造流程。
被閘極間隙壁322a所包圍的TiAl層348是n型功函數金屬層，其中n型功函數金屬層的二表面分別鄰接於 TiN層346和TiN層350。從EDS掃瞄線的結果得知，Ti對Al的原子比實質介於1至3之間，且n型功函數金屬層的二表面含有實質上低於10原子百分比(at%)的氧濃度，而接近或在TiAl層348之二表面上的鋁原子濃度高於TiAl層348之其他部分的鋁原子濃度，即接近或在TiAl層348二表面上有較多的鋁分離。被閘極間隙壁322b所包圍的TiN層346是p型功函數金屬層，其中Ti對N的原子比實質介於1：0.9至1：1.1之間，且p型功函數金屬層含有的氧濃度實質低於10原子百分比(at%)。根據以上的EDS特徵，可提供具有優良的性質的功函數金屬層。
請參照圖4和圖3G，圖4是根據本揭露一些實施例之半導體裝置的製造方法之流程圖。此方法從操作400開始，其中半導體鰭片310a(第一半導體鰭片)和半導體鰭片310b(第二半導體鰭片)被形成在半導體基材302上，且被隔離結構304所分開。在操作410中，初始層330a(第一初始層)被閘極間隙壁322a(第一閘極間隙壁)所包圍，並被形成在半導體鰭片310a上，而初始層330b(第二初始層)被閘極間隙壁322b(第二閘極間隙壁)所包圍，並被形成在半導體鰭片310b上。在操作420中，沉積高介電常數介電層340在初始層330a和330b上。在操作430中，沉積TiN層342(第一TiN層)在高介電常數介電層320上。在操作440中，TaN層344係在TiN層342上。在操作450中，沉積TiN層346(第二TiN層)在TaN層344上。在操作460中，沉積TiAl層348在TiN層346上。在操作470中，沉積TiN層350(第三TiN層)在 TiAl層348上。在操作480中，藉由利用含氟前驅物(例如，WF6)沉積周邊包圍有TiN層350的金屬填充層360。金屬填充層360係藉由利用含氟前驅物(例如，WF6)而形成，且金屬填充層360係被堆疊結構390所包圍，其中堆疊結構390包含高介電常數介電層340、TiN層342、TaN層344、TiN層346、TiAl層348及TiN層350，且從EDS線掃描得知，堆疊結構390之側壁包含實質為從5原子百分比至20原子百分比的氟濃度，而堆疊結構390之底部包含實質為從1原子百分比至15原子百分比的氟濃度。若堆疊結構390之側壁的氟濃度高於約20原子百分比，可能導致重大的裝置偏移。若堆疊結構390之側壁的氟濃度低於約5原子百分比，則會導致裝置效能具有較少效益。相同地，若堆疊結構390之底部的氟濃度高於約15原子百分比，可能導致重大的裝置偏移。若堆疊結構390之底部的氟濃度低於約1原子百分比，則會導致裝置效能具有較少效益。
被閘極間隙壁322a包圍的TiAl層348做為n型功函數金屬層，其中Ti對Al的原子比實質介於1至3之間，且n型功函數金屬層的二表面含有實質上低於10原子百分比(at%)的氧濃度，而接近或在TiAl層348之二表面上的鋁原子濃度高於TiAl層348之其他部分的鋁原子濃度，即接近或在TiAl層348二表面上有較多的鋁分離。在一些實施例中，TaAl層可取代TiAl層348做為n型功函數金屬層。被閘極間隙壁322b所包圍的TiN層346做為p型功函數金屬層，其中Ti對N的原子比實質介於1：0.9至1：1.1之間，且p型功 函數金屬層含有實質上低於10原子百分比(at%)的氧濃度。
根據一些實施例，半導體裝置包含有半導體基材；在半導體基材上的第一半導體鰭片；設置在第一半導體鰭片上的n型閘極結構。阻擋金屬層包含TiN。n型閘極結構係結合氟，且包含設置在第一半導體鰭片上的第一初始層；設置在第一初始層上且周邊包圍有第一閘極間隙壁的第一高介電常數介電層；設置在第一高介電常數介電層上的n型功函數金屬層，其中n型功函數金屬層含有TiAl合金，且Ti對Al的原子比實質介於1至3之間；設置在n型功函數金屬層上的阻擋金屬層；以及周邊包圍有阻擋金屬層的第一金屬填充層，以使第一金屬填充層係被第一堆疊結構所包圍，其中第一堆疊結構之側壁包含實質為從5原子百分比至20原子百分比之氟濃度，且第一堆疊結構之底部包含實質為從1原子百分比至15原子百分比之氟濃度。
根據另一些實施例，一個半導體裝置含有半導體基材；在半導體基材上的第一半導體鰭片和第二半導體鰭片；n型閘極結構；及p型閘極結構。第一半導體鰭片和第二半導體鰭片係被隔離結構所分開。n型閘極結構係結合氟，且包含有設置在第一半導體鰭片上且被第一閘極間隙壁所包圍的第一初始層，而p型閘極結構係結合氟，且包含有設置在第二半導體鰭片上且被第二閘極間隙壁所包圍的第二初始層。每一個n型閘極結構及p型閘極結構包含有設置在第一初始層及第二初始層上的高介電常數介電層；設置在高介電常數介電層上的第一TiN層；設置在第一TiN層上的TaN 層；設置在TaN層上的第二TiN層；設置在第二TiN層上的TiAl層；設置在TiAl層上的第三TiN層；以及周邊包圍有第三TiN層的金屬填充層，以使金屬填充層被堆疊結構所包圍，其中堆疊結構之側壁包括實質為從5原子百分比至20原子百分比之氟濃度，且第二堆疊結構之底部包括實質為從1原子百分比至15原子百分比之氟濃度。被第一閘極間隙壁所包圍的TiAl層是做為n型功函數金屬層，其Ti對Al的原子比實質介於1至3之間。被第二閘極間隙壁所包圍的第二TiN層是做為p型功函數金屬層，其Ti對N的原子比實質介於1：0.9至1：1.1之間。
根據一些實施例，一種方法包含形成第一半導體鰭片和第二半導體鰭片在半導體基材上，其中第一半導體鰭片和第二半導體鰭片被隔離結構所分開。第一初始層被第一閘極間隙壁所包圍且形成在第一半導體鰭片上，而第二初始層被第二閘極間隙壁所包圍且形成在第二半導體鰭片上。沉積高介電常數介電層在第一初始層和第二初始層上。沉積第一TiN層在高介電常數介電層上。沉積TaN層在第一TiN層上。沉積第二TiN層在TaN層上。沉積TiAl層在第二TiN層上。沉積第三TiN層在TiAl層上。藉由利用含氟前驅物(例如，WF6)沉積周邊包圍有第三TiN層的金屬填充層。接著，例如，藉由進行熱製程，氟係擴散至包圍金屬填充層的堆疊結構，以使堆疊結構之側壁含有實質為從5原子百分比至15原子百分比之氟濃度，且堆疊結構之底部含有實質為從1原子百分比至15原子百分比之氟濃度。被第一閘極間隙 壁所包圍的TiAl層做為n型功函數金屬層，其Ti對Al的原子比的範圍實質為從1至3。被第二閘極間隙壁所包圍的第二TiN層做為p型功函數金屬層，其Ti對N的原子比的範圍實質為從1：0.9至1：1.1。
前述概述了許多實施例的特徵，使在此技術領域具有通常知識者更容易理解本揭露的態樣。在此技術領域具有通常知識者應可以理解，他們可以以本揭露做為基礎設計或修飾其他製程和結構，以達到和在這些實施例中相同的目的及/或實現相同的優點。在此技術領域具有通常知識者也應理解，此類相等的架構並不偏離本揭露的精神和範圍，而他們也許可以做出各式的改變、取代和變化而並沒有偏離本揭露的精神和範圍。
Claims (10)
- 一種半導體裝置，包含：一半導體基材；一第一半導體鰭片，在該半導體基材上；以及一n型閘極結構，位於該第一半導體鰭片上，其中該n型閘極結構係結合氟，且該n型閘極結構包含：一第一初始層，位於該第一半導體鰭片上；一第一高介電常數介電層，位於該第一初始層上並被一第一閘極間隙壁所包圍；一n型功函數金屬層，設置在該第一高介電常數介電層上，該n型功函數金屬層包含鈦鋁(TiAl)合金或鉭鋁(TaAl)合金，其中當該n型功函數金屬層包含該鈦鋁合金時，鈦對鋁的原子比的範圍實質為從1至3；一第一阻擋金屬層，設置在該n型功函數金屬層上；以及一第一金屬填充層，周邊包圍有該第一阻擋金屬層，以使該第一金屬填充層係被一第一堆疊結構所包圍，其中該第一堆疊結構之一側壁包含實質為從5原子百分比至20原子百分比之氟濃度，且該第一堆疊結構之一底部包含實質為從1原子百分比至15原子百分比之氟濃度。
- 如申請專利範圍第1項所述之半導體裝置，其中該n型閘極結構更包含：一金屬覆蓋層，介於該第一高介電常數介電層及該n 型功函數金屬層之間，其中該金屬覆蓋層包含氮化鈦(TiN)；一阻障金屬層，介於該金屬覆蓋層及該n型功函數金屬層之間，其中該阻障金屬層包含氮化鉭(TaN)；以及氮化鈦層，介於該阻障金屬層及n型功函數金屬層之間。
- 如申請專利範圍第1項所述之半導體裝置，更包含：一第二半導體鰭片，在該半導體基材上，其中該第一半導體鰭片和該第二半導體鰭片是被一隔離結構所分開；一p型閘極結構，位於該第二半導體鰭片上，其中該p型閘極結構係結合氟，且包含：一第二初始層，位於該第二半導體鰭片上；一第二高介電常數介電層，位於該第二初始層上並被一第二閘極間隙壁所包圍；一p型功函數金屬層，設置在該第二高介電常數介電層上，該p型功函數金屬層包含氮化鈦，其中鈦對氮的原子比實質介於1：0.9至1：1.1之間；一第二阻擋金屬層，設置在該p型功函數金屬層上；以及一第二金屬填充層，周邊包圍有該第二阻擋金屬層，以使該第二金屬填充層係被一第二堆疊結構所包圍，其中該第二堆疊結構之一側壁包括實質為從5原子百分比至20原子百分比之氟濃度，且該第二堆疊結構 之一底部包括實質為從1原子百分比至15原子百分比之氟濃度。
- 如申請專利範圍第3項所述之半導體裝置，該p型閘極結構更包含：鈦鋁合金層，設置於該p型功函數金屬層和該第二阻擋金屬層之間；一金屬覆蓋層，介於該第一高介電常數介電層及該p型功函數金屬層之間，其中該金屬覆蓋層含有氮化鈦；以及一阻障金屬層，介於該金屬覆蓋層及該p型功函數金屬層之間，其中該阻障金屬層含有氮化鉭。
- 如申請專利範圍第3項所述之半導體裝置，其中該第一金屬填充層或該第二金屬填充層含有鎢。
- 一種半導體裝置，含有：一半導體基材；一第一半導體鰭片和一第二半導體鰭片，在該半導體基材上，其中該第一半導體鰭片和該第二半導體鰭片被一隔離結構所分開；一n型閘極結構含有一第一初始層，該第一初始層位於該第一半導體鰭片上並被一第一閘極間隙壁所包圍，而一p型閘極結構含有一第二初始層，該第二初始層位於該第二半導體鰭片上並被一第二閘極間隙壁所包圍，該n型 閘極結構和該p型閘極結構其中每一者係結合氟，且包含：一高介電常數介電層，位於該第一初始層和該第二初始層上；一第一氮化鈦層，設置在該高介電常數介電層上；氮化鉭層，設置在該第一氮化鈦層上；一第二氮化鈦層，設置在該氮化鉭層上；鈦鋁合金層，設置在該第二氮化鈦層上；一第三氮化鈦層，設置在該鈦鋁合金層層上；以及一金屬填充層，周邊包圍有該第三氮化鈦層，以使該金屬填充層被一堆疊結構所包圍，其中該堆疊結構之一側壁包括實質為從5原子百分比至20原子百分比之氟濃度，且該第二堆疊結構之一底部包括實質為從1原子百分比至15原子百分比之氟濃度；其中被該第一閘極間隙壁所包圍的該鈦鋁合金層是一n型功函數金屬層，其中鈦對鋁的原子比實質介於1至3；以及被該第二閘極間隙壁所包圍的該第二氮化鈦層是一p型功函數金屬層，其中鈦對氮的原子比實質介於1：0.9至1：1.1之間。
- 如申請專利範圍第6項所述之半導體裝置，其中該p型功函數金屬層含有實質低於10原子百分比的氧濃度，該n型功函數金屬層的二表面含有實質低於10原子百分比的氧濃度，或接近或在該n型功函數金屬層二表面的鋁原子濃度是高於該n型功函數金屬層其他部份 的鋁原子濃度。
- 一種半導體裝置的製造方法，包含：形成一第一半導體鰭片和一第二半導體鰭片在一半導體基材上，其中該第一半導體鰭片和該第二半導體鰭片是被一隔離結構分開；沉積一第一初始層在該第一半導體鰭片上，該第一初始層被一第一閘極間隙壁所包圍，及沉積一第二初始層在該第二半導體鰭片上，該第二初始層被一第二閘極間隙壁所包圍；沉積一高介電常數介電層在該第一初始層和該第二初始層上；沉積一第一氮化鈦在該高介電常數介電層上；沉積氮化鉭層在該第一氮化鈦層上；沉積一第二氮化鈦層在該氮化鉭層上；沉積鈦鋁合金層在該第二氮化鈦層上；沉積一第三氮化鈦層在該鈦鋁合金層上；以及藉由利用含氟前驅物沉積周邊包圍有該第三氮化鈦層的一金屬填充層；以及擴散氟至包圍該金屬填充層的一堆疊結構，以使該堆疊結構之一側壁含有實質為從5原子百分比至15原子百分比之氟濃度，且該堆疊結構之一底部含有實質為從1原子百分比至15原子百分比之氟濃度。
- 如申請專利範圍第8項所述之半導體裝置 的製造方法，其中沉積該第一氮化鈦層、該第二氮化鈦層、該第三氮化鈦層、該氮化鉭層、該鈦鋁合金層及該金屬填充層之步驟是藉由原子層沉積來進行。
- 如申請專利範圍第8項所述之半導體裝置的製造方法，其中該含氟前驅物為六氟化鎢(WF 6)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/382,478 US9824929B2 (en) | 2015-10-28 | 2016-12-16 | FinFET gate structure and method for fabricating the same |
| US15/382,478 | 2016-12-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201824555A true TW201824555A (zh) | 2018-07-01 |
| TWI651851B TWI651851B (zh) | 2019-02-21 |
Family
ID=62604166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106107396A TWI651851B (zh) | 2016-12-16 | 2017-03-07 | 半導體裝置及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108206211B (zh) |
| TW (1) | TWI651851B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI724560B (zh) * | 2018-09-27 | 2021-04-11 | 台灣積體電路製造股份有限公司 | 半導體結構 |
| TWI773873B (zh) * | 2019-01-22 | 2022-08-11 | 聯華電子股份有限公司 | 半導體元件及其製作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8637390B2 (en) * | 2010-06-04 | 2014-01-28 | Applied Materials, Inc. | Metal gate structures and methods for forming thereof |
| US9595443B2 (en) * | 2011-10-20 | 2017-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal gate structure of a semiconductor device |
| US20150061042A1 (en) * | 2013-09-03 | 2015-03-05 | United Microelectronics Corp. | Metal gate structure and method of fabricating the same |
| KR102212267B1 (ko) * | 2014-03-19 | 2021-02-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102394887B1 (ko) * | 2014-09-01 | 2022-05-04 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
-
2017
- 2017-03-02 CN CN201710119801.3A patent/CN108206211B/zh active Active
- 2017-03-07 TW TW106107396A patent/TWI651851B/zh active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI724560B (zh) * | 2018-09-27 | 2021-04-11 | 台灣積體電路製造股份有限公司 | 半導體結構 |
| TWI773873B (zh) * | 2019-01-22 | 2022-08-11 | 聯華電子股份有限公司 | 半導體元件及其製作方法 |
| US11631753B2 (en) | 2019-01-22 | 2023-04-18 | United Microelectronics Corp. | Semiconductor device and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108206211A (zh) | 2018-06-26 |
| TWI651851B (zh) | 2019-02-21 |
| CN108206211B (zh) | 2020-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10832959B2 (en) | FinFET gate structure and method for fabricating the same | |
| TWI610353B (zh) | 鰭式場效電晶體閘極結構與其製造方法 | |
| KR102141213B1 (ko) | 개선된 신뢰성 성능을 갖는 네거티브 커패시턴스 fet | |
| US10157783B2 (en) | Semiconductor devices, FinFET devices and methods of forming the same | |
| US8994116B2 (en) | Hybrid gate process for fabricating FinFET device | |
| US10262894B2 (en) | FinFET device and method for forming the same | |
| US11996481B2 (en) | Liner for a bi-layer gate helmet and the fabrication thereof | |
| US20230099320A1 (en) | Method And Device For Forming Metal Gate Electrodes For Transistors | |
| US9653364B1 (en) | FinFET device and method of forming the same | |
| TWI651851B (zh) | 半導體裝置及其製造方法 | |
| CN220569686U (zh) | 半导体装置 | |
| CN113421855A (zh) | 半导体装置的形成方法 |