TW201816995A - 具有暗像素的影像感測器 - Google Patents

Abstract

一種成像感測器，其可包括一成像像素陣列以及至少兩列暗像素。各成像像素可包括一光二極體，其回應於入射光來產生電荷。各暗像素可包括由屏蔽材料屏蔽掉入射光的一光二極體。可同時取樣該至少兩列暗像素並平均，來獲得一平均暗像素電荷位準。可將該平均暗像素電荷位準從各成像像素電荷位準中減去，來針對雜訊校正該成像像素電荷位準。各行暗像素可包括一行線，其耦合至第一讀出電路及第二讀出電路。各行線可耦合至第一電流源及第二電流源。各行線可耦合至至少一個電容器。

Description

具有暗像素的影像感測器

本發明大體上係關於成像裝置，且更具體而言，係關於具有暗像素的成像裝置。 影像感測器經常用在電子裝置（諸如行動電話、相機、及電腦）中以擷取影像。在一般配置中，一影像感測器包括配置成像素列以及像素行的影像像素之一陣列。電路系統可耦合至各像素行，用於自影像像素讀出影像信號。 一般影像像素含有一光二極體，用來回應於入射光而產生電荷。影像像素也可包括一電荷儲存區域，用來儲存該光二極體中產生的電荷。影像感測器可使用一全域快門或一滾動快門方案來操作。在全域快門中，影像感測器中每個像素可同時擷取一影像，而在滾動快門中，各像素列可依序擷取一影像。 一些影像感測器可包括暗像素，來幫助校正像素雜訊。該等暗像素可包括受到屏蔽的光二極體，以避免該等暗像素光二極體暴露在入射光之下，確定任何產生的電荷僅只是雜訊。雖然有助於雜訊校正，但暗像素可能佔據該影像感測器中的有價值區。 因此想要能夠提供用於影像感測器中之暗像素之經改善配置。

電子裝置（例如，數位相機、電腦、行動電話）及其他電子裝置可包括收集入射光以擷取一影像的影像感測器。該等影像感測器可包括影像像素陣列。該等影像感測器中的像素可包括光敏元件，例如將入射光轉換成影像信號的光二極體。影像感測器可具有任何數目個像素（例如，數百個、數千個、或更多個）。例如，一典型影像感測器可具有數十萬或數百萬個像素（例如，百萬像素）。影像感測器可包括控制電路系統，例如用於操作影像像素的電路系統及用於讀出對應於由光敏元件所產生電荷之影像信號的讀出電路系統。 圖1係一說明性成像系統（諸如使用一影像感測器以擷取影像的一電子裝置）的圖式。圖1之電子裝置10可係一可攜式電子裝置（諸如一相機）、一行動電話、一平板電腦、一網路攝影機、一視訊攝影機、一視訊監視系統、一汽車成像系統、一具有成像能力之視訊遊戲系統，或擷取數位影像資料的任何其他所欲之成像系統或裝置。相機模組12可用於將入射光轉換成數位影像資料。相機模組12可包括一或多個鏡頭14及一或多個對應影像感測器16。鏡頭14可包括固定及/或可調整鏡頭且可包括形成在影像感測器16之一成像表面上的微透鏡。在影像擷取操作期間，來自一場景的光可由鏡頭14聚焦在影像感測器16上。影像感測器16可包括用於轉換類比像素資料成為待提供至儲存與處理電路系統18的相對應之數位影像資料的電路系統。若為所欲，相機模組12可具備鏡頭14之一陣列及對應影像感測器16之一陣列。 儲存與處理電路系統18可包括一或多個積體電路（例如，影像處理電路、微處理器、儲存裝置，如隨機存取記憶體及非揮發性記憶體等等），並且可使用與相機模組12分離及/或形成相機模組12之一部分的組件（例如，形成包括影像感測器16之一積體電路之一部分的電路，或模組12內與影像感測器16相關聯之一積體電路）來實施。可使用處理電路系統18（例如，使用在處理電路系統18上之一影像處理引擎、使用在處理電路系統18上之一成像模式選擇引擎等）來處理及儲存已由相機模組12所擷取之影像資料。若為所欲，可使用耦合至處理電路系統18的有線及/或無線通訊路徑，來提供經處理的影像資料給外部設備（例如，一電腦、外部顯示器或其他裝置）。若為所欲，可使用一堆疊晶片配置來實施影像感測器16及處理電路系統18。 如圖2所示，影像感測器16可包括：一像素陣列20，其含有依列及行配置之影像感測器像素22（本文中有時稱之為影像像素或像素）；及控制與處理電路系統24。舉例而言，陣列20可含有數百或數千列及行之影像感測器像素22。控制電路系統24可耦合至列控制電路系統26及影像讀出電路系統28（有時稱之為行控制電路系統、讀出電路系統、處理電路系統、或行解碼器電路系統）。列控制電路系統26可自控制電路系統24接收列位址，且透過列控制路徑30供應相對應之列控制信號（諸如重設、列選擇、電荷傳輸、雙轉換增益、及讀出控制信號）至像素22。一或多條導電線諸如（行線32）可耦合至陣列20中之各行像素22。行線32可用於自像素22讀出影像信號及用於供應偏壓信號（例如，偏壓電流或偏壓電壓）至像素22。若為所欲，在像素讀出操作期間，可使用列控制電路系統26來選擇在陣列20中之一像素列，及可沿行線32讀出在該像素列中之影像像素22所產生之影像信號。 影像讀出電路系統28可透過行線32接收影像信號（例如，由像素22所產生之類比像素值）。影像讀出電路系統28可包括用於取樣及暫時儲存自陣列20讀出之影像信號之取樣保持電路系統、放大器電路系統、類比轉數位轉換(ADC)電路系統、偏壓電路系統、行記憶體、用於選擇性啟用或停用行電路系統之鎖存器電路系統、或耦合至陣列20中之一或多行像素以用於操作像素22及用於自像素22讀出影像信號的其他電路系統。在讀出電路系統28中之ADC電路系統可將接收自陣列20之類比像素值轉換成為相對應之數位像素值（有時稱之為數位影像資料或數位像素資料）。影像讀出電路系統28可針對一或多個像素行中之像素，通過路徑25供應數位像素資料至控制與處理電路系統24及/或處理器18（圖1）。 若為所欲，影像像素22可包括一或多個光敏區域，用來回應於影像光線產生電荷。影像像素22之內的光敏區域可在陣列20上配置成列及行。像素陣列20可具備一濾色器陣列，該陣列具有多個濾色器元件，允許單一影像感測器對不同顏色的光取樣。舉實例而言，影像感測器像素（諸如在陣列20中之影像像素）可具備一濾色器陣列，該濾色器陣列允許一單一影像感測器使用依一拜耳馬賽克圖案(Bayer mosaic pattern)配置的相對應之紅色、綠色、及藍色影像感測器像素來取樣紅色、綠色、及藍色(RGB)光。拜耳馬賽克圖案由2×2影像像素之一重複單元胞所組成，其中兩個綠色影像像素彼此對角地相對且相鄰於一紅色影像像素，該紅色影像像素與一藍色影像像素對角地相對。在另一適合的實例中，由具有寬帶濾色器元件（例如透明濾色器元件、黃色濾色器元件等）之寬帶影像像素來取代在一拜耳圖案中的綠色像素。一般而言，這些實例僅係說明性，且任何所欲之顏色且依任何所欲圖案之濾色器元件可形成於任何所欲數目個影像像素22之上方。 圖3A展示影像感測器16之一說明性影像像素22的電路系統。圖3B展示像素22之操作的時序圖。如圖3A所示，像素22可包括像素電路系統72及讀出電路系統70。像素22可包括一光敏元件，像是光二極體42 (PD)。可供應一偏壓（例如電壓VAAPIX）至正電源供應線44及46。若為所欲，可供應該相同偏壓至電源供應線44及46（即，電線44及46可連接在一起）。替代地，可供應不同的偏壓至正電源供應線44及46。入射光在行進通過一濾色器結構之後被光二極體42蒐集。光二極體42將該光轉換成電荷。 在獲取一影像之前，可在t₁ 上確證(assert)列選擇信號RS。當確證信號RS時，電晶體64接通且在輸出路徑60上產生一相對應之輸出信號(pixout)（其表示在電荷儲存節點50上之電荷之量值）。由源極隨耦電晶體66傳輸與在節點50上之所儲存電荷相關聯之信號至列選擇電晶體64。在一典型組態中，在一給定影像感測器之影像感測器像素陣列中有許多列及行之像素，諸如像素22。一導電路徑（諸如路徑68）可與各行像素相關聯。路徑68可耦合至電流源74。 當確證信號RS在一已知列中，則可使用路徑68從該列將一輸出信號(pixout)繞送至讀出電路系統70（本文中有時稱為一讀出電路）。然後確證重設控制信號RST。如圖3B所示，在t2上可確證該重設控制信號。此接通(turn on)重設電晶體48且重設電荷儲存節點50（亦稱為浮動擴散FD）至VAAPIX。接著，可在時間t3撤銷確證(deassert)重設控制信號RST以斷開(turn off)重設電晶體48。在完成該重設處理之後，通過在t₄ 上確證取樣與維持重設信號SHR，可對浮動擴散節點50上的該電荷位準取樣。確證取樣與維持重設信號SHR可導致開關52將輸出線60耦合至取樣與維持重設電容器56 (C_SHR )，如此在重設浮動擴散節點50之後，浮動擴散節點50上的該電荷位準將儲存在電容器56中。一旦該重設電荷位準儲存在電容器56中，則在t₅ 上撤銷確證該取樣與維持重設信號。 接著，可在t₆ 確證轉移閘控制信號TX，以接通轉移電晶體（轉移閘）62。當接通轉移電晶體62時，已由光二極體42回應於入射光所產生之電荷傳輸至電荷儲存節點50。在電荷轉移完成之後，可在時間t₇ 上撤銷確證轉移閘控制信號TX。 一旦該電荷已經從光二極體42轉移至浮動擴散節點50，通過在t₈ 上確證取樣與維持信號SHS，可對浮動擴散節點50上的該電荷位準取樣。確證取樣與維持信號SHS可導致開關54將輸出線60耦合至取樣與維持信號電容器58 (C_SHS )，如此浮動擴散節點50上的該取樣電荷位準將儲存在電容器58中。一旦該取樣電荷位準儲存在電容器58中，則在t₉ 上撤銷確證該取樣與維持信號。 可使用一摻雜半導體區域（例如，藉由離子植入、雜質擴散、或其他摻雜技術而形成在一矽基材中之一摻雜矽區域）來實施電荷儲存節點50。該摻雜半導體區域（即，浮動擴散FD）展現可用以儲存已自光二極體42傳輸之電荷的一電容。 讀出電路系統70可包括耦合至電容器56及58的一放大器76。放大器76可耦合至一類比數位轉換器78。類比數位轉換器78（有時稱為A/D轉換器或ADC）可輸出數位代碼，代表整合週期期間該像素所接收到的光線。 若為所欲，可使用其他類型之影像像素電路系統以實施感測器16之影像像素。例如：影像感測器14內的影像像素可為三電晶體像素、各具有四個電晶體的接腳光二極體像素、全域快門像素、飛行時間像素等。此外，圖3A所示的像素可依所欲實施在一堆疊晶片配置中。該像素可在該像素之內任何所欲點上晶片之間分離（例如該轉移電晶體與該浮動擴散區域之間、該源極從動電晶體與該列選擇電晶體之間）。 圖4展示讀出電路系統70的簡化圖式。如所示，讀出電路系統70可從輸出路徑60接收來自該像素的一多個信號(pixout)。該讀出電路系統可儲存類比信號，並將該信號轉換成數位信號，然後從該讀出電路系統輸出。 圖5係不具有任何暗像素的一說明性影像感測器之俯視圖。如所示，像素陣列20可包括一些成像像素22，各像素可耦合至行輸出線68，各行輸出線可通過該像素陣列中之一整行。各行輸出線可耦合至一各別電流源74及一讀出電路70。圖5的像素陣列20可包括可任何行數與列數的成像像素。例如：像素陣列20可包括超過一百列、超過一千列、超過兩千列、少於兩千列或任何其他所欲列數。同樣地，像素陣列20可包括超過一百行、超過一千行、超過兩千行、少於兩千行或任何其他所欲行數。像素陣列20可包括相同數量的行與列、行多於列或列多於行。各列像素可依序讀出。因為圖5所示該感測器中並無暗像素，所以該感測器可能受到雜訊影像。在圖5，該雜訊可混入該像素資料。如此會有結構化的列雜訊，產生使用者可察覺的偽影。要減少該感測器之內的雜訊，則要在該感測器內包括暗像素。 圖6係具有額外暗像素行的一說明性影像感測器之俯視圖。如所示，感測器16可包括成像像素22-1（有時稱為光學像素）的陣列以及暗像素22-2的陣列。光學像素的陣列20-1以及暗像素的陣列20-2可具有相同列數。陣列20-1及陣列20-2可具有相同行數，或陣列20-2的行數可比陣列20-1的行數少。陣列20-2可由一屏蔽材料82（例如金屬或對入射光不透明的任何其他所欲材料）所覆蓋。在該感測器的操作期間，同一列中的暗像素可與成像像素同時讀出。接著可判定各列的平均暗像素位準。該平均暗像素位準可對應至該列的平均雜訊總量。接著可從該各別列中各光學像素樣本中減去每列中之該平均暗像素位準，來校正該雜訊。例如：在整合時間之後，可由讀出電路系統70對該第一列成像像素以及該第一列暗像素的電荷位準取樣。將來自該第一列暗像素中暗像素的資料平均。然後從來自該第一列光學像素的各檢測電荷位準中，減去該第一列暗像素的該平均暗像素電荷位準。接下來，對該第二列成像像素以及該第二列暗像素的電荷位準取樣。將來自該第二列暗像素中暗像素的資料平均。然後從來自該第二列光學像素的各檢測電荷位準中，減去該第二列暗像素的該平均暗像素電荷位準。對於該陣列中各行可繼續此處理，從相同列中由該等光學像素所檢測的電荷位準中，減去來自各暗像素列的平均電荷位準。一般而言，可能想要包括盡可能多的暗像素行，來提高該雜訊校正的準確度。所存在的暗像素越多，該雜訊校正處理就更精確。然而，該等暗像素換佔用感測器上寶貴的空間。 圖7係具有暗像素用於雜訊校正的一說明性影像感測器之俯視圖，其中該暗像素佔用的空間小於圖6中該暗像素佔用的空間。如圖7所示，感測器16可包括成像像素22-1（有時稱為光學像素）的陣列以及一列暗像素22-2。光學像素的陣列20-1可具有任何所欲列數，但可只包括單一列20-2的暗像素。陣列20-1及列20-2可具有相同行數，或列20-2的行數可比陣列20-1的行數少。列20-2可由一屏蔽材料82（例如金屬或對入射光不透明的任何其他所欲材料）所覆蓋。為了模擬該等光學像素的輸出線之負載，各行暗像素中可包括一或多個電容器84。圖7顯示一個電容器84耦合至該等暗像素的各行線68。然而此實例僅供說明，並且若係所欲，可將超過一個電容器耦合至各行線。 在該感測器的操作期間，每讀出一列光學像素時可讀出該等暗像素。該平均暗像素位準可對應至該列的平均雜訊總量。接著可從該各光學像素樣本中減去該平均暗像素位準，來校正該雜訊。例如：在整合時間之後，可由讀出電路系統70對該第一列成像像素以及該列暗像素的電荷位準取樣。將來自該列暗像素中暗像素的資料平均。然後從來自該第一列光學像素的各檢測電荷位準中，減去該列暗像素的該平均暗像素電荷位準。接下來，對該第二列成像像素以及該列暗像素的電荷位準取樣（即再次對該列暗像素取樣）。將來自該列暗像素中暗像素的資料平均。然後從來自該第二列光學像素的各檢測電荷位準中，減去該列暗像素的該平均暗像素電荷位準。對於該陣列中各行可繼續此處理，都從已取樣的該特定列中該等光學像素的電荷位準中，減去來自每列暗像素的平均電荷位準。以此方式重複使用相同列的暗像素可大幅減少該感測器中暗像素的數量（即只需要一列，取代與成像像素相同列數）。因為該等暗像素用於各列光學像素，因此該列暗像素可稱為全域參考列。 為了確保所欲精確度的雜訊校正，因此需要特定行數。例如：可能需要兩百行至三百行之間的暗像素。如此希望能減少該等暗像素所佔用的感測器面積總量。在圖7，該等暗像素可配置成一單一列。為了縮小感測器的寬度，取而代之可將暗像素配置成多列（即，包括125個像素2列，而非250個像素1列）。 圖8係具有超過一個全域參考像素列之影像感測器的俯視圖。如圖8所示，感測器16可包括成像像素22-1（有時本文中稱為光學像素）的陣列以及多列暗像素22-2（有時本文中稱為參考像素）。在圖8，顯示暗像素第一列20-2以及暗像素第二列20-2'。光學像素的陣列20-1可具有任何所欲列數，但可只包括兩列暗像素。陣列20-1及陣列20-2可具有相同行數，或列20-2及20-2'的行數可比陣列20-1的行數少。列20-2及20-2'可具有相同行數或不同行數。列20-2及20-2'可由一屏蔽材料82（例如金屬或對入射光不透明的任何其他所欲材料）所覆蓋。為了模擬該等光學像素的輸出線之負載，各行暗像素中可包括一或多個電容器84。圖8顯示一電容器84耦合至該等暗像素之各行線68。然而此實例僅供說明，並且若係所欲，可將超過一個電容器耦合至各行線。 在感測器16的操作期間，可同時對暗像素的列20-2及20-2'中每一像素取樣。這表示因為相同行中的像素由行線68接在一起，所以列的像素輸出會在行線68上加在一起。然而，因為最終將會加總並平均所有暗像素位準，因此這對於雜訊校正效能不會有負面影響。各行線68可耦合至第一電流源74-1及第二電流源74-2以及第一讀出電路70-1及第二讀出電路70-2。將電流源及讀出電路用於該行中各像素，可確定在該等暗像素與該等光學像素之間更好的校正。當有像素耦合至一行線時，使用相同數量的電流源及讀出電路可將雜訊校正效率最大化。 在該感測器的操作期間，每次讀出一列光學像素時可讀出兩列暗像素。該平均暗像素位準可對應至該列的平均雜訊總量。接著可從該各光學像素樣本中減去該平均暗像素位準，來校正該雜訊。例如：在整合時間之後，可由讀出電路系統70對該第一列成像像素以及兩列暗像素的電荷位準取樣。將來自該等列暗像素中暗像素的資料平均。然後從來自該第一列光學像素的各檢測電荷位準中，減去兩列暗像素的該平均暗像素電荷位準。接下來，對該第二列成像像素以及兩列暗像素的電荷位準取樣（即再次對兩列暗像素取樣）。將來自該等列暗像素中暗像素的資料平均。然後從來自該第二列光學像素的各檢測電荷位準中，減去該等暗像素的該平均暗像素電荷位準。對於該陣列中各行可繼續此處理，都從已取樣的該特定列中該等光學像素的電荷位準中，減去來自每等暗像素列的平均電荷位準。以此方式重複使用該等暗像素列，大幅減少感測器中暗像素數量。此外，通過將該全域參考列分成兩暗像素列，可縮小該成像感測器的寬度。 在許多實施例中，一種成像感測器可包括一成像像素陣列以及第一列暗像素及第二列暗像素。各成像像素可包括回應於入射光而產生電荷的一光二極體，且該等成像像素可配置成第一複數列及第一複數行。各暗像素可包括一光二極體，該第一列暗像素及該第二列暗像素可具有第二複數行，且該第二複數行中之各行可包括一行線，該行線耦合至第一讀出電路及第二讀出電路。 屏蔽材料可覆蓋該等暗像素以防止入射光到達該等暗像素之該等光二極體。各行線可耦合至第一電流源及第二電流源。各行線可耦合至至少一個電容器。一第一暗像素可定位在暗像素的第一列中，並且一第二暗像素可定位在暗像素的第二列中。第一暗像素及第二暗像素均可定位於該第二複數行中的一第一行中。第一暗像素及第二暗像素均可耦合至一第一行線。該第一行線可係耦合至該等第一暗像素及第二暗像素的唯一行線。第一暗像素及第二暗像素可經組態以產生電荷，並且第一暗像素及第二暗像素電荷位準可經組態以使用該第一行線同時取樣。第一讀出電路及第二讀出電路各者可包括第一儲存電容器及第二儲存電容器。 在多個實施例中，一成像感測器可包括具由屏蔽材料覆蓋的光二極體之第一複數個像素，以及包括具光二極體的第二複數個像素。該第一複數個像素可包括至少兩列像素，該第一複數個像素的該等光二極體可經組態以在一整合時間期間產生電荷，且在該整合時間期間由該第一複數個像素之各光二極體所產生之電荷可經組態以同時進行取樣。該第二複數個像素可包括複數列及複數行，該第二複數個像素的該等光二極體可經組態以在該整合時間期間產生電荷，且在該整合時間期間由該第二複數個像素之各光二極體所產生之電荷可經組態以一次一列地進行取樣。 該第一複數個像素可包括額外複數行，且該額外複數行中之各行可包括一行線。各行線可耦合到至少兩個讀出電路，且可有一個讀出電路耦合至該第一複數個像素內之各列像素的該行線。各行線可耦合到至少兩個電流源，且可有一個電流源耦合至該第一複數個像素內之各列像素的該行線。該至少兩列像素可包括一第一數量的像素列，各行線可耦合至一第二數量的讀出電路，且該第一數量可等於該第二數量。各行線可耦合至一第三數量的電流源，且該第一數量可等於該第三數量。在該額外複數行中的行數可能少於該複數行中的行數。 一種操作包括一光學像素陣列及至少兩列參考像素之一成像感測器之方法，其可包括以該光學像素陣列中之各光學像素在一整合時間期間回應於入射光來產生電荷，以該至少兩列參考像素中之各參考像素在該整合時間期間產生電荷，同時取樣各參考像素所產生的電荷，以判定由該至少兩列參考像素所產生的平均電荷，取樣由各光學像素所產生的電荷，以及基於由該至少兩列參考像素所產生的平均電荷校正來自各光學像素的樣本。該至少兩列參考像素可包括複數行，且該複數行中之各行可包括一行線。各行線可耦合至至少兩個讀出電路。各行線可耦合至至少兩個電流源。同時對由各參考像素所產生的電荷取樣可包括將來自該各別行線上之該複數行中之各行中的該等像素之電荷加總。 根據一實施例，一種成像感測器可包括一成像像素陣列以及第一列暗像素及第二列暗像素。各成像像素可包括回應於入射光而產生電荷的一光二極體，且其中該等成像像素可配置成第一複數列及第一複數行。各暗像素可包括一光二極體，該第一列暗像素及該第二列暗像素可具有第二複數行，且該第二複數行中之各行可包括一行線，該行線耦合至第一讀出電路及第二讀出電路。 根據另一實施例，屏蔽材料可覆蓋該等暗像素以防止入射光到達該等暗像素之該等光二極體。 根據另一實施例，各行線可耦合至第一電流源及第二電流源。 根據另一實施例，各行線可耦合至至少一個電容器。 根據另一實施例，一第一暗像素可定位於該第一列暗像素中，且一第二暗像素可定位於該第二列暗像素中，該等第一暗像素及第二暗像素均可定位於該第二複數行中的一第一行中，且該等第一暗像素及第二暗像素均可耦合至一第一行線。 根據另一實施例，該第一行線可係耦合至該等第一暗像素及第二暗像素的唯一行線。 根據另一實施例，第一暗像素及第二暗像素可經組態以產生電荷，並且第一暗像素及第二暗像素之電荷位準可經組態以使用該第一行線同時取樣。 根據另一實施例，第一讀出電路及第二讀出電路各者可包括第一儲存電容器及第二儲存電容器。 根據一實施例，一成像感測器可包括具由屏蔽材料覆蓋的光二極體之第一複數個像素，以及包括具光二極體的第二複數個像素。該第一複數個像素可包括至少兩列像素，該第一複數個像素的該等光二極體可經組態以在一整合時間期間產生電荷，在該整合時間期間由該第一複數個像素之各光二極體所產生之電荷可經組態以同時取樣，該第二複數個像素可包括複數列及複數行，該第二複數個像素的該等光二極體可經組態以在該整合時間期間產生電荷，且在該整合時間期間由該第二複數個像素之各光二極體所產生之電荷可經組態以一次一列地進行取樣。 根據另一實施例，該第一複數個像素可包括額外複數行，且該額外複數行中之各行可包括一行線。 根據另一實施例，各行線可耦合到至少兩個讀出電路，且可有一個讀出電路耦合至該第一複數個像素內之各列像素的該行線。 根據另一實施例，各行線可耦合到至少兩個電流源，且可有一個電流源耦合至該第一複數個像素內之各列像素的該行線。 根據另一實施例，該至少兩列像素可包括一第一數量的像素列，各行線可耦合至一第二數量的讀出電路，且該第一數量可等於該第二數量。 根據另一實施例，各行線可耦合至一第三數量的電流源，且該第一數量可等於該第三數量。 根據另一實施例，在該額外複數行中的行數可能少於該複數行中的行數。 根據另一實施例，一種操作包括一光學像素陣列及至少兩列參考像素之一成像感測器之方法包括以該光學像素陣列中之各光學像素在一整合時間期間回應於入射光來產生電荷，以該至少兩列參考像素中之各參考像素在該整合時間期間產生電荷，同時取樣各參考像素所產生的電荷，以判定由該至少兩列參考像素所產生的平均電荷，取樣由各光學像素所產生的電荷，以及基於由該至少兩列參考像素所產生的平均電荷校正來自各光學像素的樣本。 根據另一實施例，該至少兩列參考像素可包括複數行，且該複數行中之各行可包括一行線。 根據另一實施例，各行線可耦合至至少兩個讀出電路。 根據另一實施例，各行線可耦合至至少兩個電流源。 根據另一實施例，同時對由各參考像素所產生的電荷取樣可包括將來自該各別行線上之該複數行中之各行中的該等像素之電荷加總。 前文僅闡釋本發明之原理，且所屬技術領域中具有通常知識者可進行各種修改。前文實施例可個別地或依任何組合實施。

10‧‧‧電子裝置

12‧‧‧相機模組

14‧‧‧鏡頭

16‧‧‧影像感測器

18‧‧‧儲存與處理電路系統

20‧‧‧像素陣列

20-1‧‧‧陣列

20-2‧‧‧陣列

20-2'‧‧‧列

22‧‧‧影像感測器像素

22-1‧‧‧成像像素

22-2‧‧‧暗像素

24‧‧‧控制電路系統

25‧‧‧路徑

26‧‧‧列控制電路系統

28‧‧‧影像讀出電路系統

30‧‧‧列控制路徑

32‧‧‧行線

42‧‧‧光二極體

44‧‧‧電源供應線

46‧‧‧電源供應線

48‧‧‧重設電晶體

50‧‧‧浮動擴散節點

52‧‧‧開關

54‧‧‧開關

56‧‧‧取樣與維持重設電容器

58‧‧‧取樣與維持信號電容器

60‧‧‧輸出路徑

62‧‧‧轉移電晶體

64‧‧‧電晶體

66‧‧‧源極從動件電晶體

68‧‧‧行輸出線

70‧‧‧讀出電路系統

70-1‧‧‧第一讀出電路

70-2‧‧‧第二讀出電路

72‧‧‧像素電路系統

74‧‧‧電流源

74-1‧‧‧第一電流源

74-2‧‧‧第二電流源

76‧‧‧放大器

78‧‧‧類比數位轉換器

82‧‧‧屏蔽材料

84‧‧‧電容器

RS‧‧‧列選擇信號

RST‧‧‧重設控制信號

SHR‧‧‧取樣與維持重設信號

SHS‧‧‧取樣與維持信號

TX‧‧‧轉移閘控制信號

圖1係一說明性電子裝置的圖式，該電子裝置具有一影像感測器及處理電路系統，用於使用根據實施例的影像像素陣列擷取影像。 圖2係根據一實施例之一說明性像素陣列及用於自該像素陣列讀出影像信號之相關聯讀出電路系統的圖式。 圖3A係根據一實施例之一說明性影像感測器像素的電路圖。 圖3B係根據一實施例用於操作一說明性影像感測器像素（例如圖3A中之像素）的時序圖。 圖4係根據一實施例顯示用於一像素的一讀取電路之示意圖。 圖5係具有一成像像素陣列且不具有根據實施例的任何暗像素之一說明性影像感測器之俯視圖。 圖6係具有一成像像素陣列以及根據實施例的一對應暗像素陣列之一說明性影像感測器之俯視圖。 圖7係具有一成像像素陣列以及根據實施例的單一列暗像素之一說明性影像感測器之俯視圖。 圖8係具有一成像像素陣列以及根據實施例的多列暗像素之一說明性影像感測器之俯視圖。

Claims (10)

1. 一種成像感測器，其包含： 一成像像素陣列，其中各成像像素包含回應於入射光而產生電荷的一光二極體，且其中該等成像像素配置成第一複數列及第一複數行；以及 第一列暗像素及第二列暗像素，其中各暗像素包含一光二極體，其中該第一列暗像素及該第二列暗像素具有第二複數行，且其中該第二複數行中之各者包含一行線，該行線耦合至第一讀出電路及第二讀出電路。
2. 如請求項1之成像感測器，其中屏蔽材料覆蓋該等暗像素以防止入射光到達該等暗像素之該等光二極體。
3. 如請求項1之成像感測器，其中各行線耦合至第一電流源及第二電流源。
4. 如請求項1之成像感測器，其中各行線耦合至至少一個電容器。
5. 如請求項1之成像感測器，其中一第一暗像素定位於該第一列暗像素中，且一第二暗像素定位於該第二列暗像素中，其中該第一暗像素及該第二暗像素均定位於該第二複數行中的一第一行中，且其中該第一暗像素及該第二暗像素均耦合至一第一行線。
6. 如請求項5之成像感測器，其中該第一行線係耦合至該第一暗像素及該第二暗像素的唯一行線，其中該第一暗像素及該第二暗像素經組態以產生電荷，且其中該第一暗像素及該第二暗像素之電荷位準經組態以使用該第一行線同時進行取樣。
7. 如請求項1之成像感測器，其中該第一讀出電路及該第二讀出電路各包含第一儲存電容器及第二儲存電容器。
8. 一種成像感測器，其包含： 第一複數個像素，其具有由屏蔽材料覆蓋的光二極體，其中該第一複數個像素包括至少兩列像素，其中該第一複數個像素的該等光二極體經組態以在一整合時間期間產生電荷，且其中在該整合時間期間由該第一複數個像素之各光二極體所產生之該電荷經組態以同時進行取樣；以及 第二複數個像素，其具有光二極體，其中該第二複數個像素包括複數列及複數行，其中該第二複數個像素的該等光二極體經組態以在該整合時間期間產生電荷，且其中在該整合時間期間由該第二複數個像素之各光二極體所產生之該電荷經組態以一次一列地進行取樣。
9. 一種操作包括一光學像素陣列及至少兩列參考像素之一成像感測器之方法，該方法包含： 以該光學像素陣列中之各光學像素在一整合時間期間回應於入射光來產生電荷； 以該至少兩列參考像素中之各參考像素在該整合時間期間產生電荷； 同時取樣各參考像素所產生的該電荷，以判定由該至少兩列參考像素所產生的平均電荷； 取樣由各光學像素所產生的該電荷；以及 基於由該至少兩列參考像素所產生的該平均電荷校正來自各光學像素的樣本。
10. 如請求項9之方法，其中該至少兩列參考像素包括複數行，其中該複數行中之各行包括一行線，且其中各行線都耦合至至少兩個讀出電路。