TW201814902A - 用於量子位元之晶載無線通訊裝置 - Google Patents

用於量子位元之晶載無線通訊裝置 Download PDF

Info

Publication number
TW201814902A
TW201814902A TW106126780A TW106126780A TW201814902A TW 201814902 A TW201814902 A TW 201814902A TW 106126780 A TW106126780 A TW 106126780A TW 106126780 A TW106126780 A TW 106126780A TW 201814902 A TW201814902 A TW 201814902A
Authority
TW
Taiwan
Prior art keywords
quantum
control logic
qubits
quantum circuit
circuit component
Prior art date
Application number
TW106126780A
Other languages
English (en)
Other versions
TWI767926B (zh
Inventor
馬可 拉多撒福傑維克
詹姆斯 克拉克
珍娜緹 羅伯茲
拉維 皮拉瑞斯提
山薩塔克 達斯古塔
漢威 陳
休伯特 喬治
妮可 湯瑪斯
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201814902A publication Critical patent/TW201814902A/zh
Application granted granted Critical
Publication of TWI767926B publication Critical patent/TWI767926B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本發明的實施例提供了量子積體電路組件。一種範例性的組件包含量子電路部件，該量子電路部件包含複數個量子位元、控制邏輯，耦接到該量子電路部件且配置以控制該部件的操作，以及無線通訊裝置，配置以致使該控制邏輯來無線地接收及/或發送資料，其中所有皆設置在單一晶粒上。藉由將控制邏輯和無線通訊裝置與量子電路部件實現在相同的晶粒上，更多的功能可以被設置在晶片上，致使量子位元的無線控制。整合可以大幅地降低複雜度並且降低量子計算裝置的成本、降低介面頻寬，並提供可在大規模製造中被有效地使用的方法。也揭露了用於製造這種組件的方法。

Description

用於量子位元之晶載無線通訊裝置
本發明總體上關於量子計算領域，並且更具體地，關於具有量子電路的無線通訊裝置的整合。
量子計算是指使用量子力學現象來操縱資料的計算系統的研究領域。這些量子力學現象，如疊加(其中量子變量可以同時存在於多個不同狀態)和纏結(其中多個量子變量具有相關狀態而與它們之間的空間或時間距離無關)，在古典計算的世界中不具有類似物，因此不能用古典的計算裝置來實現。
100‧‧‧量子點裝置
102‧‧‧基部
104‧‧‧鰭
104-1‧‧‧鰭
104-2‧‧‧鰭
106‧‧‧閘極
106-1‧‧‧閘極
106-2‧‧‧閘極
106-3‧‧‧閘極
108‧‧‧閘極
108-1‧‧‧閘極
108-2‧‧‧閘極
110‧‧‧閘極金屬
112‧‧‧閘極金屬
114‧‧‧閘極介電質
116‧‧‧硬掩模
118‧‧‧硬掩模
120‧‧‧導電通孔
122‧‧‧導電通孔
128‧‧‧絕緣材料
130‧‧‧中間絕緣材料
134‧‧‧間隔件
136‧‧‧導電通孔
140‧‧‧摻雜區
141‧‧‧介面材料
142‧‧‧量子點
144‧‧‧半導體基板
146‧‧‧量子阱堆疊
152‧‧‧量子阱層
154‧‧‧勢壘層
154-1‧‧‧勢壘層
154-2‧‧‧勢壘層
158‧‧‧基部鰭佈置
160‧‧‧距離
162‧‧‧寬度
164‧‧‧高度
166‧‧‧z高度
168‧‧‧長度
170‧‧‧距離
172‧‧‧厚度
176‧‧‧緩衝層
200‧‧‧超導量子電路
202‧‧‧量子位元
202-1‧‧‧量子位元
202-2‧‧‧量子位元
204‧‧‧約瑟夫遜接面
204-1‧‧‧約瑟夫遜接面
204-2‧‧‧約瑟夫遜接面
206‧‧‧電路元件
206-1‧‧‧電路元件
206-2‧‧‧電路元件
208‧‧‧外部控制機制
210‧‧‧內部控制機制
211‧‧‧超導量子電路
212‧‧‧通量偏置線
214‧‧‧微波線
216‧‧‧耦接諧振器
218‧‧‧讀出諧振器
220‧‧‧導線接合焊墊
222‧‧‧導線接合焊墊
224‧‧‧驅動線
226‧‧‧導線接合焊墊
300‧‧‧量子電路組件
302‧‧‧量子電路部件
304‧‧‧控制邏輯
306‧‧‧無線通訊裝置
308‧‧‧互連
310‧‧‧互連
1000‧‧‧方法
1002‧‧‧程序
1004‧‧‧程序
1006‧‧‧程序
1008‧‧‧程序
1010‧‧‧程序
1020‧‧‧方法
1022‧‧‧程序
1024‧‧‧程序
1026‧‧‧程序
1028‧‧‧程序
1030‧‧‧程序
1032‧‧‧程序
1034‧‧‧程序
1040‧‧‧方法
1042‧‧‧程序
1044‧‧‧程序
1046‧‧‧程序
1048‧‧‧程序
1050‧‧‧程序
1052‧‧‧程序
1054‧‧‧程序
2000‧‧‧量子計算裝置
2002‧‧‧處理裝置
2004‧‧‧記憶體
2006‧‧‧顯示裝置
2008‧‧‧音頻輸出裝置
2010‧‧‧其它輸出裝置
2012‧‧‧通訊裝置
2014‧‧‧電池/電源電路
2016‧‧‧全球定位系統(GPS)裝置
2018‧‧‧音頻輸入裝置
2020‧‧‧其它輸入裝置
2022‧‧‧天線
2024‧‧‧冷卻設備
2026‧‧‧量子處理裝置
2028‧‧‧非量子處理裝置
為了提供對本發明及其特徵和優點的更全面理解，參照結合附圖進行以下描述，其中相同的參考符號表示相同的部分，其中：
圖1至3是根據本發明的一些實施例實現量子 點量子位元的範例性裝置的橫截面圖。
圖4至6是根據本發明的一些實施例的可在量子點裝置中使用的量子阱堆疊的各種範例的橫截面圖。
圖7至13顯示根據本發明的一些實施例的可在量子點裝置中使用的範例基部/鰭佈置。
圖14提供根據本發明的一些實施例實現超導量子位元的範例性裝置的示意性圖示。
圖15提供根據本發明的一些實施例實現超導量子位元的範例性裝置的實體佈局的示意性圖示。
圖16提供根據本發明的一些實施例的整合有包含一或多個量子位元的量子電路部件的控制邏輯和無線通訊裝置的示意性圖示。
圖17至19提供根據本發明的一些實施例用於製造整合有量子電路部件的控制邏輯和無線通訊裝置的各種範例性方法的流程圖。
圖20提供根據本發明的一些實施例的可包含整合有如本文所述的任何量子電路部件的控制邏輯和無線通訊裝置的範例性量子計算裝置的示意性圖示。
【發明內容】及【實施方式】
概要
如本文先前所述，量子計算或量子資訊處理是指與使用量子力學現象來操縱資料的計算系統有關的研究領域。量子力學現象的一個範例是量子疊加的原理，其 主張任何兩個或多個量子狀態可以被加在一起(即疊加)以產生另一個有效量子狀態，並且任何量子狀態可以表示為兩個或多個其它不同狀態的總合。量子纏結是量子力學現象的另一個範例。纏結是指以一個粒子的狀態變得與其它的粒子的狀態交織的方式產生或互動的粒子組。此外，各粒子的量子狀態不能被獨立地描述。取而代之的是，量子狀態針對該組纏結粒子整體被賦予。然而，量子力學現象的另一範例有時被描述為「坍塌」，因為其主張當我們觀察(測量)粒子時，我們不可避免地改變它們其中的性質，一旦觀察，粒子不再是在疊加或纏結的狀態(即，藉由試圖查明有關粒子的任何事物，我們將其狀態坍塌)。
簡單地說，疊加假設給定的粒子可以同時處於兩個狀態，纏結假設兩個粒子可以相關，其中它們能夠立即協調它們的狀態，而不管在空間和時間中它們之間的距離，並且坍塌假定當觀察粒子時，不可避免地改變了粒子的狀態和與其它粒子的纏結。這些獨特的現象使量子電腦中的資料操作與古典電腦中的資料操作(即，使用古典物理現象的電腦)的操作顯著不同。古典電腦將資料編碼成二進制值，通常被稱為位元。在任何給定時間，位元總是只在兩個狀態中之一者：其為0或1。量子電腦使用所謂的量子位元(quantum bits)，被稱為量子位元(qubits)(「位元」和「量子位元」這兩個用語常可被互換地指它們所持有的值以及儲存所述值的實際裝置)。類似於古典電腦的位元，在任何給定的時間，量子位元可以是0或1。 然而，對比於古典電腦的位元，量子位元也可以同時是0和1，其為疊加量子狀態的結果。纏結也有助於量子位元的獨特性質，其中量子處理器的輸入資料可以在纏結量子位元之間被分散開來，從而也致使將被展開的資料的操作：將輸入資料提供給一個量子位元，導致第一量子位元與其它量子位元共享的資料被纏結。
與成熟和深入研究的古典電腦相比，量子計算仍處於起步階段，在固態量子處理器中的量子位元的最大數目目前大約為10。主要的挑戰之一在於避免量子位元去相干，以使得他們可以留在他們的資訊持有狀態足夠長的時間以進行必要的計算並讀出結果。
量子位元經常在低溫下操作，通常只有幾凱氏溫度或甚至只有絕對零度以上幾毫凱氏溫度(MilliKelvin)，因為在低溫下，熱能量足夠低而不會造成虛假的激發，這被認為是幫助減少量子位元去相干。所述量子位元的操作可以利用外部裝置來進行控制。在專用的冷卻設備中只有量子位元保持在低溫的意義上，這些裝置是「外部的」，而用於控制該量子位元的操作的控制邏輯，以及致使控制邏輯進行無線通訊的無線通訊裝置被設置為保持在較高的溫度之獨立裝置。接著，導線被用於將量子位元連接至該控制邏輯，並且用於將控制邏輯連接到無線通訊裝置。雖然這可能適合於實現只有幾個量子位元，當量子電路部件包含較大量的量子位元時，這樣的方法將面臨顯著挑戰。此外，這樣的方法不適合於量子計算 裝置的大規模製造。
本發明的實施例提供了量子積體電路(IC)組件。一種範例性的組件包含含有複數個量子位元的量子電路部件、控制邏輯，其耦接到該量子電路部件且配置以控制該部件的操作，以及無線通訊裝置，其配置以致使該控制邏輯來無線地接收及/或發送資料，都設置在單一晶粒上。藉由與量子電路部件在同一晶粒上實現控制邏輯和無線通訊裝置，更多的功能可以被設置在晶片上，致使量子位元的無線控制。整合可以大幅地降低複雜度並且降低量子計算裝置的成本、減少介面頻寬，並提供可在大規模製造中有效地使用的方法。也揭露了用於製造這種組件的方法。
為了本發明的目的，如本文所使用的用語如「在...上在...面」、「在...下面」、「在...之上」、「在...之下」、「在...之間」以及「在...上」是指一個材料層或部件相對於其它層或部件的相對位置。例如，設置在另一層之上或之下的一層可以直接與其它層接觸，或者可以具有一或多個中間層。此外，設置在兩個層之間的一個層可以直接與所述兩個層接觸，或者可以具有一或多個中間層。相對地，在第二層「上」的第一層係與所述第二層直接接觸。類似地，除非另有明確說明，設置在兩個特徵之間的一個特徵可以與相鄰特徵直接接觸，或者可以具有一或多個中間層。
用語「A及/或B」代表(A)、(B)或(A和 B)。為了本發明的目的，用語「A、B及/或C」代表(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A，B和C)。當參照測量範圍使用時，用語「在...之間」係包含測量範圍的端部。如本文所用，符號「A/B/C」代表(A)、(B)及/或(C)。
描述使用了短語「在實施例中」或「於實施例中」，其可以各自是指相同或不同的實施例中的一或多個。此外，如關於本發明的實施例使用的用語「包含」、「包括」、「具有」等等是同義的。本發明可以使用基於視角的描述，如「上面」、「下面」、「頂部」、「底部」和「側面」；這樣的描述是用來便於討論並且並不意於限制揭露實施例的應用。附圖不一定按比例繪製。
如本文中所使用的，表示可以被認為是理想化行為(如例如「超導」或「無損」)的用語，意於涵蓋可能不完全理想，但對於給定的應用在能接受的邊界內的功能性。例如，一定程度的損失，無論是在偽雙級系統的(TLS的)非零電阻或非零量可能是可接受的，使得所得的材料和結構仍可以利用這些「理想化」用語來簡稱。當製造精確度將提高以及容錯方案可能對於較高的損耗變得更加寬容，與損失的可接受程度相關的特定值預期隨著時間而改變，所有的這些都在本發明的範圍之內。
此外，雖然本發明可以包含對微波訊號的參照，這只是因為目前量子位元被設計成以這樣的訊號來運作，因為在微波範圍內的能量大於在該量子位元操作的溫 度的熱激發更高。此外，用於控制和測量微波的技術是眾所周知的。由於這些原因，為了比熱激發更高，但足夠低以便於微波工程，量子位元的典型頻率在5至10千兆赫(GHz)範圍內。然而，有利的是，因為量子位元的激發能量係由電路元件來控制，量子位元可以被設計為具有任何頻率。因此，通常量子位元可以被設計成以其它範圍的電磁頻譜中的訊號來操作，並且本發明的實施例可以被相應地修改。所有這些替代實施例都在本發明的範圍之內。
在以下的詳細描述中，參考了形成本文一部分的圖式，並且其中以圖示顯示實施例可以被實施的方式。但應該理解的，其他實施例可以被利用並且結構或邏輯上的改變可以在不脫離本發明的範圍下被完成。因此，下面的詳細描述不應被認為具有限制意義。
此外，在以下的說明中，說明性實現的各種態樣將使用本領域的技術人員通常使用的用語來說明，以傳達其工作的實質給其他本領域的技術人員。然而，對於本領域的技術人員顯而易見的，本發明可以僅用所描述的態樣中的一些來實施。用於解釋的目的，闡述了具體的數字、材料和配置以便提供說明性實現的徹底理解。然而，對於本領域的技術人員顯而易見的，本發明可以在沒有這些具體細節的情況下被實施。在其它實例中，眾所皆知的特徵被省略或簡化以便不糢糊說明性實現。
各種操作將被描述為多個獨立操作，接著，以最利於理解本發明的方式。然而，描述的順序不應該被 解釋為暗示這些操作必須取決於順序。尤其是，這些操作不需要按照呈現的順序來執行。所描述的操作可以用與描述的實施例不同的順序來執行。各種額外的操作可以被執行，以及/或描述的操作可以在額外的實施例中省略。
使用各種類型的量子位元的整合控制邏輯
操縱和讀出量子狀態的能力使得量子力學現象可見和可追溯，以及處理和改善在古典電腦中沒有的量子位元呈現的獨特挑戰的量子狀態的脆弱性的能力。這些挑戰解釋了為什麼業界和學術界許多目前的努力繼續集中在尋找新的和改進的實體系統，其功能可達到理論設計的量子位元的預期。現在為止已探索的用於實現量子位元的實體系統包含例如量子點裝置、超導裝置、單阱離子裝置、光子偏振裝置等。為了表示這些裝置實現了量子位元，有時這些裝置被稱為量子位元，量子點量子位元、超導量子位元等。
量子電路部件中所使用的量子位元的類型會影響到本文中描述將被配置為設置的晶載控制邏輯的何種控制，以及將需要由本文中描述的晶載無線通訊裝置來啟用的何種無線通訊。以下，描述了兩個範例性量子電路部件：一個包含量子點量子位元(圖1至3)且一個包含超導量子位元(圖4至5)。然而，如本文所述，將控制邏輯和無線通訊裝置與量子電路部件整合在相同的晶粒上是適用於包含任何類型的量子位元的量子電路部件，所有的這些 都在本發明的範圍之內。
具有量子點量子位元的範例性量子電路部件
量子點裝置可以致使在量子計算裝置中用作量子位元(即，量子位元)的量子點的形成。一種類型的量子點裝置包含具有基部、從基部延伸出的鰭之裝置，其中鰭包含量子阱層，以及設置在鰭上的一或多個閘極。如本文詳細討論的，在這種裝置中形成的量子點可以藉由一或多個閘極在x方向上、藉由鰭在y方向上，以及藉由量子阱層在z方向上被約束。與先前的量子點形成和操縱的方法不同，具有鰭的量子點裝置提供了量子點的強大空間定位(因此對量子點互動和操縱有良好控制)、包含在裝置中的量子點數量的良好可擴展性，以及/或使量子點裝置電連接以將量子點裝置整合在較大的計算裝置中的設計靈活性。因此，這是根據本發明的實施例的被描述為可以與晶載控制邏輯整合的第一範例性量子電路部件的量子點裝置的類型。
圖1-3是根據各種實施例的實現量子點量子位元的範例性量子點裝置100的橫截面圖。具體地，圖2顯示沿著圖1的部分A-A截取的量子點裝置100(同時圖1顯示沿著圖2的C-C部分截取的量子點裝置100)，而圖3顯示沿著圖1的B-B部分截取的量子點裝置100(同時圖1顯示沿著圖3的D-D部分截取的量子點裝置100)。儘管圖1表示圖2所示的橫截面穿過鰭104-1，穿過鰭104-2的類似橫截面可 以是相同的，因此，圖1至3的討論一般地指「鰭104」。
本文所述的連同控制邏輯和無線通訊裝置整合在晶載的量子電路部件可以包含一或多個量子點裝置100。
如圖1至3所示，量子點裝置100可以包含基部102和從基部102延伸的多個鰭104。基部102和鰭104可以包含半導體基板和量子阱堆疊(未在圖1至3顯示，但在下面參照半導體基板144和量子阱堆疊146來討論)，其以任意多種方式分佈在基部102和鰭104之間。基部102可以包含至少一些半導體基板，並且鰭104可以各自包含量子阱堆疊的量子阱層(下面參照圖4至6的量子阱層152來討論)。下面參照圖7至13的基部鰭佈置158來討論基部/鰭佈置的範例。
儘管圖1至3中僅顯示兩個鰭104-1和104-2，這僅僅是為了便於說明，並且在量子點裝置100中可以包含多於兩個的鰭104。在一些實施例中，包含在量子點裝置100中的鰭104的總數是偶數，如下面詳細討論的，其中鰭104被組織為成對的，包含一個活動鰭104和一個讀取鰭104。當量子點裝置100包含多於兩個的鰭104時，鰭104可以成對排成一排(例如，2N個鰭總共可以用1x2N線或2xN線來佈置)或成對排成較大陣列(例如，2N鰭總共可以被佈置為4×N/2陣列、6×N/3陣列等)。為了便於說明，本文的討論將主要集中在單一對的鰭104上，但是本發明的所有教示都適用於具有更多鰭104的量子點裝置100。
如上所述，鰭104中之各者可以包含量子阱層(未顯示於圖1至3中，但是下面參照量子阱層152來討論)。如下面進一步詳細討論的，包含在鰭104中的量子阱層可以垂直於z方向佈置，並且可以提供可以形成二維電子氣體(2DEG)的層，以在量子點裝置100的操作期間產生量子點。量子阱層本身可以在鰭104中的量子點的z位置上提供幾何約束，並且鰭104(並且因此量子阱層)在y方向上的限制程度可以對於鰭104中的量子點的y位置提供幾何約束。為了控制鰭104中的量子點的x位置，可以將電壓施加到設置在鰭104上的閘極，以在x方向上沿著鰭104調節能量分佈，從而限制量子阱內的量子點的x位置(下面參照閘極106/108來詳細討論)。鰭104的尺寸可以採取任何合適的值。例如，在一些實施例中，鰭104可以各自具有在10和30奈米之間的寬度162。在一些實施例中，鰭104可以各自具有在200和400奈米之間的高度164(例如，在250和350奈米之間，或等於300奈米)。
如圖1和3所示，鰭104可以平行佈置，並且可以由佈置在鰭104的相對面上的絕緣材料128間隔開。絕緣材料128可以是介電材料，如氧化矽。例如，在一些實施例中，鰭104可間隔開100至250微米之間的距離160。
可以在鰭104中之各者上設置多個閘極。在圖2中所示的實施例中，三個閘極106和兩個閘極108被顯示為分佈在鰭104的頂部上。該特定數量的閘極僅僅是說明性的，並且可以使用任何合適數量的閘極。此外，如圖2 所示的閘極的多組閘極可以設置在鰭104上。
如圖2所示，閘極108-1可以設置在閘極106-1和106-2之間，而閘極108-2可以設置在閘極106-2和106-3之間。閘極106/108中之各者可以包含閘極介電質114。在圖2所示的實施例中，用於所有閘極106/108的閘極介電質114係由閘極介電材料的共有層提供。在其它實施例中，用於閘極106/108中之各者的閘極介電質114可以由閘極介電質114的個別部分提供。在一些實施例中，閘極介電質114可以是多層閘極介電質(例如，具有用於改善鰭104和對應的閘極金屬之間的介面的多種材料)。例如，閘極介電質114可以是氧化矽、氧化鋁或高k介電質，如氧化鉿。更通常地，閘極介電質114可以包含諸如鉿、矽、氧、鈦、鉭、鑭、鋁、鋯、鋇、鍶、釔、鉛、鈧、鈮和鋅的元素。可以在閘極介電質114中使用的材料的範例可以包含但不限於氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉭、氧化鉭矽、氧化鉛鈧鉭和鈮酸鉛鋅。在一些實施例中，退火程序可以在閘極介電質114上進行，以提高閘極介電質114的品質。
閘極106中之各者可以包含閘極金屬110和硬掩模116。硬掩模116可由氮化矽、碳化矽或其它合適的材料形成。閘極金屬110可以設置在硬掩模116和閘極介電質114之間，並且閘極介電質114可以設置在閘極金屬110和鰭104之間。為了便於說明，在圖2中僅標記硬掩模116的 一部分。在一些實施例中，閘極金屬110可以是超導體，如鋁、氮化鈦(例如，藉由原子層沉積來沉積)或氮化鈮鈦。在一些實施例中，硬掩模116可能不存在於量子點裝置100中(例如，如下述，如硬掩模116之硬掩模可以在處理期間移除)。如圖2所示，閘極金屬110的側面可以基本上平行，而絕緣間隔件134可以設置在閘極金屬110和硬掩模116的側面上。如圖2所示，間隔件134可以是愈靠近鰭104愈厚的，並且愈遠離鰭104愈薄。在一些實施例中，間隔件134可以具有凸起形狀。間隔件134可以由任何合適的材料形成，如碳摻雜氧化物、氮化矽、氧化矽或其它碳化物或氮化物(例如，碳化矽、摻雜碳的氮化矽，和氮氧化矽)。閘極金屬110可以是任何合適的金屬，如氮化鈦。
閘極108中之各者可以包含閘極金屬112和硬掩模118。硬掩模118可以由氮化矽、碳化矽或其它合適的材料形成。閘極金屬112可以設置在硬掩模118和閘極介電質114之間，並且閘極介電質114可以設置在閘極金屬112和鰭104之間。在圖2中所示的實施例中，硬掩模118可以在硬掩模116上方(並且在閘極106的閘極金屬110上方)延伸，而在其它實施例中，硬掩模118可以不在閘極金屬110上方延伸(例如，如下面參照圖45的)。在一些實施例中，閘極金屬112可以是與閘極金屬110不同的金屬；在其它實施例中，閘極金屬112和閘極金屬110可以具有相同的材料組成。在一些實施例中，閘極金屬112可以是超導體，如鋁，氮化鈦(例如，藉由原子層沉積來沉積)或氮 化鈮鈦。在一些實施例中，硬掩模118可能不存在於量子點裝置100中(例如，如下述，如硬掩模118的硬掩模可以在處理期間移除)。
如圖2所示，閘極108可以在閘極106-1和閘極106-3的側面上的鄰近間隔件134之間延伸。在一些實施例中，閘極金屬112可以在閘極106-1和閘極106-3的側面上的間隔件134之間延伸。因此，如圖所示，閘極金屬112可以具有與間隔件134的形狀基本上互補的形狀。在一些實施例中，其中閘極介電質114不是在閘極108和106之間共同地分享的層，而是分別沉積在間隔件134之間的鰭104上(例如，如下參照圖40至44所討論的)，閘極介電質114可以至少部分地在間隔件134的側面上延伸，並且閘極金屬112可以在間隔件134上的閘極介電質114的部分之間延伸。如同閘極金屬110的閘極金屬112可以是任何合適的金屬，如氮化鈦。
閘極106/108的尺寸可以採取任何合適的值。例如，在一些實施例中，閘極金屬110的z高度166可以在40和75奈米之間(例如，大約50奈米)；閘極金屬112的z高度可以在相同的範圍內。在類似於圖2所示的實施例中，閘極金屬112的z高度可以大於閘極金屬110的z高度。在一些實施例中，閘極金屬110的長度168(即在x方向上)可以在20和40奈米(例如，30奈米)之間。在一些實施例中，閘極106中相鄰者之間的距離170(例如，如圖2所示，在x方向上從一個閘極106的閘極金屬110到相鄰閘 極106的閘極金屬110的測量)可以在40和60奈米之間(例如，50奈米)。在一些實施例中，間隔件134的厚度172可以在1和10奈米之間(例如，3和5奈米之間、4和6奈米之間，或4和7奈米之間)。如圖2所示，閘極金屬112的長度(即，在x方向上)可以取決於閘極106和間隔件134的尺寸。如圖1所示，一個鰭104上的閘極106/108可以在絕緣材料128之上超過其對應的鰭104並朝向另一個鰭104延伸，但是可以藉由中間絕緣材料130與其對應的閘極隔離。
如圖2所示，閘極106和108可以在x方向上沿著鰭104交替地佈置。在量子點裝置100的操作期間，可以向閘極106/108施加電壓以調節鰭104中的量子阱層(未顯示)中的位能，以產生量子點142可以形成的不同深度的量子阱。為了便於說明，圖2和圖3中只有一個量子點142以參考符號標記，但是在每個鰭104中有五個以虛線圓表示，所形成的可稱為「量子點陣列」。圖2中的量子點142的位置不意圖表示量子點142的特定幾何定位。間隔件134本身可以在量子阱層中的閘極106/108下的量子阱之間提供「被動」勢壘，並且施加到閘極106/108中不同者的電壓可以調整量子阱層中的閘極106/108下的位能；降低位能可以形成量子阱，同時增加位能可能形成量子勢壘。
鰭104可以包含可以用作量子點裝置100的電荷載子的記憶體的摻雜區140。例如，n型摻雜區140可以為電子型量子點142提供電子，並且p型摻雜區140可以為 電洞型量子點142提供電洞。在一些實施例中，如圖所示，介面材料141可以設置在摻雜區140的表面處。介面材料141可以促進導電接點(例如，如下述的導電通孔136)和摻雜區140之間的電耦接。介面材料141可以是任何合適的材料；例如，在摻雜區140包含矽的實施例中，介面材料141可以包含矽化鎳。
本文揭露的量子點裝置100可用於形成電子型或電洞型量子點142。注意，施加到閘極106/108以形成量子阱/勢壘的電壓的極性取決於在量子點裝置100中使用的電荷載子。在電荷載子是電子(並且因此量子點142是電子型量子點)的實施例中，施加到閘極106/108的充足負電壓可以增加閘極106/108下的位勢壘，並且施加到閘極106/108的充足正電壓可以減少閘極106/108下的位勢壘(從而形成其中可形成電子型量子點142的位阱)。在電荷載子是電洞(並且因此量子點142是電洞型量子點)的實施例中，施加到閘極106/108的充足正電壓可以增加閘極106/108下的位勢壘，並且施加到閘極106和108的充足負電壓可以減少閘極106/108下的位勢壘(從而形成其中可形成電洞型量子點142的位阱)。本文所揭露的量子點裝置100可以被用於形成電子型或電洞型量子點。
電壓可以分別被施加到閘極106和108中之各者以調節在閘極106和108下的量子阱層中的位能，從而控制閘極106和108中之各者下的量子點142的形成。此外，閘極106和108中不同者下的相對位能分佈能夠使該量子點 裝置100來調諧相鄰閘極下的量子點142之間的電位互動。例如，如果兩個相鄰的量子點142(例如，閘極106下的一個量子點142和閘極108下的另一個量子點142)只由短的位勢壘隔開，則兩個量子點142可以比如果它們是由較高位勢壘隔開有更強烈的互動。由於每個閘極106/108下的位阱的深度/位勢壘的高度可以藉由調節各個閘極106/108上的電壓來進行調整，在相鄰閘極106/108之間的電位的差異可以被調節，從而調整互動。
在一些應用中，閘極108可被用作柱塞閘極，以致使閘極108下的量子點142的形成，而閘極106可以被用作勢壘閘來調節在相鄰的閘極108下形成的量子點142之間的位勢壘。在其它應用中，閘極108可以被用作勢壘閘，而閘極106被用作柱塞閘極。在其它應用中，量子點142可以在所有的閘極106和108下，或閘極106和108的任何希望的子集下形成。
導電通孔和線可以與閘極106/108，以及摻雜區140接觸，以致使對於閘極106/108和摻雜區140在所希望的位置進行電連接。如圖1至3所示，閘極106可以從鰭104延伸出來，以及導電通孔120可接觸閘極106(繪製在圖2中的虛線，以表示該圖的平面的後面的位置)。導電通孔120可穿過硬掩模116和硬掩模118延伸以接觸閘極106的閘極金屬110。閘極108可從鰭104延伸出來，以及導電通孔122可接觸閘極108(也繪製在圖2中的虛線，以表示該圖的平面的後面的位置)。導電通孔122可穿過硬掩模 118延伸以接觸閘極108的閘極金屬112。導電通孔136可接觸介面材料141，並且可以由此使得與摻雜區140電接觸。如所希望的，量子點裝置100可以包含更多的導電通孔及/或線(未顯示)，以致使對於閘極106/108及/或摻雜區140的電接觸。
在操作期間，偏置電壓可被施加到摻雜區140(例如，經由導電通孔136和介面材料141)以使電流穿過摻雜區140流動。當摻雜區140摻雜有n型材料時，此電壓可以是正的；當摻雜區140摻雜有p型材料，此電壓可以是負的。此偏置電壓的幅度可以採取任何合適的值(例如，0.25伏特與2伏特之間)。
導電通孔120、122和136可以是藉由絕緣材料130彼此電隔離的。絕緣材料130可以是任何合適的材料，如層間介電質(ILD)。絕緣材料130的範例可以包含氧化矽、氮化矽、氧化鋁及/或氮氧化矽。正如積體電路製造領域中已知的，導電通孔和線可以用在彼此的頂部上形成的結構的層中的迭代程序來形成。在一些實施例中，導電通孔120/122/136可以具有20奈米或大於其最寬點的寬度(例如，30奈米)，以及80奈米或更大(例如，100奈米)的節距。在一些實施例中，包含在該量子點裝置100中的導電線(未顯示)可以具有100奈米或更大的寬度，以及100奈米或更大的節距。在圖1至3中所示的導電通孔的特定佈置僅為示例，並且任何電氣佈線佈置可以被實現。
如上所討論的，鰭104-1的結構可以是與鰭104-2相同的結構；類似地，在鰭104-1上的閘極106/108的結構可以是與鰭104-2上的閘極106/108相同的結構。在鰭104-1上的閘極106/108可以藉由在平行鰭104-2上的對應閘極106/108被鏡像，並且絕緣材料130可以將在不同的鰭104-1和104-2上的閘極106/108隔開。尤其是，形成在鰭104-1中(閘極106/108之下)的量子點142可以具有在鰭104-2中的對應量子點142(在對應的閘極106/108之下)。在一些實施例中，在鰭104-1中的量子點142可在某種意義上被用作「活動」量子點，這些量子點142用作量子位元且被控制(例如，藉由施加到鰭104-1的閘極106/108的電壓)來執行量子計算。在鰭104-2中的量子點142可在某種意義上被用作「讀取」量子點，這些量子點142可以藉由檢測由鰭104-1中的量子點142中的電荷產生的電場來感測在鰭104-1中的量子點142的量子狀態，並且可以將鰭104-1中的量子點142的量子狀態轉換成可由鰭104-2中的閘極106/108檢測的電訊號。鰭104-1中的每個量子點142可以藉由其在鰭104-2中的對應量子點142讀取。因此，量子點裝置100致使量子計算以及讀取量子計算的結果的能力兩者。
雖然在圖1至3中未具體顯示，量子點裝置100可以進一步包含用於形成具有該些量子點的區域和記憶體(諸如，例如先前所描述的可以用作量子點裝置100的電荷載子的記憶體的摻雜區140)之間的量子阱區域中的 2DEG的一或多個累積閘。使用這種累積閘可以能夠使減少在與將要形成量子點的區域相鄰之區域的電荷載子的數量，使得單一電荷載子可以從記憶體被傳送到量子點陣列。在各種實施例中，累積閘可以實現在量子點將要形成的區域的任一側上。
雖然也沒有在圖1至3中具體顯示，量子點裝置100的一些實現進一步包含或耦接到用於量子點中的電荷載子的自旋操縱的磁場源。在各種實施例中，例如，微波傳輸線或具有脈衝閘一或多個磁體可以作為磁場源。一旦量子點陣列藉由確保電荷載子的希望數量存在於每個量子點，並確保這些電荷載子的初始自旋來初始化，則自旋操縱可以用單一自旋或數對自旋或可能是大量的自旋來進行。在一些實施例中，單一自旋可以使用電子自旋共振與旋轉磁場(垂直於它的靜磁場)來操縱，並在自旋翻轉處與躍遷能量共振。
如上所述，基部102和量子點裝置100的鰭104可從半導體基板144形成，並且量子阱堆疊146設置在半導體基板144上。量子阱堆疊146可包含2DEG可以在量子點裝置100的操作期間形成於其中的量子阱層。量子阱堆疊146可以採取任何數量的形式，其中的一些顯示於圖4至6。下面討論的在量子阱堆疊146中的各個層可以在半導體基板144上生長(例如，使用磊晶製程)。
圖4是僅包含量子阱層152的量子阱堆疊146的橫截面圖。量子阱層152可以被佈置在半導體基板144上， 並且可以由使得在量子點裝置100的操作期間2DEG可以形成在鄰近於量子阱層152的上表面的量子阱層152中之材料形成。閘極106/108的閘極介電質114可以設置在量子阱層152的上表面上。在一些實施例中，圖4的量子阱層152可以由本徵矽形成，並且閘極介電質114可以由氧化矽形成；在這樣的佈置中，使用該量子點裝置100的程序中，2DEG可形成在本徵矽和氧化矽之間的介面處的本徵矽中。在一些這樣的實施例中，本徵矽可以是應變的，而在其它實施例中，本徵矽可以不是應變的。圖4的量子阱堆疊146中的層的厚度(即，Z-高度)可以採取任何合適的值。例如，在一些實施例中，量子阱層152(例如，本徵矽)的厚度可以是0.8與1.2微米之間。
圖5是包含量子阱層152和勢壘層154的量子阱堆疊146的橫截面圖。量子阱堆疊146可以被佈置在半導體基板上144，使得勢壘層154被佈置在量子阱層152和半導體基板144之間。勢壘層154可以提供量子阱層152和半導體基板144之間的位勢壘。如上面參照圖4所討論的，圖5的量子阱層152可以由使得在量子點裝置100的操作期間2DEG可以形成在鄰近於量子阱層152的上表面的量子阱層152中之材料形成。例如，在半導體基板144係由矽形成的一些實施例中，圖5的量子阱層152可以由矽形成，並且勢壘層154可以由矽鍺形成。此矽鍺的鍺含量可以為20至80%(例如，30%)。圖5的量子阱堆疊146中的層的厚度(即，Z-高度)可以採取任何合適的值。例如，在一些實 施例中，勢壘層154(例如，矽鍺)的厚度可以是0至400奈米之間。在一些實施例中，量子阱層152(例如，矽)的厚度可為5至30奈米之間。
圖6是包含量子阱層152和勢壘層154-1，以及緩衝層176和額外的勢壘層154-2的量子阱堆疊146的橫截面圖。量子阱堆疊146可以被佈置在半導體基板144上，使得緩衝層176被設置在勢壘層154-1與半導體基板144之間。緩衝層176可以由與作為勢壘層154的相同材料形成，並且當此材料生長在半導體基板144上時，緩衝層176可以存在以捕抓在該材料中形成的缺陷。在一些實施例中，緩衝層176可以在不同的條件下(例如，沉積溫度或生長速率)從勢壘層154-1生長。尤其是，勢壘層154-1可以在實現比緩衝層176的缺陷少的條件下生長。在緩衝層176包含矽鍺的一些實施例中，緩衝層176的矽鍺可具有從半導體基板144到勢壘層154-1變化的鍺含量。例如，緩衝層176的矽鍺可具有從在矽半導體基板144處的零百分比到在勢壘層154-1處的非零百分比(例如，30%)變化的鍺含量。圖6的量子阱堆疊146的中的層的厚度(即，z高度)可採取任何合適的值。例如，在一些實施例中，緩衝層176(例如，矽鍺)的厚度可以為0.3和4微米之間(例如，0.3至2微米，或0.5微米)。在一些實施例中，勢壘層154-1(例如，矽鍺)的厚度可以是0至400奈米之間。在一些實施例中，量子阱層152(例如，矽)的厚度可為5至30奈米之間(例如，10奈米)。在一些實施例中，勢壘層 154-2的厚度(例如，矽鍺)可以是25和75奈米之間(例如，32奈米)。
如上面參照圖5所討論的，圖6的量子阱層152可以由使得在量子點裝置100的操作期間2DEG可以形成在鄰近於量子阱層152的上表面的量子阱層152中之材料形成。例如，在半導體基板144係由矽形成的一些實施例中，圖6的量子阱層152可以由矽形成，並且勢壘層154-1和緩衝層176可以由矽鍺形成。在一些這樣的實施例中，緩衝層176的矽鍺可具有從半導體基板144到勢壘層154-1變化的鍺含量。例如，緩衝層176的矽鍺可具有從在矽半導體基板144處的零百分比到在勢壘層154-1處的非零百分比(例如，30%)變化的鍺含量。勢壘層154-1可以進而具有等於非零百分比的鍺含量。在其它實施例中，緩衝層176可以具有與勢壘層154-1的鍺含量相等的鍺含量，但也可以比勢壘層154-1厚，以吸收生長程序中可能出現的缺陷。如勢壘層154-1的勢壘層154-2可以提供量子阱層152周圍的位能勢壘，並且可以採取勢壘層154-1的任何實施例的形式。在圖6的量子阱堆疊146的一些實施例中，可以省略緩衝層176及/或勢壘層154-2。
如以上所討論的，半導體基板144和量子阱堆疊146可以在基部102和量子點裝置100的鰭104之間分佈。這種分佈可能會以任何一種方式出現。例如，圖7至13顯示根據各種實施例，可以在量子點裝置100中使用的範例基部/鰭佈置158。
在圖7的基部/鰭佈置158中，量子阱堆疊146可以被包含在鰭104中，但不在基部102中。半導體基板144可以被包含在基部102中，但不在鰭104中。圖7的基部/鰭佈置158的製造可包含蝕刻穿過量子阱堆疊146的鰭，到達半導體基板144時則停止。
在圖8的基部/鰭佈置158中，量子阱堆疊146可以被包含在鰭104中，以及在基部102的部分中。半導體基板144也可以被包含在基部102中，但不在鰭104中。圖8的基部/鰭佈置158的製造可以包含部分地蝕刻穿過量子阱堆疊146的鰭蝕刻，並且在到達該半導體基板144之前停止。圖9顯示圖8的基部/鰭佈置158的特定實施例。在圖9的實施例中，圖6的量子阱堆疊146被使用；鰭104包含勢壘層154-1、量子阱層152和勢壘層154-2，而基部102包含緩衝層176和半導體基板144。
在圖10的基部/鰭佈置158中，量子阱堆疊146可以被包含在鰭104中，但不在基部102中。半導體基板144可以被部分地包含在鰭104中，以及在基部102中。圖10的基部/鰭佈置158的製造可以包含蝕刻穿過量子阱堆疊146並且在停止之前進入半導體基板144的鰭蝕刻。圖11顯示圖10的基部/鰭佈置158的特定實施例。在圖11的實施例中，圖6的量子阱堆疊146被使用；鰭104包含量子阱堆疊146和半導體基板144的一部分，而基部102包含半導體基板144的其餘部分。
雖然鰭104已經以許多前面的圖示來說明為基 本上具有平行側壁的矩形，這只是為了便於說明，以及鰭104可以具有任何合適的形狀(例如，適合用於形成鰭104的製造程序之形狀)。例如，如在圖12的基部/鰭佈置158中所示，在一些實施例中，鰭104可以是錐形的。在一些實施例中，鰭104可以每100奈米的z高度在x寬度漸縮3至10奈米(例如，每100奈米的z高度在x寬度漸縮5奈米)。如圖12所示，當鰭104是錐形的，鰭104的較寬端可以是最靠近基部102之端部。圖13顯示圖12的基部/鰭佈置158的特定實施例。在圖13中，量子阱堆疊146被包含在錐形鰭104中，而半導體基板144的一部分被包含在錐形鰭中，並且半導體基板144的一部分提供了基部102。
在圖2所示的量子點裝置100的實施例中，如所示，閘極108的閘極金屬112的z高度可以大約等於閘極金屬110的z高度與硬掩模116的z高度的總和。此外，在圖2的實施例中，閘極108的閘極金屬112可在x方向上不延伸超過相鄰間隔件的134。在其它實施例中，閘極108的閘極金屬112的z高度可大於閘極金屬110的z高度與硬掩模116的z高度的總和，並且在一些這樣的實施例中，該些閘極的閘極金屬112可以在x方向上延伸超出間隔件134。
具有超導量子位元的範例性量子電路部件
超導量子位元也有希望作為建立量子電腦的候選者。因此，這些是根據本發明的實施例的可以使用在可以整合有晶載控制邏輯和晶載無線通訊裝置的第二範例 性量子電路部件中的量子位元類型。
所有超導量子位元是基於約瑟夫遜(Josephson)效應來操作，其指的是超電流的宏觀量子現象，即由於零電阻，無限長流動而無任何電壓施加、穿過裝置之電流被稱為約瑟夫遜接面。約瑟夫遜接面是在超導量子電路中的完整組件，其中它們形成可近似理論設計的量子位元的功能的量子電路元件的基礎。
在超導量子位元實現中，三個類別通常是不同的：電荷量子位元、通量量子位元，以及相位量子位元。Transmons(「並聯傳輸線的電漿振盪量子位元」的名稱縮寫的一種類型的電荷量子位元)是特別令人鼓舞的，因為它們對於電荷雜訊表現出降低的靈敏度。
在超導量子位元被實現為transmon量子位元的實現中，超導量子電路的兩個基本元件是電感器和電容器。然而，僅使用這兩個元件的電路不能使系統具有兩個能階，因為，由於系統的能階之間的均勻間距，這樣的電路將產生具有同等狀態的階梯的諧波振盪器。非線性元件需要有一種有效的兩級量子狀態系統或量子位元。約瑟夫遜接面是這種非線性、非耗散電路元件的範例。
約瑟夫遜接面可以基於超導量子位元來形成量子電腦的中央電路元件。約瑟夫遜接面可以包含一層薄的絕緣材料，通常被稱為勢壘或隧道勢壘，其夾在兩層超導體之間。約瑟夫遜接面充當超導隧道接面。庫珀對(Cooper pairs)隧道橫跨從一個超導層到另一個之勢 壘。此隧道的電氣特性由所謂的約瑟夫遜關係來管理，其提供了管理約瑟夫遜效應的動力學的基本方程式：I=I c sin φ (1)
在這些方程式中，φ是在橫跨該接面的超導波函數中的相位差、Ic(臨界電流)是可以隧道地穿過接面的最大電流，其取決於勢壘的厚度和接面的面積、V是橫跨約瑟夫遜接面的電壓、I是流過約瑟夫遜接面的電流、h是簡化的普朗克常數，而e是電子電荷。方程式(1)和(2)可被組合以得到方程式(3)：
等式(3)看起來像用於具有電感L的電感器之方程式：
由於電感為φ的函數，其本身是I的函數，約瑟夫遜接面的電感是非線性的，這使得使用約瑟夫遜接面形成的LC電路作為電感器在其能量狀態之間具有不均勻的間隔。
上述提供了在一種類別的超導量子位元的transmon中使用約瑟夫遜接面的說明。在其它類別的超導量子位元中，與其它的電路元件結合的約瑟夫遜接面具有類似於提供必要用於形成有效的兩級量子狀態或量子位元的非線性的功能。換句話說，當結合其它電路元件來實現 時(例如，在transmons中的電容器或通量量子位元中的超導迴路)，一或多個約瑟夫遜接面能夠實現具有產生量子位元的獨特接地和激發態系統的能階之間的不均勻間距的量子電路元件。這被顯示在圖14中，提供了根據本發明的一些實施例的超導量子電路200的示意圖。如圖14所示，範例性超導量子電路200包含兩個或更多個量子位元：202-1和202-2。量子位元202-1和202-2可以是相同的，因此，圖14的討論一般指的是「量子位元202」，並且這同樣適用於一般指約瑟夫遜接面204-1和204-2為「約瑟夫遜接面204」並且一般指電路元件206-1和206-2為「電路元件206」。如圖14所示，超導量子位元202中之各者可以包含連接到一或多個其它電路元件206的一或多個約瑟夫遜接面204，其中電路元件206結合約瑟夫遜接面204形成提供量子位元的獨特兩級量子狀態的非線性電路。電路元件206可以是例如，在transmons中的電容器或通量量子位元中的超導迴路。
也如圖14所示，範例性的超導量子電路200通常包含用於提供量子位元202的外部控制機制208，以及用於提供量子位元202的內部控制機制210。在這種情況下，「外部控制」指的是從例如包含量子位元的積體電路(IC)晶片的外部來控制量子位元202，其包含由量子電腦的使用者來控制，而「內部控制」指的是控制IC晶片內的量子位元202。例如，如果量子位元202是transmon量子位元，則外部控制可以藉由通量偏置線(也稱為「磁通 線」和「磁通線圈線」)的機制來實現，並藉由讀出與驅動線(也稱為「微波線」，因為量子位元通常設計來以微波訊號操作)的機制來實現，將在下文中更詳細地描述。另一方面，這種量子位元的內部控制線可以藉由諧振器(例如，耦接和讀出諧振器)的機制來實現，也將在下文中更詳細地描述。
量子電路200的量子位元202、外部控制機制208，與外部控制機制210中的任何一者可以設置在基板之上或至少部分地嵌入在基板中(在圖14中未顯示)。
圖15提供根據本發明的一些實施例的量子位元被實現為transmons的超導量子電路211的範例性實體佈局的示意圖。
類似於圖14，圖15顯示兩個量子位元202。此外，圖15顯示通量偏置線212、微波線214、耦接諧振器216、讀出諧振器218和導線接合焊墊220和222。通量偏置線212和微波線214可以被視為圖14中顯示的外部控制機制208的範例。耦接諧振器216和讀出諧振器218可以被視為圖14中顯示的內部控制機制210的範例。
藉由從導線接合焊墊220所提供的通量偏置線212來運行電流，能夠使調諧(即改變)每行212所連接的對應量子位元202的頻率。通常，它用以下方式操作。由於在特定通量偏置線212中運行電流，磁場圍繞著線創建。如果這樣的磁場足夠接近量子位元202，例如，藉由接著量子位元202提供的通量偏置線212的一部分，磁場耦 接到該量子位元，從而改變量子位元的能階之間的間距。接著，由於普朗克方程式(Planck’s equation)中頻率直接相關於能階之間的間距，這改變了量子位元的頻率。普朗克方程式為：E=hν，其中E是能量(在這種情況下，量子位元的能階之間的能量差)，h是普朗克常數，而ν是頻率(在這種情況下，量子位元的頻率)。由於這個方程式顯示，如果E改變，則ν改變。假設有足夠的多工，不同的電流可以被向下發送到每個通量線，使得各種量子位元的獨立調諧。
通常，當在特定的設置需要時，量子位元頻率可以被控制，以使頻率更靠近或更遠離另一個諧振項中，例如，圖15中所示的耦接諧振器216，其將兩個或更多個量子位元連接在一起。
例如，如果希望第一量子位元202(例如，圖15的左側顯示的量子位元202)和第二量子位元202(例如，圖15的右側顯示的量子位元202)藉由連接這些量子位元的耦接諧振器216互動，則兩個量子位元202可能需要被調諧成在幾乎相同的頻率。這樣的兩個量子位元可以互動的其中一種方式是，如果第一量子位元202的頻率被調諧成非常接近於耦接諧振器216的諧振頻率，則當處於受激狀態時，第一量子位元可以藉由發射將在耦接諧振器216內諧振之光子放鬆回落到基態(類似於受激原子將如何放鬆)。如果第二量子位元202也在這個能量(即，如果第二量子位元的頻率也調諧成非常接近於耦接諧振器 216的諧振頻率)，則它可以藉由耦接諧振器216來吸收從第一量子位元發射的光子，並且從它的基態被激發到激態。因此，兩個量子位元互動為一個量子位元的狀態由另一個量子位元的狀態來控制。在其它方案中，兩個量子位元可經由在特定頻率的耦接諧振器互動，但是這三個元件不必被調諧成在幾乎彼此相同的頻率。一般來說，兩個或更多個量子位元可以被配置以藉由諧調它們的頻率為特定的值或範圍來彼此互動。
另一方面，有時可能希望的是藉由耦接諧振器耦接的兩個量子位元不進行互動，即量子位元是獨立的。在這種情況下，藉由控制在適當的通量偏置線中的電流的手段，藉由施加磁通量到一個量子位元，可能使該量子位元的頻率足夠改變以使可能發射的光子對於在耦合諧振器上諧振不再有正確的頻率。如果這樣的頻率失諧光子無處可去，則量子位元最好是與其周圍隔離，並將在其當前狀態活得更久。因此，通常，可以配置兩個或更多個量子位元，以藉由將其頻率調諧至特定的值或範圍來避免或消除彼此的互動。
每個量子位元202的狀態可以藉由其對應的讀出諧振器218的方式來讀取。如下文所解釋，量子位元202誘發讀出諧振器218中的諧振頻率。此諧振頻率，接著傳遞到微波線214和傳達到焊墊222。
為此，讀出諧振器218可被提供用於每個量子位元。讀出諧振器218可以是傳輸線，其包含在一側上到 地的電容連接，並且或者在另一側上短路到地(對於四分之一波長諧振器)或具有到地的電容連接(對於半波長諧振器)，這致使在傳輸線內振盪(諧振)，其中振盪的諧振頻率接近於該量子位元的頻率。當該量子位元藉由電容性或電感性耦接被實現為transmon，讀出諧振器218係足以接近量子位元202地(更具體地，足夠接近量子位元202的電容器)耦接到該量子位元。由於讀出諧振器218與量子位元202之間的耦接，量子位元202的狀態的改變導致讀出諧振器218的諧振頻率的變化。進而，由於讀出諧振器218係足夠接近於微波線214，讀出諧振器218的諧振頻率的變化誘發微波線214中的電流的變化，並且電流可以藉由導線接合焊墊222被外部地讀取。
耦接諧振器216能夠使不同的量子位元耦接在一起，例如，如上所述，為了實現量子邏輯閘。耦接諧振器216係類似於讀出諧振器218，其為包含在兩側的電容性對地連接的傳輸線(即，半波長諧振器)，這也致使在耦接諧振器216內的振盪。當量子位元被實現為transmon時，耦接諧振器216的每一側被足以接近量子位元地(即足夠接近量子位元的電容器)耦接(同樣，電容性或電感性)到各自的量子位元。由於耦接諧振器216的每一側具有與各自的不同量子位元的耦接，兩個量子位元係藉由耦接諧振器216耦接在一起。藉由這種方式，一個量子位元的狀態取決於其它量子位元的狀態，以及周圍的其它方式。因此，耦接諧振器也可以被採用，以便使用一個量子 位元的狀態來控制另一個量子位元的狀態。
在一些實現中，微波線214可以不僅用來如上述的讀出量子位元的狀態，而且還可以用來控制量子位元的狀態。當單一微波線被用於此目的，該線在半雙工模式中操作，其中，在某些時間，其係配置以讀出所述量子位元的狀態，並且在其它時間，其係配置以控制所述量子位元的狀態。在其它實現中，如圖15所示的線214之微波線可被僅用來如上述的讀出量子位元的狀態，而獨立的驅動線，如例如圖15所示的驅動線224可以被用來控制這些量子位元的狀態。在這樣的實現中，用於讀出的微波線可被稱為讀出線(例如，讀出線214)，而用於控制量子位元的狀態的微波線可被稱為驅動線(例如，驅動線224)。驅動線224可藉由設置使用在該量子位元頻率的微波脈衝(例如，使用圖15所示的導線接合焊墊226)來控制其各自的量子位元202的狀態，這接著又激發(即觸發)量子位元的狀態之間的轉變。藉由改變此脈衝的長度，部分轉變可以被激發，致使該量子位元的狀態的疊加。
通量偏置線、微波線、耦接諧振器、驅動線，以及讀出諧振器(如上述的那些)一起形成用於支援微波訊號傳播的互連。此外，用於提供不同的量子電路元件和部件之間的直接電互連的任何其它連接，如例如從約瑟夫遜接面的電極到電容器的板或到超導量子干涉裝置(SQUIDS)的超導迴路之連接部，或用於等化兩條地線上的靜電電位的特定傳輸線的兩條地線之間的連接部在本 文中也稱為互連。更進一步，用語「互連」還可以用來指設置量子電路元件和部件與非量子電路元件之間的電互連的元件，其也可以在量子電路中設置，以及設置在量子電路中的各種非量子電路元件之間的電互連。可以在量子電路中設置的非量子電路元件的範例可包含各種類比及/或數位系統，例如類比至數位轉換器、混頻器、多工器、放大器等。
在各種實施例中，如圖15所示的互連可以有不同的形狀和佈局。例如，一些互連可以包含複數個曲線和彎，而其它的互連可以包含較少的曲線和彎，以及一些互連可以包含基本上直線。在一些實施例中，以不形成電連接的方式，各個互連可以彼此相交，這可以藉由(例如，使用橋)透過另一個互連橋接一個互連來完成。只要這些互連根據如上所述的一些範例性原理的領域中已知的這些互連來操作，與圖15中所示的那些相比具有不同形狀和佈局的互連的量子電路都在本發明的範圍之內。
耦接諧振器和讀出諧振器可以被配置為在一端或兩端對於其它電路元件的電容性耦接以具有諧振振盪，而通量偏置線和微波線可以類似於傳統的微波傳輸線，因為在這些線中沒有諧振。這些互連中之各者可以被實現為任何適當架構的微波傳輸線，諸如，例如共面波導、帶狀線、微帶線，或倒微帶線。用來製造互連的典型材料包含鋁(Al)、鈮(Nb)、氮化鈮(NbN)、氮化鈦(TiN)、鉬化錸(MoRe)，和氮化鈮鈦(NbTiN)，其 中所有的這些都是特定類型的超導體。然而，在各種實施例中，其它合適的超導體和超導體的合金也可以被使用。
儘管圖14和15顯示僅包含兩個量子位元202的量子電路的範例，具有任何較大數量的量子位元的實施例是可能的並且在本發明的範圍之內。此外，儘管圖14和15顯示特定於transmons的實施例，本文揭露的標的不限於此態樣，並且可包含其它實現如本文所述的也將利用約瑟夫遜接面的其它類型的超導量子位元的量子電路的其它實施例，其中所有的這些都在本發明的範圍之內。
與量子電路整合的控制邏輯以及無線通訊裝置
圖16提供了包含在同一晶粒上整合有控制邏輯304和無線通訊裝置306之量子電路部件302的量子電路組件300的示意圖。
通常，用語「晶粒」是指特定功能的電路被製造於其上的半導體材料/基板的小區塊。IC晶片，也稱為晶片或微晶片，有時指的是數千或數百萬這種裝置或晶粒被製造於其上的半導體晶圓。其它時候，IC晶片是指含有一或多個晶粒的半導體晶圓的一部分(例如，晶圓已經切割後)。通常，如果裝置是在IC晶片的一或多個晶粒上製造，則該裝置被稱為「整合」。
量子電路部件302可以是包含可以被用於執行量子處理操作的複數個量子位元的任何部件。例如，量子電路部件302可包含實現超導量子位元的一或多個量子點 裝置100或一或多個裝置200或211。然而，通常，量子電路部件300可以包含任何類型的量子位元，所有的這些量子位元都在本發明的範圍之內。
如上所述，控制邏輯304被配置成控制量子電路部件302的操作。在一些實施例中，控制邏輯304可設置周邊邏輯來支援量子計算部件302的操作。例如，控制邏輯304可以控制讀取操作的執行、控制寫入操作的執行、控制量子位元的清除等。控制邏輯304還可以執行傳統的計算功能來補充可藉由量子電路部件來提供302的計算功能。例如，控制邏輯304可與量子計算裝置的一或更多個其它部件介接，諸如，例如以下所描述的量子計算裝置2000，以傳統的方式，並且可以用作量子電路部件302和傳統部件之間的介面。在一些實施例中，控制邏輯304可以實現為或可以用於實現下面參照圖20描述的非量子處理裝置2028。
在各種實施例中，藉由控制邏輯304控制量子電路部件302的操作的機制可以是採取完全硬體實施例、完全軟體實施例(包含韌體、駐留軟體、微代碼等)或結合軟體和硬體態樣的實施例的形式。例如，控制邏輯304可以實現藉由一或多個處理單元，例如一或多個電腦中的一或多個微處理器執行的演算法。在各種實施例中，本發明的各態樣可以採取體現在一或多個電腦可讀媒體(最佳地體現為非暫態、具有電腦可讀程式代碼，例如，儲存、在其上)的電腦程式產品的形式。在各種實施例中，例 如，這種電腦程式可以被下載(更新)到控制邏輯304或在製造控制邏輯304時被儲存。
在一些實施例中，控制邏輯304可包含至少一個處理器與至少一個記憶體元件(未顯示於圖16)，連同任何其它合適的硬體及/或軟體，以使如本文所述的量子電路部件302的控制操作的預期功能性。控制邏輯的這種處理器能夠執行軟體或演算法以執行如本文中所討論的活動。控制邏輯304的處理器可被配置成經由一或多個互連或匯流排而通訊耦接到其它系統元件。這樣的處理器可以包含提供可程式化邏輯的硬體、軟體，或韌體的任意組合，以非限制性範例的方式包含微處理器、數位訊號處理器(DSP)、現場可程式化閘陣列(FPGA)、可程式化邏輯陣列(PLA)、特殊應用積體電路(ASIC)，或虛擬機器處理器。控制邏輯304的處理器可通訊地耦接到控制邏輯304的記憶體元件，例如，以直接記憶體存取(DMA)配置。控制邏輯304的這樣的記憶體元件可包含任何合適的揮發性或非揮發性記憶體技術，包含雙倍資料速率(DDR)隨機存取記憶體(RAM)、同步RAM(SRAM)、動態RAM(DRAM)、快閃記憶體、唯讀記憶體(ROM)、光學媒體、虛擬記憶體區域、磁性或磁帶記憶體，或任何其它合適的技術。本文討論的任何記憶體事項應當被解釋為涵蓋於廣義用語的「記憶元件」之內。正在追蹤或發送到控制邏輯304的資訊可以用任何資料庫、暫存器、控制列表、快取，或儲存結構來提供，所有 的這些都可以在任何合適的時間被參照。任何這樣的儲存選項可以包含在如本文中使用的控制邏輯304的廣義用語「儲存元件」內。類似地，本文中所描述的任何潛在的處理元件、模組和機器應該被解釋為涵蓋於控制邏輯304的廣義用語「處理器」之內。控制邏輯304還可以包含用於在網路環境中接收、發送及/或以其它方式傳達資料或資訊的合適介面。
無線通訊裝置306可以被配置為經由控制邏輯304來管理用於傳送資料往來量子電路部件302的無線通訊。用語「無線」及其衍生詞可以用於描述電路、裝置、系統、方法、技術、通訊通道等，其可以藉由使用調變的電磁輻射透過非固體媒體來傳達資料。該用語並不意味著相關的裝置不包含任何佈線，儘管在一些實施例中，他們可能沒有。該用語也並不意味著無線通訊裝置306不能管理有線通訊。事實上，在下述的一些實施例中，除了管理無線通訊外，無線通訊裝置306可以包含用於管理有線通訊的一或多個部件。
無線通訊裝置306可以實現任何數目的無線標準或協定，包含但不限於電機和電子工程師協會(IEEE)標準，包含Wi-Fi(IEEE 802.11系列)、IEEE 802.16標準(例如，IEEE 802.16-2005修訂)、長期演進(LTE)計畫以及任何修訂、更新及/或再版(如，進階的LTE計畫、超行動寬帶(UMB)計畫(也被稱為“3GPP2”)等)。IEEE 802.16相容的寬帶無線存取(BWA)網絡通常被稱 為WiMAX(其為代表全球互通微波存取之縮寫)網絡，其為通過IEEE 802.16標準之協調性及互通性測試之產品的認證標誌。無線通訊裝置306可以根據行動通訊全球系統(GSM)、通用封包無線服務(GPRS)、全球行動電信系統(UMTS)、高速封包存取(HSPA)、演進的HSPA(E-HSPA)或LTE網絡來操作。無線通訊裝置306可以根據GSM增強資料演進(EDGE)、GSM EDGE無線電存取網絡(GERAN)、全球地面無線電存取網路(UTRAN)或演進UTRAN(E-UTRAN)來操作。無線通訊裝置306可以根據分碼多工存取(CDMA)、分時多工存取(TDMA)、數位增強無線電信(DECT)、演進資料最佳化(EV-DO)，其衍生物，以及任何被指定為3G、4G、5G及之後的其他無線協議來操作。在其他實施例中，無線通訊裝置306可以根據其它無線協議來操作。無線通訊裝置306可以包含天線，以促進無線通訊及/或用於接收其它無線通訊(如AM或FM無線電傳輸)。
在一些實施例中，無線通訊裝置306可以包含多個通訊裝置。在一些實施例中，除了管理無線通訊，無線通訊裝置306可以還管理有線通訊，諸如電、光或任何其它合適的通訊協定(例如，乙太網路)。例如，無線通訊裝置306的第一通訊部件可以專用於較短距離無線通訊，諸如Wi-Fi或藍牙，以及無線通訊裝置306的第二通訊部件可以專用於較長距離無線通訊，諸如GPS、EDGE、GPRS、CDMA、WIMAX、LTE、EV-DO，或其它。在一 些實施例中，無線通訊裝置306的第一通訊部件可以是專用於無線通訊，而無線通訊裝置306的第二通訊部件可以專用於有線通訊。
在一些實施例中，無線通訊裝置306可以實現於或可以用於實現下面參照圖20描述的通訊裝置2012。
如圖16所示，邏輯304可以使用一或多個互連308被通訊地連接到量子電路部件302，並且無線通訊裝置306可以使用一或多個互連310被通訊地連接到控制邏輯304。互連308可以包含適於使控制邏輯304來控制量子電路部件302的任何類型的互連。例如，互連308可包含導電結構，其將能夠使控制邏輯304用以將適當的電壓施加到可在量子電路部件302中實現的一或多個量子點陣列的任何柱塞、勢壘層及/或累積閘。在一些實施例中，互連308可以包含支援直流電流的導電結構。在一些實施例中，互連308可以包含支援在微波頻率的微波電流或脈衝電流的導電結構。這樣的互連可以使用各種傳輸線架構(諸如，例如共面波導、帶狀線、微帶線或倒微帶線)被實現為微波傳輸線。在一些實施例中，互連308可由超導材料製成，諸如(但不限於)鋁(Al)、鈮(Nb)、氮化鈮(NbN)、氮化鈦(TiN)和氮化鈮鈦(NbTiN)，以及其它合適的超導體及/或它們的合金。互連310可以包含適於以傳統方式使控制邏輯304和無線通訊裝置306之間的資料的晶載交換的任何類型的互連。在一些實施例中，互連310(類似於互連308)可以由超導材料製成。
在各種實施例中，如圖16所示的互連308和310可以有不同的形狀和佈局。例如，一些互連可以包含曲線和彎，而其它的互連可以基本上包含直線。在一些實施例中，各種互連可以彼此相交，以這樣的方式使得它們不形成電連接，這可以藉由使用例如橋，跨過其它的而橋接一互連來完成。只要這些互連根據本文所描述的一些範例性原理的領域中已知的這些互連的使用來操作，則與圖16中所示的那些相比，具有不同的形狀和佈局的互連的量子電路組件，連同互連308和310都在本發明的範圍之內。
控制邏輯304將行使在量子電路部件302的操作的控制將取決於量子電路部件使用的量子位元的類型。
例如，如果該量子電路部件使用量子點量子位元中，則控制邏輯304可以被配置來將適當的電壓施加到柱塞、勢壘閘，及/或累積閘中之任一者以便初始化和操作量子點。以上參照量子點裝置100來說明控制這些閘極上的電壓的一些範例。為了簡明起見，在此不再重複這些解釋的細節，但可以理解的是(除非另有規定)，以上說明的所有控制機制可以由圖16中所示的控制邏輯304來執行。
在一些實施例中，控制邏輯304可以被配置來確定用於形成不同的量子點的閘極電壓的變化。為此目的，控制邏輯304可以被配置以定性每個量子點的形成，即用以定性電荷載子可以在相鄰量子點之間交換的閘電壓配置。該控制邏輯還可以被配置以藉由讀出相鄰於用作單 一電子電晶體或單一電子電晶體的任何其它合適的實現的第一量子點陣列的第二量子點陣列之一組量子點的互導來讀出第一量子點陣列中的電荷載子的交換。閘極電壓中的變化接著可以基於量子點的形成的定性的結果來確定。
通常，用語「柱塞閘」用來描述在靜電量子點形成處其下的閘極。藉由控制施加至柱塞閘的電壓，控制邏輯304能夠調節閘極之下的電場以創建由勢壘閘創建的隧道勢壘之間的能量凹谷(假設電子式量子點量子位元)。
通常，用語「勢壘閘」用來描述用於在任兩個栓閘極之間設置隧道勢壘(即，位勢壘)的閘極(即從一個量子點到相鄰的量子點之控制電荷載子(例如，電子)的穿隧)或柱塞閘和累積閘。當控制邏輯304改變施加於勢壘閘的電壓，它改變了隧道勢壘的高度。當勢壘閘被用於設置兩個柱塞閘之間的隧道勢壘，則該勢壘閘可以用於傳輸可在這些柱塞閘下形成的量子點之間的電荷載子。當勢壘閘用於設置柱塞閘和累積閘之間的隧道勢壘，則該勢壘閘可用於經由該累積閘傳送電荷載子進出量子點陣列。
通常，用語「累積閘」用於描述用以在可以形成量子點的區域和電荷載子儲存器之間的區域中形成2DEG的閘極。改變施加到累積閘的電壓能夠使控制邏輯304來控制在累積閘下方的區域中的電荷載子的數量。例如，改變施加到累積閘極的電壓能夠減少閘極下方區域中 的電荷載子的數量，以使單一電荷載子可以從儲存器轉移到量子點陣列，反之亦然。
控制邏輯304還可以被配置以藉由控制由該磁場產生器產生的磁場來控制在該一或多個量子位元中的量子點的電荷載子的自旋。在這種方式中，控制邏輯304可能能夠初始化和操縱在量子點中的電荷載子的自旋來實現量子位元操作。通常，磁場產生器產生匹配該量子位元的頻率的微波磁場。如果量子電路部件302的磁場是由微波傳輸線產生的，則控制邏輯可以藉由施加適當的脈衝序列來設置/操縱電荷載子的自旋進而操縱自旋進動。或者，量子電路部件302的磁場是由具有一或多個脈衝閘的磁體產生。
在另一範例中，如果該量子電路部件使用超導量子位元，則控制邏輯304可被配置來在通量偏置線、微波線及/或驅動線中之任一者提供適當的電流，以便初始化和操縱該超導點。控制這些線中的電流的一些範例參照裝置200和211在上面進行說明。為了簡明起見，在此不詳細重複這些解釋，但可以理解的是(除非另有規定)，上面說明的所有控制機構可以由圖16中所示的控制邏輯304來執行。
在超導量子位元的一些實施例中，控制邏輯304可以被配置來檢測微波線中的電流，並基於所檢測的電流來控制量子電路部件302的操作。藉由檢測微波線中的電流，控制邏輯304能夠評估/檢測該線耦接的對應量子 位元的狀態。在一些進一步的實施例中，控制邏輯304還可以被配置成也控制微波線中的電流。藉由控制微波線中的電流，控制邏輯被配置成控制(例如，改變)該線耦接的對應量子位元的狀態。在這樣的進一步的實施例中，控制邏輯可被配置來切換控制微波線中的電流來控制量子位元的狀態與檢測微波線中的電流來檢測量子位元的狀態之間的微波線的操作。因此，控制邏輯304可以在微波線被用於讀取或者用於設定對應量子位元的狀態的半雙工模式中操作微波線。
在超導量子位元的一些實施例中，控制邏輯304可以被配置以控制一或多個驅動線中的電流。藉由控制驅動線中的電流，控制邏輯係配置以控制(例如改變)該線耦接的對應量子位元的狀態。當使用驅動線，控制邏輯可以使用微波線來讀出對應量子位元的狀態，並使用驅動線來設定量子位元的狀態，這將是上述半雙工模式實現的替代。例如，控制邏輯304可以被配置以藉由確保在該一或多個量子位元的頻率提供電流的一或多個脈衝來控制該一或多個驅動線中的電流。如此，控制邏輯304可以在該量子位元頻率提供微波脈衝，其接著又激發(即觸發)對應量子位元的狀態之間的轉變。在一些實施例中，控制邏輯304可以對這些脈衝的持續時間配置。藉由改變脈衝的長度/持續時間，控制邏輯304可以激發對應量子位元的狀態之間的部分轉變，從而致使該量子位元的狀態的疊加。
代替從通常遠離量子電路部件302的晶片來提供控制功能，藉由與量子電路部件在相同晶粒上提供晶載控制邏輯304，積體量子電路組件300解決了藉由在晶片上提供一或多個控制功能的此類遠端控制的一些以上提及的缺點。
在一些實施例中，控制邏輯304可以被配置以確定施加到量子電路部件302的元件之控制參數的至少一些值，例如，確定將被施加到量子點裝置的各個閘極的電壓或確定將在超導量子位元裝置的各個線中提供的電流。在其它實施例中，控制邏輯304可利用至少一些控制參數來預程式化，例如，利用將被施加到量子點裝置的各個閘極的電壓的值，諸如，例如，在裝置的初始化期間的裝置100。
在一些實施例中，控制邏輯304將施加到量子電路部件302的元件的控制參數中的至少一些值可以藉由將這些值經由無線通訊裝置306提供到控制邏輯304來無線地傳輸到量子電路部件302被設置到的晶片上。例如，將被施加到實現為量子電路部件302的一部分的量子點裝置的各個閘極之電壓的值，或者將在實現為量子電路部件302的一部分的超導量子位元裝置的各種線中提供的電流的值可以由無線通訊裝置306無線地接收，並使用互連310從無線通訊裝置306傳送至控制邏輯304。類似地，由控制邏輯304讀取的關於量子電路部件302的操作的資料(例如，指示各種量子位元的狀態的資料)可以藉由透過無線 通訊裝置306從控制邏輯304將該資料提供給無線通訊裝置306以供傳輸來無線地從量子電路部件302設置在其上的晶片被發送。如此，該量子電路部件302的量子位元可以被控制，並表示其操作無線讀取的資料。
製造整合有量子電路的控制邏輯和無線通訊裝置
設計積體量子電路組件300時，有許多不小的技術挑戰和考量。圖17至19提供根據本發明的一些實施例的用於製造在這種組件中整合有量子電路部件的控制邏輯和無線通訊裝置的各種範例性方法的流程圖。
雖然以下所討論的操作參照圖17至19的方法之各者以特定順序顯示和描述各一次，當適合時，這些操作可以被重複或以不同的順序執行(例如，並行地)。此外，當適合時，各種操作可被省略。圖17至19的方法之各者的各種操作可以參照上面討論的一些實施例中的一或多個來說明。然而，圖17至19的方法之各者可用於製造任何合適的量子電路部件，包含根據本文所揭露的任何其它實施例在單一晶粒上整合有量子電路部件的控制邏輯和無線通訊裝置。
轉到圖17的方法1000，該方法可以開始於設置量子電路部件300將被設置在其上的基板(圖17的程序1002)。基板可以包含適合於實現本文描述的量子電路部件的任何基板。在一種實現中，基板可以是晶體基板，諸如，但不限於矽或藍寶石基板，並且可以被設置為晶圓或 其一部分。在其它實現中，基板可以是非晶體的。一般來說，提供足夠優點(例如，足夠良好的電隔離及/或應用已知的製造和處理技術的能力)以超過可能缺點(例如，各種缺陷的負面影響)，並且可以作為量子電路可以被構建在其上的基礎的任何材料，都落在本發明的精神和範圍內。基板的其它範例包含絕緣體上矽(SOI)基板、III-V基板和石英基板。
在一些實施例中，在製造量子電路部件302、控制邏輯304之前，基板可以被清潔以移除表面結合的有機和金屬污染物，以及表面下的污染。在一些實施例中，清潔可以使用例如化學溶液(如，過氧化物)，及/或利用結合臭氧的紫外線(UV)，及/或氧化該表面(例如，使用熱氧化)，接著移除氧化物(例如，使用氫氟酸(HF))來進行。
接著，基板被選擇性地處理以形成量子電路部件302、控制邏輯304，以及無線通訊裝置306中的所有三個。由於一些製造程序可以適用於製造這三個部件/裝置中之一者而不適用於其它的，方法1000可繼續以確定特定製造程序是否適用於量子電路部件302、控制邏輯304，以及無線通訊裝置306中的所有三個或僅三個中的子集(圖17的程序1004)。在每個給定的製造階段，這可以反覆進行。
特定的製造程序可以包含任何用於製造量子電路部件302、控制邏輯304，以及無線通訊裝置306之部 分的已知技術。如本領域中已知的，在某些階段中，製造程序可以包含圖案化，接著蝕刻。例如，如分別用於形成量子電路部件302、控制邏輯304，以及無線通訊裝置306之領域中已知的，圖案化可以包含使用微影技術來圖案化，而蝕刻可以包含利用取決於包含在組件300中的材料選擇的適當化學品的乾式和濕式蝕刻的任何組合。在其它階段中，如本領域中已知的，製造程序可以包含使用例如原子層沉積(ALD)、物理氣相沉積(PVD)(例如，蒸發式沉積、磁控濺射或電子束沉積)、化學氣相沉積(CVD)或電鍍來沉積導電/超導材料。在另一些階段中，如本領域中已知的，製造程序可以包含將組件平坦化，例如使用化學機械研磨(CMP)技術。
在一些實施例中，在方法1000中使用的製造程序可使用標準互補金屬氧化物半導體(CMOS)或Bi-CMOS(即結合CMOS與雙極性接面電晶體之技術)製程，其可能用額外的客制化製造步驟。
如果在1004中確定特定的製造程序係適用於量子電路部件302、控制邏輯304，以及無線通訊裝置306中的所有三個，則該製造程序係針對基板上整個結構來進行(圖17的程序1006)。在那時候，如果該結構的一或多個部分被掩蔽，例如，由於掩蔽先前製造程序的那些部分，則在1006處，在施加製造程序之前，掩模可以從這些部分移除。
另一方面，如果在1004處確定特定製造程序 只適用於量子電路部件302、控制邏輯304，以及無線通訊裝置306中的一或兩個，則製造程序不適用的基板的一或多個部分被掩蔽以供處理(圖17的程序1008)，且製造程序接著進行(圖17的程序1010)。由於掩蔽，製造程序僅用於製造程序適用的基板的部分來進行。
可能並不適用於量子電路部件302、控制邏輯304，以及無線通訊裝置306中的所有三個的製造程序的一個範例是沉積特別適合於形成用於製造這些部件中的某些之基礎的材料。例如，氮化鎵(GaN)被認為是用於形成射頻裝置的一種有利的材料，因此，在晶圓上具有GaN區域將設置用於製造無線通訊裝置306的最佳起點。然而，用於容納量子電路的基板通常不是由氮化鎵製成。因此，在無線通訊裝置306稍後將形成的晶圓的某些部分中沉積一層GaN是並不適用於製造量子電路部件302和控制邏輯304的製造程序的一個範例。因此，量子電路部件302和控制邏輯304之後將形成的部分可以在例如沉積期間被掩蔽。
可以適用於一個部分但不適用於另一部分的製造程序的另一個範例包含將第二金屬閘整合在量子點式量子位元(如製造量子電路部件302的一部分)，而不是僅在晶片的控制邏輯部分中使用一種金屬閘(如製造控制邏輯304的一部分)。又另一個範例包含只在量子位元區域中整合特殊材料，例如基於設計來提供鈷給量子點中的微型磁體或在量子電路中的超導諧振器和波導沉積超導材 料。其它範例包含在由不是一般(Bi)CMOS製程的一部分的特定堆疊的材料組成的約瑟夫遜接面中形成隧道接面、選擇性地在量子位元陣列中，但不在晶片的控制邏輯區等中植入摻雜物。
在一些實施例中，針對使用氧化物或氮化物的特定製造程序的應用，基板的一部分可以被掩蔽。例如，這可以藉由設置橫跨整個晶圓的氧化物或氮化物的層，接著使用本領域中已知的微影來圖案化，並且在某些區域(即，在不需要掩蔽的區域)將它蝕刻掉來進行。
圖17中所示的程序1004至1010可以被迭代地執行，直到量子電路部件302、控制邏輯304，以及無線通訊裝置306被設置在單一基板上。在量子電路部件302、控制邏輯304，以及無線通訊裝置306已被製造在基板上之後，無論什麼掩模可能仍然剩餘，接著可以被移除。在一些實施例中，如本領域中已知的，如在程序1008中沉積的掩模可以使用濕式蝕刻被移除(例如，使用氫氟酸或次磷酸鹽離子作為蝕刻劑)或乾式蝕刻(例如，使用四氟甲烷作為蝕刻劑)。
轉到圖18的方法1020，該方法可以開始於設置量子電路組件300將被設置在其上的基板(圖18的程序1022)。關於上面參照圖17的程序1002設置的基板，以及其清潔在這適用，因此，為了簡潔起見，不重複說明。
接著，方法1020可以繼續在基板上設置無線通訊裝置306(圖18的程序1024)。程序1024可包含沉積 適合於在基板上形成這樣的裝置的材料，例如，沉積具有相對高的帶隙和高載子遷移率的GaN或另一種材料、研磨所沉積的材料(例如，使用CMP)，接著將該材料圖案化，以形成無線通訊裝置306的部件，諸如，例如，放大器、RF接收器、RF發射器等。
在一些實施例中，程序1024還可包含在基板上設置無線通訊裝置306之前，將在量子電路部件302和控制邏輯304稍後將要形成於其上的基板的部分掩蔽。如此，在製造量子電路部件302和控制邏輯304之前，執行用於形成無線通訊裝置306的製造步驟的結果稍後將不必從基板被移除。將在量子電路部件302和控制邏輯304稍後將要形成於其上的基板的部分掩蔽可以藉由例如如上所述的沉積氧化物或氮化物來執行。
一旦無線通訊裝置306形成在基板上，基板具有通訊裝置的部分被掩蔽(圖18的程序1026)。掩蔽可以藉由如上所述的沉積氧化物或氮化物來執行。
在程序1024也包含將在量子電路部件302和控制邏輯304稍後將要形成於其上的基板的部分掩蔽的實施例中，程序1026可進一步包含移除這些掩模，使得量子電路部件302和控制邏輯304可以從程序1028開始被設置在基板上。
接著，基板的其餘部分被選擇性地處理以形成量子電路部件302和控制邏輯304。再次，由於一些製造程序可以適用於製造這兩個部件/裝置中之一者而不適用 於製造另一者。方法1020可繼續進行以確定特定製造程序是否適用於量子電路部件302和控制邏輯304兩者或僅一者(圖18的程序1028)。這可以在每個給定的製造階段被迭代地執行。圖18的程序1028類似於圖17的程序1004，不同之處在於現在選擇限於量子電路部件302、控制邏輯304，以及無線通訊裝置306三者中的兩個。類似地，圖18中所示的隨後的程序1030、1032，以及1034類似於圖17中所示的程序1006、1008，以及1010，不同之處在於它們不是只適用於量子電路部件302和控制邏輯304。為了簡明起見，這些程序的描述不再這裡重複。
轉到圖19的方法1040，該方法可以開始於設置量子電路組件300將被設置在其上的基板(圖19的程序1042)。關於上面參照圖17的程序1002設置的基板，以及其清潔在這適用，因此，為了簡潔起見，不重複說明。
接著，方法1040可以繼續在基板上設置無線通訊裝置306(圖19的程序1044)，隨後掩蔽該基板具有該通訊裝置的部分(圖14的程序1046)。圖19的程序1044和1046分別類似於圖18的程序1024和1026，因此，為了簡潔起見，不重複這些程序的詳細描述。
在一些實施例中，圖19中所示的程序1044還可以包含在基板上設置無線通訊裝置306之前，使用如上所述的掩蔽將在量子電路部件302和控制邏輯304稍後將要形成於其上的基板的部分掩蔽。在這樣的實施例中，程序1046可進一步包含移除用於控制邏輯304將要形成的部分 的掩模，使得控制邏輯304可以從程序1048開始被設置在基板上。用於量子電路部件302將要形成的部分的掩模可保留在整個程序1048和1050中。
接著，方法1040可以繼續設置基板上的控制邏輯304(圖19的程序1048)。一旦控制邏輯304被形成在基板上，如上述的藉由例如沉積氧化物或氮化物，基板具有控制邏輯304的部分被掩蔽(圖19的程序1050)。
最後，量子電路部件302可以設置在基板上(圖19的程序1052)。最後設置量子電路部件302可以有助於量子位元的去相干挑戰，因為一旦量子位元開始形成在基板上，沒有其它製造步驟不直接關於將被實現在基板上的量子位元的製造，其中其它製造步驟可能對於這樣的量子位元的穩定性有負面後果。
方法1040可以結束於移除所有的掩模(圖19的程序1054)，例如使用如上所述的掩模移除處理。
範例性量子計算裝置
在各種實施例中，如本文所述的包含在單一晶粒上整合有其控制邏輯與無線通訊裝置的量子電路部件之量子電路組件可被用於實現與量子積體電路(IC)相關的部件。這樣的部件可以包含那些被安裝在或嵌入量子IC，或那些連接到量子IC的部件。量子IC可以是類比或數位，並且可以用於量子系統內或與相關的許多應用，例如，量子處理器、量子放大器、量子感測器等，其取決於 與積體電路相關的部件。可以採用積體電路作為晶片組的一部分以用於執行量子系統中的一或多個相關功能。
圖20根據本發明的一些實施例提供可包含整合有如本文所述的任何量子電路部件的晶載控制邏輯和晶載無線通訊裝置的範例性量子計算裝置2000的示意圖。
多個部件在圖20中顯示作為包含在量子計算裝置2000中，但是這些元件中的任何一或多個可以被省略或複製，以適用於該應用程式。在一些實施例中，包含在量子計算裝置2000中的一些或所有的部件可以被附接到一或多個印刷電路板(例如，主機板)。在一些實施例中，這些部件中的各個可以被製造到單一系統單晶片(SoC)晶粒上。此外，在各種實施例中，量子計算裝置2000可以不包含在圖20中顯示的一或多個部件，但量子計算裝置2000可以包含用於耦接一或多個部件的介面電路。例如，量子計算裝置2000可以不包含顯示裝置2006，但是可以包含顯示裝置2006可耦接的顯示裝置介面電路(例如，連接器和驅動器電路)。在另一組範例中，量子計算裝置2000可以不包含音頻輸入裝置2018或音頻輸出裝置2008，但是可以包含音頻輸入裝置2018或音頻輸出裝置2008可耦接的音頻輸入或輸出裝置介面電路(例如，連接器和支援電路)。
量子計算裝置2000可以包含處理裝置2002(例如，一或多個處理裝置)。如本文所使用的，用語「處理裝置」或「處理器」可以指處理來自暫存器及/或 記憶體的電子資料以將該電子資料轉換成可儲存在暫存器及/或記憶體的其它電子資料的任何裝置或裝置的一部分。處理裝置2002可包含量子處理裝置2026(例如，一或多個量子處理裝置)，以及非量子處理裝置2028(例如，一或多個非量子處理裝置)。量子處理裝置2026可以包含本文所揭露的一或多個量子電路部件，並且可以藉由對那些在被生成在量子電路中的量子位元執行操作來執行資料處理，並監測這些操作的結果。例如，如上面所討論的，不同的量子位元可以被能夠使進行互動，不同的量子位元的量子狀態可以被設置或改變，並且量子位元的量子狀態可以被讀取(例如，藉由通過耦接諧振器或外部地通過讀出諧振器的另一個量子位元)。量子處理裝置2026可以是通用量子處理器，或配置以運行一或多個特定的量子演算法的專用量子處理器。在一些實施例中，量子處理裝置2026可以執行特別適合用於量子電腦的演算法，諸如利用質因數分解的加密演算法、加密/解密、用來最佳化化學反應的演算法、用來建模蛋白質折疊的演算法等。量子處理裝置2026還可以包含支援電路以支援量子處理裝置2026的處理能力，如輸入/輸出通道、多工器、訊號混合器、量子放大器和類比-數位轉換器。
如上所述，處理裝置2002可包含非量子處理裝置2028。在一些實施例中，非量子處理裝置2028可以包含(或者被包含於)本文揭露的晶載控制邏輯，例如如本文所述配置以控制量子處理裝置2026的操作之晶載控制邏 輯304。在一些實施例中，非量子處理裝置2028可提供周邊邏輯來支援量子處理裝置2026的操作。例如，非量子處理裝置2028可控制讀取操作的執行、控制寫入操作的執行、控制量子位元的清理等。非量子處理裝置2028還可以執行傳統的計算功能來補充由量子處理裝置2026所提供的計算功能。例如，非量子處理裝置2028可以用傳統的方式來與量子計算裝置2000的一或多個其它部件介接(例如，如下所述的通訊裝置2012、如下所述的顯示裝置2006)，並且可以充當量子處理裝置2026和傳統部件之間的介面。非量子處理裝置2028可包含一或多個數位訊號處理器(DSP)、特殊應用積體電路(ASIC)、中央處理單元(CPU)、圖形處理單元(GPU)、加密處理器(執行硬體內的加密演算法的專用處理器)、伺務器處理器，或任何其它合適的處理裝置。
量子計算裝置2000可包含記憶體2004，其本身可以包含一或多個記憶體裝置，諸如揮發性記憶體(例如，動態隨機存取記憶體(DRAM))、非揮發性記憶體(例如，唯讀記憶體(ROM))、快閃記憶體、固態記憶體及/或硬碟。在一些實施例中，量子處理裝置2026中的量子位元狀態可以被讀取並儲存在記憶體2004中。在一些實施例中，記憶體2004可以包含與非量子處理裝置2028共享晶粒的記憶體。該記憶體可被用作快取記憶體，並且可以包含嵌入式動態隨機存取記憶體(eDRAM)或自旋轉移力矩磁性隨機存取記憶體(STT-MRAM)。
量子計算裝置2000可包含冷卻設備2024。冷卻設備2024在用以減少量子處理裝置2026中的散射效應之操作期間可以將量子處理裝置2026保持在預定的低溫。該預定的低溫可根據設置而變化；在一些實施例中，溫度可以是5度凱氏溫度或更小。在一些實施例中，非量子處理裝置2028(和量子計算裝置2000的各種其它部件)可以不被冷卻設備2024冷卻，而是可以在室溫下進行操作。例如，冷卻設備2024可以是稀釋冷凍機、氦-3冷凍機，或液氦冷凍機。
在一些實施例中，量子計算裝置2000可以包含通訊裝置2012(例如，一或多個通訊裝置)。例如，通訊裝置2012可被配置用於管理無線及/或有線通訊以供資料的傳送往來量子計算裝置2000。在一些實施例中，如本文所述，通訊裝置2012可包含(或被包含在)本文所揭露的晶載無線通訊裝置(例如，晶載無線通訊裝置306)，其配置以管理用於藉由晶載控制邏輯來轉移資料往來量子電路部件的無線通訊。
量子計算裝置2000可以包含電池/電源電路2014。電池/電源電路2014可以包含一或多個能量儲存裝置(例如，電池或電容器)及/或用於將量子計算裝置2000的部件耦接到獨立於量子計算裝置2000的能量源(例如，AC線電源)之電路。
量子計算裝置2000可以包含顯示裝置2006(或如上文所討論的對應的介面電路)。顯示裝置2006可 以包含任何視覺指示器，諸如，例如，頭戴顯示器、電腦監視器、投影機、觸控螢幕顯示器、液晶顯示器(LCD)、發光二極體顯示器，或平板顯示器。
量子計算裝置2000可包含音頻輸出裝置2008(或如上面所討論的對應的介面電路)。音頻輸出裝置2008可以包含產生可聽指示器，諸如，例如揚聲器、耳機，或耳塞式耳機之任何裝置。
量子計算裝置2000可以包含音頻輸入裝置2018(或如上面所討論的對應的介面電路)。音頻輸入裝置2018可以包含產生代表聲音的訊號的任何裝置，如麥克風、麥克風陣列，或數位儀表(例如，具有樂器數位介面(MIDI)輸出之儀器)。
量子計算裝置2000可以包含全球定位系統(GPS)裝置2016(或如上面所討論的對應的介面電路)。GPS裝置2016可以與衛星式系統進行通訊，並且可以接收如本領域中已知的量子計算裝置2000之位置。
量子計算裝置2000可以包含其它輸出裝置2010(或如上面所討論的對應的介面電路)。其它輸出裝置2010的範例可包含音頻編解碼器、視頻編解碼器、印表機、用於向其它裝置提供資訊的有線或無線發射器，或額外的儲存裝置。
量子計算裝置2000可以包含其它輸入裝置2020(或如上面所討論的對應的介面電路)。其它輸入裝置2020的範例可以包含加速計、陀螺儀、羅盤、影像擷取 裝置、鍵盤、游標控制裝置，諸如滑鼠、觸控筆、觸控板、條碼閱讀器、快速響應(QR)碼閱讀器、任何感測器，或者射頻識別(RFID)閱讀器。
量子計算裝置2000(或其部件的子集)可以具有任何適當的構成因素，如手持式或行動計算裝置(例如，蜂巢式電話、智慧手機、行動網際網路裝置、音樂播放器、平板電腦、膝上型電腦、小筆電電腦、超輕薄筆記型電腦、個人數位助理(PDA)、超行動個人電腦等)、桌上型計算裝置、伺服器或其它聯網計算部件、印表機、掃描儀、監視器、機上盒、娛樂控制單元、車輛控制單元、數位相機、數位視頻記錄器，或可配戴計算裝置。
所選範例
現在描述根據本發明的各種實施例一些範例。
範例1提供了一種量子電路組件，包含量子電路部件，該量子電路部件包含複數個量子位元；控制邏輯，耦接到該量子電路部件且配置以控制該量子電路部件的操作；以及無線通訊裝置，通訊地連接到該控制邏輯且配置以致使該控制邏輯來無線地接收及/或發送資料，其中該量子電路部件、該控制邏輯，以及該無線通訊裝置係設置在單一晶粒上。
範例2提供了如範例1的量子電路組件，其中該複數個量子位元包含量子點量子位元，該量子電路部件 還包含一或多個柱塞閘，該無線通訊裝置係配置以接收和提供將被施加到該一或多個柱塞閘的柱塞電壓給所述控制邏輯值，以及該控制邏輯係配置以將從該無線通訊裝置所接收的所述柱塞電壓施加到該一或多個柱塞閘以控制該複數個量子位元中的量子點的形成。
範例3提供了如範例2的量子電路組件，其中該複數個量子位元包含量子點量子位元，該量子電路部件還包含一或多個勢壘閘，該無線通訊裝置係配置以接收和提供將被施加到該一或多個勢壘閘的勢壘電壓給所述控制邏輯值，以及該控制邏輯係配置以將從該無線通訊裝置所接收的所述勢壘電壓施加到該一或多個勢壘閘以控制兩個相鄰的柱塞閘之間或柱塞閘與相鄰的累積閘之間的位勢疊。
範例4提供了如範例3的量子電路組件，其中該控制邏輯係配置以使用所述柱塞電壓和所述勢壘電壓來將該量子電路部件初始化。例如，控制邏輯可以藉由設置施加到一或多個柱塞閘的電壓及/或藉由設置施加到一或多個勢壘閘的電壓來初始化該量子電路部件，以確保最初沒有電荷載子存在於在一或多個柱塞閘下形成的量子點，接著，以確保預定數量的載子載入到每個量子點。
範例5提供了如範例1的量子電路組件，其中該複數個量子位元包含量子點量子位元，該量子電路部件還包含一或多個累積閘，該無線通訊裝置係配置以接收和提供將被施加到該一或多個累積閘的累積電壓給所述控制 邏輯值，以及該控制邏輯係配置以將從該無線通訊裝置所接收的所述累積電壓施加到該一或多個累積閘，以控制在量子點形成的區域與電荷載子儲層之間的區域中的一些電荷載子。
範例6提供了如範例1的量子電路組件，其中該複數個量子位元包含量子點量子位元，該量子電路部件還包含複數個閘，其包含一或多個柱塞閘、一或多個勢壘閘，及/或一或多個累積閘，該無線通訊裝置係配置以接收和提供將被施加到該複數個閘的電壓給所述控制邏輯值，以及該控制邏輯係配置以控制施加從該無線通訊裝置所接收的所述電壓到該複數個閘。
範例7提供了如範例1的量子電路組件，還包含磁場產生器，其中該複數個量子位元包含量子點量子位元，該控制邏輯係配置以藉由控制由該磁場產生器產生的磁場來控制在該複數個量子位元中的量子點中的電荷載子的自旋。
範例8提供了如範例7的量子電路組件，其中該磁場產生器包含微波傳輸線或具有一或多個脈衝閘的磁體。
範例9提供了如範例1的量子電路組件，其中該複數個量子位元包含量子點量子位元，該量子電路部件還包含複數個閘，其包含一或多個柱塞閘、一或多個勢壘閘，及/或一或多個累積閘，該控制邏輯係配置以確定用於形成不同的量子點的閘極電壓中的變化，以及該無線通 訊裝置係配置以傳送由該控制邏輯確定的用於形成不同的量子點的閘極電壓中的所述變化。
範例10提供了如範例9的量子電路組件，其中控制邏輯係配置以定性每個量子點的形成，及以確定基於該定性之結果的所述變化。
範例11提供了如範例1的量子電路組件，其中該複數個量子位元包含超導量子位元，該量子電路部件還包含用於該複數個量子位元的一或多個通量偏置線，該無線通訊裝置係配置以接收和提供將在該一或多個通量偏置線中提供的電流給該控制邏輯值，以及該控制邏輯係配置以根據從該無線通訊裝置所接收的所述值將該電流施加到該一或多個通量偏置線。
範例12提供了如範例1的量子電路組件，其中該複數個量子位元包含超導量子位元，該量子電路部件還包含用於該複數個量子位元的一或多個微波線，該控制邏輯係配置以檢測在該一或多個微波線中的電流，並基於所檢測到的電流來控制該量子電路部件的該操作；以及該無線通訊裝置係配置以發送由在該一或多個微波線中的該控制邏輯所檢測的電流。
範例13提供了如範例12的量子電路組件，其中該控制邏輯還配置以控制在該一或多個微波線中的該電流。
範例14提供了如範例13的量子電路組件，其中該控制邏輯係配置以在該一或多個微波線的操作於控制 該一或多個微波線中的該電流以控制該複數個量子位元的狀態以及檢測該一或多個微波線中的該電流以檢測該複數個量子位元的所述狀態之間切換。
範例15提供了如範例1的量子電路組件，其中該複數個量子位元包含超導量子位元，該量子電路部件還包含用於該複數個量子位元的一或多個驅動線，該無線通訊裝置係配置以接收和提供將在該一或多個驅動線中提供的電流給所述控制邏輯值，以及該控制邏輯係配置以根據從該無線通訊裝置所接收的所述值將該電流施加到該一或多個驅動線。
範例16提供了如範例15的量子電路組件，其中該控制邏輯係配置以藉由確保在該複數個量子位元的頻率該電流的一或多個脈衝的規定來控制在該一或多個驅動線中的該電流。
範例17提供了如範例16的量子電路組件，其中該控制邏輯係配置以控制該一或多個脈衝的持續時間。
範例18提供了一種量子計算裝置，包含量子電路組件，包含量子電路部件，該量子電路部件包含複數個量子位元、控制邏輯係配置以控制該量子電路部件的操作，以及無線通訊裝置，通訊地連接到該控制邏輯且配置以致使該控制邏輯來無線地接收及/或發送資料。該量子電路部件、該控制邏輯，以及該無線通訊裝置係設置在單一晶粒上。該量子計算裝置還包含記憶體裝置，配置以儲存生成及/或在該量子電路部件的該操作期間由該控制邏 輯使用的資料。
範例19提供了如範例18的量子計算裝置，還包含配置以保持該量子電路組件的溫度低於5度凱氏溫度的冷卻設備。
範例20提供了如範例18或19的量子計算裝置，其中該記憶體裝置係配置以儲存用於將由該控制邏輯執行的量子計算演算法的指令。
範例21提供了一種用於形成量子電路組件的方法。該方法包含在控制邏輯將要形成於其上的基板的一或多個部分上提供第一掩模；在包含複數個量子位元的量子電路部件將要形成於其上的基板的一或多個部分上提供第二掩模；利用該第一掩模和該第二掩模，在該基板上執行一或多個第一製造程序，該一或多個第一製造程序在無線通訊裝置將要形成於其上的該基板的一或多個部分上形成該無線通訊裝置的至少一部分；移除該第一掩模；以及在該基板上執行一或多個第二製造程序，該一或多個第二製造程序形成該基板上的該控制邏輯的至少一部分。
範例22提供了如範例21的方法，還包含在該無線通訊裝置將要形成於其上的該基板的該一或多個部分上提供第三掩模，其中該一或多個第二製造程序係利用該第三掩模在該基板上執行。
範例23提供了如範例21的方法，其中該第一掩模和該第二掩模中之各者包含氧化物或氮化物材料的層。
範例24提供了如範例21的方法，還包含移除該第二掩模；以及在該基板上執行一或多個第三製造程序，該一或多個第三製造程序形成在該基板上的該量子電路部件的至少一部分上。
範例25提供了範例21至24中任一者的方法，還包含切割該基板以形成包含該量子電路部件、該控制邏輯，以及該無線通訊裝置的晶粒。
上述本發明的圖示實現的說明，包括在摘要中所描述的，並非意在窮舉或限制本發明為所揭露的精確形式。雖然在本文中描述內容的具體實現和實例用於說明性目的，那些相關領域技術人員將理解各種等同修改是可能在本發明的範圍之內。
可以根據上面的詳細說明來對於本發明做出這些修飾。在下面的申請專利範圍中使用的用語不應當被解釋為限制本發明在說明書和申請專利範圍中揭露的具體實現。相對的，根據申請專利範圍詮釋的既定原則解釋，本發明的範圍完全由下面的申請專利範圍來確定。

Claims (25)

  1. 一種量子電路組件，包含：量子電路部件，該量子電路部件包含複數個量子位元；控制邏輯，耦接到該量子電路部件且配置以控制該量子電路部件的操作；以及無線通訊裝置，通訊地連接到該控制邏輯且配置以致使該控制邏輯來無線地接收及/或發送資料，其中該量子電路部件、該控制邏輯，以及該無線通訊裝置係設置在單一晶粒上。
  2. 如申請專利範圍第1項的量子電路組件，其中：該複數個量子位元包含量子點量子位元，該量子電路部件還包含一或多個柱塞閘，該無線通訊裝置係配置以接收和提供將被施加到該一或多個柱塞閘的柱塞電壓給該控制邏輯值，以及該控制邏輯係配置以將從該無線通訊裝置所接收的該柱塞電壓施加到該一或多個柱塞閘以控制該複數個量子位元中的量子點的形成。
  3. 如申請專利範圍第2項的量子電路組件，其中：該複數個量子位元包含量子點量子位元，該量子電路部件還包含一或多個勢壘閘， 該無線通訊裝置係配置以接收和提供將被施加到該一或多個勢壘閘的勢壘電壓給該控制邏輯值，以及該控制邏輯係配置以將從該無線通訊裝置所接收的該勢壘電壓施加到該一或多個勢壘閘以控制兩個相鄰的柱塞閘之間或柱塞閘與相鄰的累積閘之間的位勢壘。
  4. 如申請專利範圍第3項的量子電路組件，其中該控制邏輯係配置以使用該柱塞電壓和該勢壘電壓來將該量子電路部件初始化。
  5. 如申請專利範圍第1項的量子電路組件，其中：該複數個量子位元包含量子點量子位元，該量子電路部件還包含一或多個累積閘，該無線通訊裝置係配置以接收和提供將被施加到該一或多個累積閘的累積電壓給該控制邏輯值，以及該控制邏輯係配置以將從該無線通訊裝置所接收的該累積電壓施加到該一或多個累積閘，以控制在量子點形成的區域與電荷載子儲層之間的區域中的一些電荷載子。
  6. 如申請專利範圍第1項的量子電路組件，其中：該複數個量子位元包含量子點量子位元，該量子電路部件還包含複數個閘，其包含一或多個柱塞閘、一或多個勢壘閘，及/或一或多個累積閘，該無線通訊裝置係配置以接收和提供將被施加到該複 數個閘的電壓給該控制邏輯值，以及該控制邏輯係配置以控制施加從該無線通訊裝置所接收的該電壓到該複數個閘。
  7. 如申請專利範圍第1項的量子電路組件，還包含磁場產生器，其中：該複數個量子位元包含量子點量子位元，該控制邏輯係配置以藉由控制由該磁場產生器產生的磁場來控制在該複數個量子位元中的量子點中的電荷載子的自旋。
  8. 如申請專利範圍第7項的量子電路組件，其中該磁場產生器包含微波傳輸線或具有一或多個脈衝閘的磁體。
  9. 如申請專利範圍第1項的量子電路組件，其中：該複數個量子位元包含量子點量子位元，該量子電路部件還包含複數個閘，其包含一或多個柱塞閘、一或多個勢壘閘，及/或一或多個累積閘，該控制邏輯係配置以確定用於形成不同的量子點的閘極電壓中的變化，以及該無線通訊裝置係配置以傳送由該控制邏輯確定的用於形成不同的量子點的閘極電壓中的該變化。
  10. 如申請專利範圍第9項的量子電路組件，其中該控制 邏輯係配置以定性每個量子點的形成，及以確定基於該定性之結果的該變化。
  11. 如申請專利範圍第1項的量子電路組件，其中：該複數個量子位元包含超導量子位元，該量子電路部件還包含用於該複數個量子位元的一或多個通量偏置線，該無線通訊裝置係配置以接收和提供將在該一或多個通量偏置線中提供的電流給該控制邏輯值，以及該控制邏輯係配置以根據從該無線通訊裝置所接收的該值將該電流施加到該一或多個通量偏置線。
  12. 如申請專利範圍第1項的量子電路組件，其中：該複數個量子位元包含超導量子位元，該量子電路部件還包含用於該複數個量子位元的一或多個微波線，該控制邏輯係配置以檢測在該一或多個微波線中的電流，並基於所檢測到的電流來控制該量子電路部件的該操作；以及該無線通訊裝置係配置以發送由在該一或多個微波線中的該控制邏輯所檢測的電流。
  13. 如申請專利範圍第12項的量子電路組件，其中該控制邏輯還配置以控制在該一或多個微波線中的該電流。
  14. 如申請專利範圍第13項的量子電路組件，其中該控制邏輯係配置以在該一或多個微波線的操作於控制該一或多個微波線中的該電流以控制該複數個量子位元的狀態以及檢測該一或多個微波線中的該電流以檢測該複數個量子位元的該狀態之間切換。
  15. 如申請專利範圍第1項的量子電路組件，其中：該複數個量子位元包含超導量子位元，該量子電路部件還包含用於該複數個量子位元的一或多個驅動線，該無線通訊裝置係配置以接收和提供將在該一或多個驅動線中提供的電流給所述控制邏輯值，以及該控制邏輯係配置以根據從該無線通訊裝置所接收的該值將該電流施加到該一或多個驅動線。
  16. 如申請專利範圍第15項的量子電路組件，其中該控制邏輯係配置以藉由確保在該複數個量子位元的頻率該電流的一或多個脈衝的規定來控制在該一或多個驅動線中的該電流。
  17. 如申請專利範圍第16項的量子電路組件，其中該控制邏輯係配置以控制該一或多個脈衝的持續時間。
  18. 一種量子計算裝置，包含：量子電路組件，包含量子電路部件，該量子電路部件包含複數個量子位元、控制邏輯係配置以控制該量子電路部件的操作，以及無線通訊裝置，通訊地連接到該控制邏輯且配置以致使該控制邏輯來無線地接收及/或發送資料，其中該量子電路部件、該控制邏輯，以及該無線通訊裝置係設置在單一晶粒上；以及記憶體裝置，配置以儲存生成及/或在該量子電路部件的該操作期間由該控制邏輯使用的資料。
  19. 如申請專利範圍第18項的量子計算裝置，還包含配置以保持該量子電路組件的溫度低於5度凱氏溫度的冷卻設備。
  20. 如申請專利範圍第18項的量子計算裝置，其中該記憶體裝置係配置以儲存用於將由該控制邏輯執行的量子計算演算法的指令。
  21. 一種用於形成量子電路組件的方法，該方法包含：在控制邏輯將要形成於其上的基板的一或多個部分上提供第一掩模；在包含複數個量子位元的量子電路部件將要形成於其上的基板的一或多個部分上提供第二掩模；利用該第一掩模和該第二掩模，在該基板上執行一或 多個第一製造程序，該一或多個第一製造程序在無線通訊裝置將要形成於其上的該基板的一或多個部分上形成該無線通訊裝置的至少一部分；移除該第一掩模；以及在該基板上執行一或多個第二製造程序，該一或多個第二製造程序形成該基板上的該控制邏輯的至少一部分。
  22. 如申請專利範圍第21項的方法，還包含在該無線通訊裝置將要形成於其上的該基板的該一或多個部分上提供第三掩模，其中該一或多個第二製造程序係利用該第三掩模在該基板上執行。
  23. 如申請專利範圍第21項的方法，其中該第一掩模和該第二掩模中之各者包含氧化物或氮化物材料的層。
  24. 如申請專利範圍第21項的方法，還包含：移除該第二掩模；以及在該基板上執行一或多個第三製造程序，該一或多個第三製造程序形成在該基板上的該量子電路部件的至少一部分上。
  25. 如申請專利範圍第21項的方法，還包含切割該基板以形成包含該量子電路部件、該控制邏輯，以及該無線通訊裝置的晶粒。
TW106126780A 2016-09-29 2017-08-08 量子電路組件、量子計算裝置及用於形成量子電路組件的方法 TWI767926B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/US2016/054295 WO2018063205A1 (en) 2016-09-29 2016-09-29 On-chip wireless communication devices for qubits
WOPCT/US16/54295 2016-09-29
??PCT/US16/54295 2016-09-29

Publications (2)

Publication Number Publication Date
TW201814902A true TW201814902A (zh) 2018-04-16
TWI767926B TWI767926B (zh) 2022-06-21

Family

ID=61759981

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106126780A TWI767926B (zh) 2016-09-29 2017-08-08 量子電路組件、量子計算裝置及用於形成量子電路組件的方法

Country Status (2)

Country Link
TW (1) TWI767926B (zh)
WO (1) WO2018063205A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI803737B (zh) * 2019-08-09 2023-06-01 國立研究開發法人科學技術振興機構 量子閘裝置及積體量子電路

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3520143A4 (en) 2016-09-30 2020-06-17 INTEL Corporation ARRANGEMENTS OF SINGLE ELECTRON TRANSISTORS (ASSEMBLIES) AND QUANTUM BIT DETECTORS BASED ON AN ASSEMBLY
US11276756B2 (en) 2016-09-30 2022-03-15 Intel Corporation Quantum dot devices with single electron transistor detectors
US11063040B2 (en) 2016-11-03 2021-07-13 Intel Corporation Quantum dot devices
WO2018125026A1 (en) 2016-12-27 2018-07-05 Intel Corporation Superconducting qubit device packages
US11063138B2 (en) 2017-06-24 2021-07-13 Intel Corporation Quantum dot devices
US11322591B2 (en) 2017-06-24 2022-05-03 Intel Corporation Quantum dot devices
US11038021B2 (en) 2017-06-24 2021-06-15 Intel Corporation Quantum dot devices
WO2019066840A1 (en) 2017-09-28 2019-04-04 Intel Corporation QUANTUM WELL STACK STRUCTURES FOR QUANTUM POINT DEVICES
US11557630B2 (en) 2017-09-28 2023-01-17 Intel Corporation Quantum dot devices with selectors
CN111108604A (zh) 2017-12-17 2020-05-05 英特尔公司 量子点器件的量子阱堆叠
US11494682B2 (en) 2017-12-29 2022-11-08 Intel Corporation Quantum computing assemblies
WO2019135769A1 (en) 2018-01-08 2019-07-11 Intel Corporation Differentially strained quantum dot devices
US10847705B2 (en) 2018-02-15 2020-11-24 Intel Corporation Reducing crosstalk from flux bias lines in qubit devices
US11177912B2 (en) 2018-03-06 2021-11-16 Intel Corporation Quantum circuit assemblies with on-chip demultiplexers
US11355623B2 (en) 2018-03-19 2022-06-07 Intel Corporation Wafer-scale integration of dopant atoms for donor- or acceptor-based spin qubits
US11183564B2 (en) 2018-06-21 2021-11-23 Intel Corporation Quantum dot devices with strain control
US11417765B2 (en) 2018-06-25 2022-08-16 Intel Corporation Quantum dot devices with fine-pitched gates
US11335778B2 (en) 2018-06-26 2022-05-17 Intel Corporation Quantum dot devices with overlapping gates
US10910488B2 (en) 2018-06-26 2021-02-02 Intel Corporation Quantum dot devices with fins and partially wrapped gates
US10879446B2 (en) 2018-08-14 2020-12-29 Intel Corporation Vertical flux bias lines coupled to vertical squid loops in superconducting qubits
US11424324B2 (en) 2018-09-27 2022-08-23 Intel Corporation Multi-spacers for quantum dot device gates
US11450765B2 (en) 2018-09-27 2022-09-20 Intel Corporation Quantum dot devices with diodes for electrostatic discharge protection
US11616126B2 (en) 2018-09-27 2023-03-28 Intel Corporation Quantum dot devices with passive barrier elements in a quantum well stack between metal gates
US11749721B2 (en) 2018-09-28 2023-09-05 Intel Corporation Gate walls for quantum dot devices
US11658212B2 (en) 2019-02-13 2023-05-23 Intel Corporation Quantum dot devices with conductive liners
US11699747B2 (en) 2019-03-26 2023-07-11 Intel Corporation Quantum dot devices with multiple layers of gate metal
US11682701B2 (en) 2019-03-27 2023-06-20 Intel Corporation Quantum dot devices
US11011693B2 (en) 2019-06-24 2021-05-18 Intel Corporation Integrated quantum circuit assemblies for cooling apparatus
US11957066B2 (en) 2019-09-04 2024-04-09 Intel Corporation Stackable in-line filter modules for quantum computing
US11387324B1 (en) 2019-12-12 2022-07-12 Intel Corporation Connectivity in quantum dot devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AUPO926897A0 (en) * 1997-09-17 1997-10-09 Unisearch Limited Quantum computer
US6597010B2 (en) * 2001-03-09 2003-07-22 Wisconsin Alumni Research Foundation Solid-state quantum dot devices and quantum computing using nanostructured logic gates
US7321884B2 (en) * 2004-02-23 2008-01-22 International Business Machines Corporation Method and structure to isolate a qubit from the environment
US20050250651A1 (en) * 2004-03-29 2005-11-10 Amin Mohammad H S Adiabatic quantum computation with superconducting qubits
US7533068B2 (en) * 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
US9183508B2 (en) * 2013-08-07 2015-11-10 D-Wave Systems Inc. Systems and devices for quantum processor architectures
US9471279B2 (en) * 2014-01-14 2016-10-18 The Regents Of The University Of Michigan Random number generation using untrusted quantum devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI803737B (zh) * 2019-08-09 2023-06-01 國立研究開發法人科學技術振興機構 量子閘裝置及積體量子電路

Also Published As

Publication number Publication date
TWI767926B (zh) 2022-06-21
WO2018063205A1 (en) 2018-04-05

Similar Documents

Publication Publication Date Title
TWI767926B (zh) 量子電路組件、量子計算裝置及用於形成量子電路組件的方法
US20190164959A1 (en) On-chip control logic for qubits
US10803396B2 (en) Quantum circuit assemblies with Josephson junctions utilizing resistive switching materials
US11177912B2 (en) Quantum circuit assemblies with on-chip demultiplexers
US10665769B2 (en) Quantum circuit assemblies with vertically-stacked parallel-plate capacitors
US20220147858A1 (en) Independent double-gate quantum dot qubits
US20200265334A1 (en) Improved qubit designs for quantum circuits
AU2018282484B2 (en) Wafer-scale integration of dopant atoms for donor- or acceptor-based spin qubits
WO2019125423A1 (en) Quantum circuit assemblies with on-chip temperature sensors
US11361240B2 (en) Flux bias lines below qubit plane
WO2018063168A1 (en) On-chip frequency tuning of resonator structures in quantum circuits
US10361353B2 (en) Sidewall metal spacers for forming metal gates in quantum devices
CN109997156B (zh) 超导量子位器件封装
WO2018057024A1 (en) Sintered silver heat exchanger for qubits
WO2018063139A1 (en) Tileable arrays of qubits
US20190044047A1 (en) Package substrates with top superconductor layers for qubit devices
WO2018182571A1 (en) Controlled current flux bias lines in qubit devices
WO2019032114A1 (en) QUANTIC BIT DEVICES HAVING CONTAMINATED CONDUCTOR CIRCUIT ELEMENTS
US20190267692A1 (en) Stripline and microstrip transmission lines for qubits
WO2019117929A1 (en) Wafer-scale manufacturing of josephson junctions for qubits
US20200373351A1 (en) Substrate engineering for qubits
WO2019032115A1 (en) QUANTIC BIT DEVICES WITH JOSEPHSON JUNCTION CONNECTED BELOW SUPPORT CIRCUITS
WO2019117975A1 (en) Through-silicon via integration for quantum circuits
WO2019117883A1 (en) Qubit devices with josephson junctions fabricated using air bridge or cantilever
WO2018182584A1 (en) Qubit devices with slow wave resonators