TW201809963A - 用於冗餘電源供應之智慧電源箝制系統與方法以及非暫態電腦可讀式記憶體 - Google Patents

用於冗餘電源供應之智慧電源箝制系統與方法以及非暫態電腦可讀式記憶體 Download PDF

Info

Publication number
TW201809963A
TW201809963A TW105128602A TW105128602A TW201809963A TW 201809963 A TW201809963 A TW 201809963A TW 105128602 A TW105128602 A TW 105128602A TW 105128602 A TW105128602 A TW 105128602A TW 201809963 A TW201809963 A TW 201809963A
Authority
TW
Taiwan
Prior art keywords
power supply
power consumption
processor
power
supply unit
Prior art date
Application number
TW105128602A
Other languages
English (en)
Other versions
TWI588647B (zh
Inventor
黃仁烜
林發達
游智威
Original Assignee
廣達電腦股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 廣達電腦股份有限公司 filed Critical 廣達電腦股份有限公司
Application granted granted Critical
Publication of TWI588647B publication Critical patent/TWI588647B/zh
Publication of TW201809963A publication Critical patent/TW201809963A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3246—Power saving characterised by the action undertaken by software initiated power-off
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2015—Redundant power supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

本發明提供一種用於冗餘電源供應之智慧電源箝制系統與方法以及非暫態電腦可讀式儲存媒體。冗餘電源供應之智慧電源箝制系統可於一基板管理控制器上指出透過第一及第二電源供應單元所傳送之一總電源。系統可於系統電源消耗超過一系統電源消耗負載量時，產生一判斷結果；當判斷結果發生時，對至少一處理器進行電源之一電源箝制，減少至少一處理器之一處理器電源消耗以產生一已減少的系統電源消耗且辨識出已減少的系統電源消耗超過上述系統電源消耗負載量並進行第一、第二電源供應單元中之至少一者上之一硬體節流。

Description

用於冗餘電源供應之智慧電源箝制系統與方法以 及非暫態電腦可讀式記憶體
本發明係有關於電源箝制之技術，更有關於當一電源不足以供應系統電源之所需時，平滑地減少系統電源之技術。
由於電源供應有時會故障，冗餘(redundant)或備用電源經常用來以提供一致的(consistent)電源。然而，傳統的電源供應冗餘會導致系統延遲(例如：讓使用者產生系統當機的錯覺(illusion))以及會損害可操作的電源供應。舉例而言，依靠備份電源供應之系統經歷(experience)一電源供應失敗(failure)時，在備份電源能提供必要的電源之前，備份電源需要一段時間(例如：幾秒至幾分鐘)。於必要的備份完全上線之前的這段期間，已在線上之電源供應可以被徵收至超出它們的負載量以導致損害到電源供應單元。除此之外，剩餘的電源供應沒有能力產生所要求電源的總數，使得使用者以減少功能或延遲。
下列段落係提供本發明一或多個實施例中之簡單 摘要以提供本發明技術之基本理解。此摘要並非本發明技術之所有考慮之實施例的延伸概觀，且不是用以分辨所有例子之關鍵或重要元件也不是描述本發明中任何或所有方面的範圍。其目的是以一簡單形式呈現一或多個實施例中之一些概念以做為本發明後述詳細說明部分之前言。
本發明提供一種用於冗餘電源供應之智慧電源箝制系統，包括：一第一電源供應單元；一第二電源供應單元；至少處理器，用以執行複數個操作，上述操作包括：監控一系統電源消耗，其中上述系統電源消耗指出透過上述第一電源供應單元以及上述第二電源供應單元所傳送之一總電源；於上述系統電源消耗超過一系統電源消耗負載量時，產生一判斷結果；當上述判斷結果發生時，對上述至少一處理器進行電源之一電源箝制，減少上述至少一處理器之一處理器電源消耗以產生一已減少的系統電源消耗；以及辨識出上述已減少的系統電源消耗超過上述系統電源消耗負載量；以及一基板管理控制器，用以在辨識出上述已減少的系統電源消耗超過上述系統電源消耗負載量後，於上述第一電源供應單元以及上述第二電源供應單元中之至少一者上進行一硬體節流。
100‧‧‧系統
105‧‧‧匯流排
110、202‧‧‧處理器
112‧‧‧快取記憶體
115‧‧‧記憶體裝置
120‧‧‧唯讀記憶體
125‧‧‧隨機存取記憶體
130‧‧‧儲存裝置
132、134、136‧‧‧模組
135‧‧‧輸出裝置
140‧‧‧通訊介面
145‧‧‧輸入裝置
200‧‧‧系統架構
204‧‧‧基板管理控制器
206‧‧‧複合可程式邏輯裝置
208、210‧‧‧電源供應單元
214‧‧‧系統管理匯流排
216‧‧‧訊號線
300、400‧‧‧智慧電源箝制方法
302、304、306、308、310、312、314、316、502、504、506、508、510‧‧‧步驟
402、404、406、408、410、412、414、416、418、420、422、424、426、428、430、432、434、436、438、440、442、444、446、448、450、452、454、456、458‧‧‧階段
第1圖係為實施例之一系統；第2圖係為實施例之一系統架構；第3圖係為智慧電源箝制方法之一流程圖；第4圖係為智慧電源箝制系統之另一流程圖；以及 第5圖係為實施例之流程圖。
本發明之實施例揭露一種電源供應單元之電源箝制改善之系統、方法以及電腦可讀式多媒體，用以減少電源供應單元的損害以及系統延遲的比例。本發明之各種實施例將在以下詳細地描述。而具體實現方式描述的，但是應當理解，這僅是出於說明目的而進行的。其它元件和配置可在不脫離本發明的精神和範圍的分開使用。第1圖中一個可用以實現本概念之基本的通用目的系統或計算裝置的簡短介紹性描述在本發明中公開。智慧電源箝制之更詳細的說明將伴隨著示範性實施例隨後展開。本發明現在回至第1圖。
如第1圖所示，系統100包括一通用目的計算裝置，通用目的計算裝置包括一處理單元(中央處理單元或處理器)110和匯流排105。匯流排105用以耦接多個系統元件(包括記憶體裝置115、唯讀記憶體120及隨機存取記憶體125)至處理器110。系統100可包括一高速記憶體中的快取記憶體112，而此高速記憶體112可直接連接於處理器110、鄰近於處理器110或成為處理器110的一部分。為了藉由處理器110快速地存取，系統100可從記憶體裝置115及/或儲存裝置130複製資料至快取記憶體112。如此一來，快取記憶體112可提供一系統加速避免處理器110在等候資料時所造成的延遲。這些或其他模組可控制或設置去控制處理器110進行多種動作。其他的記憶體裝置115也可做此用途。記憶體裝置115可包括具有不同效能特性的多種不同的類型的記憶體。可以理解的是，本發明可以操作於 具有一或多個處理器110或是以網路連接之一群或一叢集的計算裝置之系統100上，以提供更佳的處理能力。處理器110可包括任何通用處理器和一硬體模組或軟體模組，例如儲存於儲存裝置130中的模組132、模組134、及模組136，模組132、134與136用以控制處理器110及軟體指令被合併至真實處理器設計之具有特殊目的之處理器。處理器110實質上可為一個完全獨立式計算系統，含有多核心或處理器、一匯流排、記憶體控制器、快取記憶體，諸如此類的元件。多核心處理器可為對稱式的或非對稱式的。
匯流排105可為多種匯流排架構中之任意一者，其中匯流排架構包括使用各種匯流排結構之一記憶體匯流排或記憶體控制器、一週邊裝置匯流排、以及一本地匯流排。儲存於唯讀記憶體120之一基本輸入輸出系統或是諸如此類的基本輸入輸出系統可提供有助於轉換系統100內之裝置的資訊之一基本子程序(routine)(例如：在開機期間的子程序)。系統100更包括一儲存裝置130(例如：硬碟驅動器(hard disk drive)、磁碟驅動器(magnetic disk drive)、光碟驅動器(optical disk drive)或磁帶驅動器(tape drive))。儲存裝置130可包括模組132、134與136，用以控制處理器110。其他硬體或軟體模型亦是可考慮的。儲存裝置130可透過一驅動介面連結至匯流排105。驅動器及相關的電腦可讀取媒體對系統100提供電腦可讀式指令、資料結構、程式模組及其他資料之非揮發性記憶體。在某一方面，用以執行一特別功能的硬體模組可包括儲存於一電腦可讀取媒體(medium)中的軟體元件並與所需的硬體元件做連結，例 如處理器110、匯流排105、輸出裝置(例如：螢幕)135，諸如此類的元件，以完成此功能。在另一方面，系統可利用處理器及電腦可讀取媒體以儲存複數個指令。當上述指令被處理器執行時，導致處理器執行一方法或其他複數個特定動作。基本元件及適當的變化也可以根據裝置的類型而考慮。例如：系統100是否為一小的、手持的計算裝置、一桌上型電腦，或一電腦伺服器。
雖然此處所描述的示例性實施例採用儲存裝置130，但是可儲存資料之其它類型的電腦可讀式多媒體(例如：磁卡帶、閃存記憶體卡、數位多功能盤、磁帶、隨機存取記憶體125以及唯讀記憶體120)也可於範例操作環境下使用，上述可儲存資料之其它類型的電腦可讀式多媒體可被一電腦所存取。有形電腦可讀式儲存多媒體、電腦可讀式儲存裝置或電腦可讀式記憶體裝置明確地排除像是暫波(transitory wave)、能量、載波信號，電磁波和信號本身之介質。
為了讓使用者與系統100有互動，輸入裝置145可代表任意數目的輸入機制，例如用於演講的麥克風、用於手勢或圖形輸入的觸控感應螢幕、鍵盤、滑鼠、動作輸入、演講，諸如此類的機制。輸出裝置135也可為於多種習知輸出機制中之一或多者。在某些實施例中，多模型系統可讓使用者提供多種類型的輸入以便與系統100進行溝通。一般而言，通訊介面140用以治理與管理使用者的輸入與系統的輸出。操作在任何硬體安排上沒有任何限制，因此此處的基本架構為了改善硬體或韌體的安排可作簡易地取代。
為了解釋清楚，說明性系統實施例被呈現為包括獨立的功能區塊，包括標記為“處理器”或處理器110。這些功能區塊代表可以通過使用共享或指定的硬體，包括來提供的功能塊，包括但不僅限於能執行軟體和硬體之硬體(例如：一處理器110)，即專門用於作為在一通用目的處理器上執行之等效軟體。舉例而言，呈現於第1圖中一或多個處理器的功能可以由一個共享處理器或多個處理器提供。說明性實施例可以包括微處理器及/或數位信號處理器硬體，用以儲存進行下列所描述操作之軟體的隨讀記憶體120以及用以儲存結果之隨機存取記憶體125。超大型積體電路硬體元件、客製化超大型積體電路與一通用目的數位訊號處理器電路之結合也可被提供。
各種實施例的邏輯操作被實現為：(1)於一通用電腦內之一可程式化電路之電腦實現步驟、操作或程序的一個序列，(2)執行於一特殊使用可程式化電路上之電腦實現步驟、操作或程序的一個序列；及/或(3)於可程式化電路內之相互連接的機器模組或程式引擎。在第1圖中所示的系統100可以列舉的方法之全部或部分，列舉的系統的部分，及/或可根據列舉的有形電腦可讀式儲存多媒體中之指令實現。這樣的邏輯操作可根據模組的程式化實現為用以控制處理器110之模組以執行特殊功能。舉例而言，第1圖描繪出用以控制處理器110之三個模組(模組132、134以及136)。這些模組可儲存於儲存裝置130以及在運行時載入至隨機存取記憶體125或記憶體115中，或者可以儲存至其他電腦可讀式記憶體位置。
在揭露完一範例系統之元件後，本發明回至第2 圖，第2圖係為一系統架構200。在此範例中，一系統使用多個電源供應單元：電源供應單元208及210。電源供應單元208及210中之每一者分別透過各自的訊號線216與一複合可程式邏輯裝置(Complex Programmable Logic Device,CPLD)206進行有關各自的電源供應單元之健康度/狀態資訊的通訊。複合可程式邏輯裝置206與一基板管理控制器204進行電源供應單元之狀態的通訊，基板管理控制器204亦使用一系統管理匯流排214分別與電源供應單元208及210進行通訊。當在其他配置下之基板管理控制器204用以與電源供應單元208、210互動時，電源供應單元的監控可直接透過處理器202或是一分開的(separate)(例如：不實體共址)管理控制器進行。舉例而言，若管理控制器的角色係由處理器202所扮演，管理控制器可為具有邏輯處理單元及對應於其輸入輸出的一組邏輯功能。同樣地，在其他實施例中，複合可程式邏輯裝置206的角色可透過一管理控制器、一處理器202或其他處理裝置實現。舉例而言，複合可程式邏輯裝置206接收來自複數個電源單元的更新，上述更新指出各個電源供應單元之健康度(例如：繼續進行指定功能的能力)。電源供應單元之健康度訊號包括：指出電源供應單元的直流電是可用的之一訊號(DC_OK)、指出電源供應單元的交流電是可用的之一訊號(AC_OK)、指出電源供應單元正在傳送一警示聲之訊號(ALERT#)，諸如此類的訊號。舉例而言，基板管理控制器204可透過系統管理匯流排214增加或減少由電源供應單元208、210所各自輸出的電源數量。基板管理控制器204也可利用一系統處理器(處理器)202進行通訊。舉例而 言，基板管理控制器204透過傳送一“電源減少”訊號212以導致系統處理器(處理器)202使用較小的電源。
第3圖係為智慧電源箝制方法300之一流程圖。舉例而言，描繪於第3圖中智慧電源箝制方法300之一流程圖係透過第2圖之基板管理控制器204所進行。為了清楚起見，智慧電源箝制方法300係以第1圖中所示的系統100實現。本發明所列出之複數個步驟是示例性的並且可以以任何組合實現，包括排除、增加或修改某些步驟的組合。
系統100檢查系統電源消耗(步驟302)且將系統電源消耗與一系統門限值比較(步驟304)。若系統電源消耗低於系統門限值，系統100重複檢查電源位準(power level)的步驟302、304。若系統電源消耗超過系統門限值，系統100開始用以減少整體系統能源消耗至低於系統能源消耗的程序。
首先，於步驟306中，系統100判斷處理器電源(直接連接至一處理器、基板管理控制器及/或其他系統處理器之電源)是否超過一最小的處理器電源位準。若處理器電源超過一最小的處理器電源位準，則進入步驟308。於步驟308中，系統100透過一軟體解(software solution)減少處理器電源位準以減少整體的系統電源消耗。這個透過減少導引至處理器的電源來降低系統電源的步驟可在被導引至處理器的電源依然高於一門限值時疊代地重複進行。若處理器電源小於或等於一最小的處理器電源等級，則進入步驟310。於步驟310中，進行一個電源的實體/硬體節流(physical/hardware throttling of power)。舉例而言，利用開關關閉系統100內的元件或者實體 地減少系統100的電源消耗。步驟310中之電源的硬體節流可為一單一範例或可包括疊代地進行電源的硬體節流的動作以及發生於疊代間的系統電源消耗的檢查動作。於電源的實體/硬體節流(步驟310)後，則進入步驟312。於步驟312中，系統100進行另一檢查以判斷系統電源消耗是否大於系統門限值。若系統電源消耗大於系統門限值，則進入步驟316。於步驟316中，系統100可致使一系統關機。反之，若系統電源消耗不再大於系統門限值，則進入步驟314。於步驟314中，系統100啟動修正程序。修正程序可包括開啟光/傳送錯誤訊息、輸出聲音/警示聲指示錯誤、傳送電子郵件、及/或於回復電源至處理器及/或硬體元件前等待一段時間。
第4圖係為智慧電源箝制方法之另一流程圖400。第3圖係為智慧電源箝制方法300之之簡單流程圖，而第4圖是更複雜的流程圖，以展示出本發明所揭露之另一種可能的系統實施例，第4圖仍然可應用第3圖所示之原則。如第3圖所示，為了清楚起見，智慧電源箝制方法400係以第1圖中所示的系統100實現。本發明所列出之複數個步驟是示例性的並且可以任何組合實現，包括排除、增加或修改某些步驟的組合。於第4圖內，有流程中之三個一般區域需要考慮：(1)於左側部分，從功率等於或低於正常(<PSUx1W)(階段406)、功率(或系統電源)略高於正常(<PSUx1.2W)(階段410)、以軟體節流(階段416)、至以硬體節流(階段424)；(2)於中間部分，功率等於或低於正常(<PSUx1W)(階段406)、略高於正常(<PSUx1.2W)(階段410)至軟體節流(階段434)；以及(3)在右側部分，軟體節流沒有充分 地使電源下降從而導致系統電源超過35%的負載量(階段444)以及硬體節流(階段452)。伴隨著對第4圖廣泛的理解，回至第4圖。
系統100可開始處於一待機的(standby)狀況。於接收複數個指令開始或初始化時(階段402)，系統開機(階段404)。於系統開機(階段404)後，系統100開始操作且一處理裝置(例如：基板管理控制器)監控電源消耗且繼續進行下列步驟作出決定。就此實施例而言，假設一電源供應單元可支援一預定數量的功率，指定為PSUx1W(例如：2200W)。當系統電源小於PSUx1W(階段406)時，系統100不會進行動作。當(因為電源上升或下降)使得系統電源介於PSUx1W與PSUx1.2W(例如：<2640W)(階段140)時，系統100不會進行動作直到一電源供應單元故障。
然而，一電源供應單元之故障可觸發流程圖的左半部分，即處理器之軟體節流(階段416)及可能觸發硬體節流(階段424)。當一電源供應單元故障(例如：電源供應單元故障或是插頭掉了)且電源超過PSUx1W時(階段414)，基板管理控制器通知處理器(透過如第3圖所示之減少處理器電源的方式)開始電源箝制(階段416)。首先，基板管理控制器指出處理器應設定處理器電源至90%，且基板管理控制器會檢查處理器電源在90%時的系統電源消耗。若電源消耗依然大於PSWx1W(階段418)(例如：系統電源大於系統最近可提供給剩餘電源供應單元的電源)，基板管理控制器疊代地通知處理器降低額外的百分比(階段416)。一旦系統電源消耗小於PSUx1W或其他電源供應 單元被插入，基板管理控制器釋放電源箝制使得處理器可回至正常操作。然而，若處理器達到電源之一最小數量(例如：50%)且系統電源消耗仍大於PSWx1W(階段422)，系統100可開啟一硬體節流(階段424)。若硬體節流(階段424)將電源減少到低於PSWx1W的門限值(階段426)，系統100可繼續操作於一節流/箝制狀態直到可以修復/校正。若硬體節流(階段424)沒有減少至小於PSWx1W(階段428)，系統100開啟一關機程序(即系統100進行關機)(階段430)。
接著，考慮到流程圖之第二(中間)部分，其中電源消耗於PSWx1.2W左右徘徊(階段410)。當系統電源消耗介於PSWx1.2W與PSWx1.35W(例如：2970W)之間(階段432、階段434、階段442)時，儘管有一個以上的操作電源供應，基板管理控制器開始電源箝制。特別的是，若電源消耗超過PSWx1.2W(階段432)時，可啟動硬體節流及/或處理器箝制。反之，若系統消耗低於PSWx1.2x.95W(例如：2508W)時，則不啟動硬體節流及/或處理器箝制。在此階段(階段434)，硬體或軟體箝制可以一疊代的(iterative)方式發生，於每個子程序(subsequence)減少前，系統100確認電源消耗(階段438)。若一電源供應單元故障發生於一電源箝制周期內(階段440)(當處理器電源已經被減少)時，系統100進行硬體節流以迫使電源消耗小於PSWx1W。
最後，考慮到流程圖的右半部分，當系統電源消耗大於PSWx1.35W時(階段450)，系統可立即啟動一硬體節流(階段452)，並且當電源增加或無法減少至小於PSWx1.35W時 (階段454)時，進行系統關機(階段456)。若系統消耗電源下降時，減少的電源需求(階段446)或硬體節流(階段458)，系統100都可回至正常操作(階段406)。本系統之優點包括減少損害至電源供應單元以及減少一系統延遲(當需要額外電源的時間)。
本發明已揭露一些基本系統元件及概念，本發明現在回至如第5圖所示之實施例之流程圖。為了清楚起見，本實施例之流程圖係以第1圖中所示的系統100實現。本發明所列出之複數個步驟是示例性的並且可以以任何組合實現，包括排除、增加或修改某些步驟的組合。
系統100於一管理控制器上測量一系統電源消耗，其中上述系統電源消耗指出透過一第一電源供應單元以及一第二電源供應單元所傳送(delivered)之一總電源(步驟502)。系統100判斷上述系統電源消耗是否超過一系統電源消耗負載量以產生一判斷結果(步驟504)。當上述判斷結果發生時，系統100對上述至少一處理器進行電源之一電源箝制，使得上述至少一處理器之一處理器電源消耗減少以產生一減少的系統電源消耗(步驟506)。系統100辨識出上述減少的系統電源消耗超過上述系統電源消耗負載量(步驟508)。系統100啟動上述第一電源供應單元以及上述第二電源供應單元中之至少一者之一硬體節流(throttling)(步驟510)。舉例而言，如第5圖所示之上述實施例方法可有助於當第一電源供應單元是可操作的且第二電源供應單元發生故障時的管理電源。
判斷上述系統電源消耗是否超過上述系統電源消耗負載量的步驟包括將上述系統電源消耗與一預定的門限值 作比較。上述電源箝制訊號之通訊可導致上述處理器(或多個處理器)之一處理器電源消耗中之疊代減少。每次疊代可具有一既定時間週期(例如：5毫秒)以判斷是否一電源消耗已被充分下降。如果電源消耗在整個指定期間內仍然太高，則系統100可以進一步透過箝制(軟體)或節流(硬體)減少電源。每次疊代可使得處理器的電源消耗減少(多個)處理器的最大的處理器功耗之一預定百分比，並且這些疊代步驟會在處理器的電源消耗達到一最小的處理器電源消耗門限值時結束。舉例而言，如果處理器電源門限值為50%，並且處理器電源達到負載量的50%，系統100可以啟動硬體節流。當軟體節流與硬體節流皆無法將系統電源消耗置於一可接受狀態中，系統100可以關閉。這意味著當最小的處理器電源門限值被達成時，系統100可以關閉管理控制器、處理器(包括處理器及/或基板管理控制器)、第一電源供應單元及/或第二電源供應單元及/或當電源超過一最小的門限值時，系統100可以關閉硬體節流。
本發明範圍內容內的實施例也可以包括用以攜帶或具有存儲在其上的電腦可執行指令或資料結構之有形的及/或非暫態電腦可讀式儲存多媒體。這種有形的電腦可讀儲存多媒體可以是包括由一通用目的或特殊目(包括任何如上所述之任意特殊目的處理器之功能設計)的電腦所存取之任何可用介質的任何可用多媒體。本發明係以舉例的方式，而非以此為限限制。這樣的有形電腦可讀式多媒體介質可以包括隨機存取記憶體(RAM)，唯讀記憶體(ROM)，電子可抹除唯讀記憶體(EEPROM)，光碟唯讀記憶體(CD-ROM)或其它光碟儲存器，磁 盤儲存器或其它磁性儲存裝置，或可以攜帶或儲存期望的(desired)程式碼裝置(means)的電腦可執行指令，資料結構或處理器芯片形式的介質。當訊息通過網路或另一通信連接(例如：透過固線式連接、無線連接，或其組合)傳送或提供至電腦時，電腦適當地將該連接視為電腦可讀式介質。因此，任何這樣的連接被適當地稱為電腦可讀式介質。上述的組合也應包括在計算機可讀式多媒體的範圍之內。
舉例而言，電腦可執行指令包括導致一通用目的電腦、特殊目的電腦或特殊目的處理裝置進行一特定功能或一組功能之指令和資料。電腦可執行指令還包括由在單機或網路環境中電腦所執行的程式模組。一般而言，程式模組包括用以執行特定工作或實現特定抽象資料類型的之子程序(routine)，程式，元件，資料結構，物件及以特殊目的處理器設計的固有功能，諸如此類的模組。電腦可執行指令、相關資料結構以及程式模組代表用以執行此處本方法所揭露實施例之程式碼。這樣的可執行指令或相關資料結構的特定序列代表用以實現在這種步驟中所描述功能的對應動作。
本發明之其他實施例可以於具有許多類型之電腦系統配置(例如：包括個人電腦、手持設備、多處理器系統、基於微處理器的或可編程的消費性電子產品、只提供網路連線的個人電腦、小型電腦、大型電腦，諸如此類的電腦系統配置)的網路計算環境中實現。本發明之其他實施例也可以在分散式計算環境中實現，其中由本地及遠端處理裝置執行的工作係透過一通訊網路連接(例如：透過固線式連接、無線連接，或其 組合)。在一分散式計算環境中，程式模組可以位於本地及遠端記憶體儲存裝置中。
以上所描述的各種實施例僅透過舉例說明的方式提供，並且不應當被解釋為限制本發明的範圍。舉例而言，此處所述之原理可以應用於運行多個/冗餘電源供應之伺服器，或者可以應用於運行多個電源的任何裝置。在不脫離本發明的精神和範圍下，可以對本發明中所述之應用以及實施例做出各種修改和改變。

Claims (10)

  1. 一種用於冗餘電源供應之智慧電源箝制系統，包括：一第一電源供應單元；一第二電源供應單元；至少一處理器，用以執行複數個操作，上述操作包括：監控一系統電源消耗，其中上述系統電源消耗指出透過上述第一電源供應單元以及上述第二電源供應單元所傳送之一總電源；於上述系統電源消耗超過一系統電源消耗負載量時，產生一判斷結果；當上述判斷結果發生時，對上述至少一處理器進行電源之一電源箝制，減少上述至少一處理器之一處理器電源消耗以產生一已減少的系統電源消耗；以及辨識出上述已減少的系統電源消耗超過上述系統電源消耗負載量；以及一基板管理控制器，用以在辨識出上述已減少的系統電源消耗超過上述系統電源消耗負載量後，於上述第一電源供應單元以及上述第二電源供應單元中之至少一者上進行一硬體節流。
  2. 如申請專利範圍第1項所述之用於冗餘電源供應之智慧電源箝制系統，其中判斷上述系統電源消耗超過上述系統電源消耗負載量之步驟包括將上述系統電源消耗與一預定的門限值作比較。
  3. 如申請專利範圍第2項所述之用於冗餘電源供應之智慧 電源箝制系統，其中上述第一電源供應單元是可操作的，而上述第二電源供應單元發生故障。
  4. 如申請專利範圍第1項所述之用於冗餘電源供應之智慧電源箝制系統，其中減少上述處理器電源消耗的步驟係疊代地反覆進行。
  5. 如申請專利範圍第4項所述之用於冗餘電源供應之智慧電源箝制系統，其中減少上述處理器電源消耗的步驟的每次疊代導致上述處理器電源消耗減少一最大的處理器電源消耗之一預定百分比。
  6. 如申請專利範圍第4項所述之用於冗餘電源供應之智慧電源箝制系統，其中減少上述處理器電源消耗的步驟疊代地反覆進行至當上述處理器電源的消耗達到一最小的處理器電源門限值時結束。
  7. 如申請專利範圍第6項所述之用於冗餘電源供應之智慧電源箝制系統，其中上述至少一處理器亦用以當上述最小的處理器電源門限值疊代地達成且上述處理器電源消耗繼續超過上述最小的處理器電源門限值時，關閉上述系統。
  8. 一種用於冗餘電源供應之智慧電源箝制方法，包括：測量一系統電源消耗，其中上述系統電源消耗指出透過一第一電源供應單元以及一第二電源供應單元所傳遞之一總電源；於上述系統電源消耗超過一系統電源消耗負載量時，產生一判斷結果； 當上述判斷結果發生時，對上述至少一處理器進行電源之一電源箝制，減少上述至少一處理器之一處理器電源消耗以產生一已減少的系統電源消耗；辨識出上述已減少的系統電源消耗超過上述系統電源消耗負載量；以及啟動上述第一電源供應單元以及上述第二電源供應單元中之至少一者之一硬體節流。
  9. 如申請專利範圍第8項所述之用於冗餘電源供應之智慧電源箝制方法，其中判斷上述系統電源消耗超過上述系統電源消耗負載量之步驟包括將上述系統電源消耗與一預定的門限值作比較。
  10. 一種非暫態電腦可讀式儲存媒體，包括複數指令，當上述指令被一基板管理控制器所執行時，導致上述基板管理控制器進行下列步驟：測量一系統電源消耗，其中上述系統電源消耗指出透過一第一電源供應單元以及一第二電源供應單元所傳送之一總電源；於上述系統電源消耗超過一系統電源消耗負載量時，產生一判斷結果；當上述判斷結果發生時，對上述至少一處理器進行電源之一電源箝制，減少上述至少一處理器之一處理器電源消耗以產生一已減少的系統電源消耗；辨識出上述已減少的系統電源消耗超過上述系統電源消耗負載量；以及 啟動上述第一電源供應單元以及上述第二電源供應單元中之至少一者之一硬體節流。
TW105128602A 2016-04-01 2016-09-05 用於冗餘電源供應之智慧電源箝制系統與方法以及非暫態電腦可讀式記憶體 TWI588647B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662317209P 2016-04-01 2016-04-01
US62/317,209 2016-04-01
US15/206,115 US10101799B2 (en) 2016-04-01 2016-07-08 System and method for smart power clamping of a redundant power supply
US15/206,115 2016-07-08

Publications (2)

Publication Number Publication Date
TWI588647B TWI588647B (zh) 2017-06-21
TW201809963A true TW201809963A (zh) 2018-03-16

Family

ID=58412894

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105128602A TWI588647B (zh) 2016-04-01 2016-09-05 用於冗餘電源供應之智慧電源箝制系統與方法以及非暫態電腦可讀式記憶體

Country Status (5)

Country Link
US (1) US10101799B2 (zh)
EP (1) EP3226103A1 (zh)
JP (1) JP2017189094A (zh)
CN (1) CN107291210B (zh)
TW (1) TWI588647B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6551089B2 (ja) * 2015-09-11 2019-07-31 株式会社オートネットワーク技術研究所 車載用電源装置
JP6919538B2 (ja) * 2017-12-05 2021-08-18 富士通株式会社 電力制御システム及び電力制御プログラム
US11086390B2 (en) * 2019-11-07 2021-08-10 Dell Products L.P. Method and apparatus for improving power management by controlling a system input current in a power supply unit
CN112000211A (zh) * 2020-08-13 2020-11-27 苏州浪潮智能科技有限公司 一种冗余电源告警信号的处理方法及装置
CN113127300A (zh) * 2021-04-09 2021-07-16 山东英信计算机技术有限公司 一种系统功率的监测和调节方法、装置、设备及可读介质
WO2022252121A1 (en) * 2021-06-01 2022-12-08 Yangtze Memory Technologies Co., Ltd. Power management for a memory system
CN114442781B (zh) * 2021-12-30 2023-08-22 浪潮(山东)计算机科技有限公司 一种服务器功率的跟踪控制方法、系统及装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030158609A1 (en) * 2002-02-19 2003-08-21 Koninklijke Philips Electronics N.V. Power saving management for portable devices
US7124321B2 (en) * 2003-02-10 2006-10-17 Sun Microsystems, Inc. Adaptive throttling
US7512824B2 (en) * 2004-01-30 2009-03-31 Dell Products L.P. System and method for managing power consumption in a computer system having a redundant power supply
US20060161794A1 (en) * 2005-01-18 2006-07-20 Dell Products L.P. Prioritizing power throttling in an information handling system
US7493503B2 (en) * 2005-12-22 2009-02-17 International Business Machines Corporation Programmable throttling in blade/chassis power management
US7783905B2 (en) * 2006-06-13 2010-08-24 Via Technologies Inc. Method for reducing power consumption of a computer system in the working state
US7793125B2 (en) * 2007-01-10 2010-09-07 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
CN101777837B (zh) * 2009-01-13 2012-08-08 旭丽电子(广州)有限公司 箝制电路及包含此箝制电路的电源供应器
WO2010120305A2 (en) * 2009-04-17 2010-10-21 Hewlett-Packard Development Company, L.P. Power capping system and method
US9442540B2 (en) * 2009-08-28 2016-09-13 Advanced Green Computing Machines-Ip, Limited High density multi node computer with integrated shared resources
US8972759B2 (en) 2012-06-29 2015-03-03 Qualcomm Incorporated Adaptive thermal management in a portable computing device including monitoring a temperature signal and holding a performance level during a penalty period
WO2014033575A1 (en) * 2012-08-29 2014-03-06 Koninklijke Philips N.V. Method and apparatus for multiplexed power and data supply via a two-wire data communication cable
US8773826B2 (en) * 2012-08-29 2014-07-08 Amazing Microelectronic Corp. Power-rail electro-static discharge (ESD) clamp circuit
JP6125855B2 (ja) 2013-02-13 2017-05-10 矢崎総業株式会社 車両用電源管理装置および車両用電源システム
KR20150004169A (ko) * 2013-07-02 2015-01-12 삼성전자주식회사 전원공급장치, 이를 구비한 마이크로 서버 및 전원공급방법
CN204287919U (zh) * 2013-10-28 2015-04-22 费希尔控制国际公司 本质安全电压钳制设备、过程控制设备以及电压钳制设备
CN203589835U (zh) * 2013-12-10 2014-05-07 中国航空工业集团公司第六三一研究所 一种余度供电计时切换电路
US9625974B2 (en) 2013-12-23 2017-04-18 Dell Products, L.P. Global throttling of computing nodes in a modular, rack-configured information handling system
JP2015148914A (ja) 2014-02-06 2015-08-20 株式会社日立製作所 稼動電源の選択による電源効率最適化情報処理装置
US9514009B2 (en) * 2014-07-24 2016-12-06 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Reducing server power consumption to compensate for a power supply failure in a multiple power supply configuration
US20160091960A1 (en) * 2014-09-29 2016-03-31 Apple Control systems for reducing current transients
CN106774776B (zh) * 2015-11-19 2019-07-02 英业达科技有限公司 电力管理方法与电力管理系统

Also Published As

Publication number Publication date
US20170285728A1 (en) 2017-10-05
CN107291210B (zh) 2020-12-08
EP3226103A1 (en) 2017-10-04
JP2017189094A (ja) 2017-10-12
CN107291210A (zh) 2017-10-24
US10101799B2 (en) 2018-10-16
TWI588647B (zh) 2017-06-21

Similar Documents

Publication Publication Date Title
TWI588647B (zh) 用於冗餘電源供應之智慧電源箝制系統與方法以及非暫態電腦可讀式記憶體
CN107122321B (zh) 硬件修复方法、硬件修复系统以及计算机可读取存储装置
US10152393B2 (en) Out-of-band data recovery in computing systems
US20180322012A1 (en) Systems and methods for detection of firmware image corruption and initiation of recovery
US9710179B2 (en) Systems and methods for persistent memory timing characterization
US9916165B2 (en) Systems and methods to optimize boot for information handling system comprising persistent memory
US10754408B2 (en) Power supply unit mismatch detection system
US11099961B2 (en) Systems and methods for prevention of data loss in a power-compromised persistent memory equipped host information handling system during a power loss event
US20190235592A1 (en) Cooling behavior in computer systems
US10387306B2 (en) Systems and methods for prognosticating likelihood of successful save operation in persistent memory
JP6711933B2 (ja) 電源ユニットのファン復旧プロセス
TWI602059B (zh) 伺服器節點關機技術
US9645634B2 (en) Systems and methods for non-uniform power supply unit load sharing
TWI536156B (zh) 切換模組及相關的伺服器裝置與電源切換方法
TW201423400A (zh) 用於超管理器系統之針對雙直列記憶體模組節能的系統與方法
US11226665B2 (en) Systems and methods for optimizing fault tolerant redundancy for an information handling system with multiple power supply units
US10365705B2 (en) System and methods for prioritized multi-node server and infrastructure availability during power capacity loss
US11132039B2 (en) Systems and methods for controlling charging and discharging of an energy device based on temperature
US10678467B2 (en) Systems and methods for selective save operations in a persistent memory
US11663106B2 (en) Systems and methods for mitigating failure to enter standby mode
US20220319556A1 (en) Rapid power reduction for non-volatile memory express storage
US11809261B2 (en) Systems and methods for itemizing device inventory for system power management