CN112000211A - 一种冗余电源告警信号的处理方法及装置 - Google Patents
一种冗余电源告警信号的处理方法及装置 Download PDFInfo
- Publication number
- CN112000211A CN112000211A CN202010828249.7A CN202010828249A CN112000211A CN 112000211 A CN112000211 A CN 112000211A CN 202010828249 A CN202010828249 A CN 202010828249A CN 112000211 A CN112000211 A CN 112000211A
- Authority
- CN
- China
- Prior art keywords
- cpu
- psu
- signal
- fault
- alarm signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title abstract description 5
- 229920002492 poly(sulfone) Polymers 0.000 claims abstract description 82
- 238000012545 processing Methods 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 24
- 230000002159 abnormal effect Effects 0.000 claims description 6
- 238000004364 calculation method Methods 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 5
- 230000009471 action Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 4
- 101150085905 DCP2 gene Proteins 0.000 description 3
- 101100031494 Schizosaccharomyces pombe (strain 972 / ATCC 24843) psu1 gene Proteins 0.000 description 3
- 101100422754 Schizosaccharomyces pombe (strain 972 / ATCC 24843) sui1 gene Proteins 0.000 description 3
- 238000013473 artificial intelligence Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012549 training Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Power Sources (AREA)
Abstract
本发明公开了一种冗余电源告警信号的处理方法及装置，涉及服务器系统设计领域。所述方法包括：对PSU输出的故障信号进行与运算，得到告警信号发送给BMC，同时对PSU输出的在位信号与故障信号进行逻辑算数运算，并将运算结果发送给CPU，然后由CPU根据运算结果选择是否进行系统节流处理。本发明通过采用上述处理方法，使得当电源在位有效的数量减去电源故障的数量小于冗余值时，CPU才会对系统进行节流动作，否则即可保证系统正常工作，无需CPU对系统进行节流，从而有效避免了在PSU充足的情况下，只有少部分PSU出现故障时就使CPU进入低功耗运行状态的问题，在最大程度和时间上确保CPU处于最佳性能状态。
Description
技术领域
本发明实施例涉及服务器系统设计领域，具体来说涉及一种冗余电源告警信号的处理方法及装置。
背景技术
AI服务器是人工智能模型训练和推理的计算力载体，在当今的人工智能发展中扮演着重要角色。与通用服务器相比，AI服务器更加注重对计算力性能的追求，因为该类型的服务器最主要的作用就是用来进行数据的计算，而且是异构计算系统。通俗来讲，AI服务器除了具有通用的计算单元CPU之外，还有例如GPU、ASIC加速卡及FPGA等专门针对大规模并行化矩阵运算而设计的计算加速器，CPU只负责少量的通用类计算，而AI模型训练和推理所需的计算力主要由这些专用部件来提供。由于AI服务器比通用服务器在系统结构方面更加复杂，因此其功耗也比通用服务器要大很多，所以随着服务器技术的不断发展，对服务器电源系统的负载能力、安全性、扩展性和通用性等方面也提出了更高的要求。
为保证AI服务器电源的可靠性，现有PSU通常设计成3+3冗余的形式，即使用6个PSU，每个PSU输出一个故障信号给CPLD，6个故障信号在CPLD内部经过与运算后输出告警信号给CPU和BMC。当其中任何一个PSU发生故障时，其故障信号触发变为低，CPLD输出的告警信号也被拉低并发送给CPU和BMC，CPU接收到低信号后得知有PSU发生故障，然后对系统进行节流动作，使系统工作在低功耗状态，同时BMC接收到低信号后记录异常日志。
上述PSU设计方式存在的不足之处在于，只要有一个PSU发生故障，系统就会节流工作在低功耗状态，低功耗状态会影响系统的运行速度，使服务器的性能降低。而在实际使用中，由于设计上支持3+3PSU冗余设计，当少于等于3个PSU发生故障时，剩余PSU仍然能维持服务器的最大功耗运转，因此在此种情况下没有必要使服务器工作在节流状态。
发明内容
本发明实施例提供了一种冗余电源告警信号的处理方法及装置，避免在PSU充足的情况下CPU进入低功耗状态影响系统的运行速度和性能，在最大程度和时间上使CPU处于最佳性能状态。
为实现上述目的，本发明公开了如下技术方案：
一方面，本发明提供一种冗余电源告警信号的处理方法，所述方法包括以下步骤：
对PSU输出的故障信号进行与运算，得到告警信号并发送给BMC；
对PSU输出的在位信号与故障信号进行逻辑算数运算，并将运算结果发送给CPU；
CPU根据运算结果选择是否进行系统节流处理。
基于上述方案，本方法做如下优化：
进一步的，所述对PSU输出的故障信号进行与运算，得到告警信号并发送给BMC，包括下述步骤：
将PSU输出的故障信号发送至CPLD的逻辑与单元进行与运算，若其中一个PSU发生故障，则CPLD输出告警信号至BMC进行异常记录。
进一步的，所述对PSU输出的在位信号与故障信号进行逻辑算数运算，并将运算结果发送至CPU，包括下述步骤：
在CPLD中设置逻辑运算单元；
将PSU输出的在位信号与故障信号发送至CPLD的逻辑运算单元进行逻辑算数运算，比较PSU的在位数量减去故障数量的值是否小于冗余值，
若是，则向CPU输出低电平节流控制信号；
若否，则向CPU输出高电平节流控制信号。
进一步的，所述CPU根据运算结果选择是否进行系统节流处理，包括下述步骤：
若CPU接收到低电平节流控制信号，则启动对系统的节流处理；若接收到高电平节流控制信号，则不进行节流处理。
如上所述的冗余电源告警信号的处理方法，所述PSU输出的故障信号及在位信号数量分别为6个，PSU的冗余值设置为3。
另一方面，本发明提供一种冗余电源告警信号的处理装置，所述装置包括PSU、CPLD、BMC和CPU，PSU向CPLD输出在位信号与故障信号；
所述CPLD对PSU输出的故障信号进行与运算，得到告警信号并发送给BMC，同时CPLD对PSU输出的在位信号与故障信号进行逻辑算数运算，并将运算结果发送给CPU；
所述BMC对CPLD发送的告警信号进行异常记录；
所述CPU根据CPLD发送的运算结果选择是否进行系统节流处理。
进一步的，作为优选，所述CPLD包括逻辑与单元和逻辑运算单元：
逻辑与单元，用于对PSU输出的故障信号进行与运算，若其中一个PSU发生故障，则输出告警信号至BMC进行异常记录；
逻辑运算单元，用于对PSU输出的在位信号与故障信号进行逻辑算数运算，比较PSU的在位数量减去故障数量的值是否小于冗余值，若是，则向CPU输出低电平节流控制信号；若否，则向CPU输出高电平节流控制信号。
基于上述装置，所述CPU若接收到逻辑运算单元发送的低电平节流控制信号，则启动对系统的节流处理；若接收到高电平节流控制信号，则不进行节流处理。
如上所述的冗余电源告警信号的处理装置，所述PSU输出的故障信号及在位信号分别为6个，PSU的冗余值设置为3。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
本申请实施例提供的一种冗余电源告警信号的处理方法，对PSU输出的故障信号进行与运算，得到告警信号发送给BMC，同时对PSU输出的在位信号与故障信号进行逻辑算数运算，并将运算结果发送给CPU，然后由CPU根据运算结果选择是否进行系统节流处理。通过上述处理方法，使得当电源在位有效的数量减去电源故障的数量小于冗余值时，CPU才会对系统进行节流动作，否则即可保证系统正常工作，无需CPU对系统进行节流。本方法有效避免了现有技术中存在的在PSU仍然充足的情况下，只有少部分PSU出现故障时就使CPU进入低功耗运行状态的问题，从而在最大程度和时间上确保CPU处于最佳性能状态。本方法对需要冗余电路的主板有很大的助益，有效提升了产品的性能。
本申请实施例提供的一种冗余电源告警信号的处理装置，能够实现第一方面的方法，并取得相同的效果。
附图说明
此处的附图被并入说明书中并构成说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
图1为本申请实施例提供的一种冗余电源告警信号的处理方法流程示意图；
图2为本申请实施例提供的一种冗余电源告警信号的处理装置结构示意图。
具体实施方式
为使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
为了方便对实施例的理解，下面对实施例中涉及的缩略词和关键术语予以解释和说明。
PSU：Power Supply Unit，电源；
CPLD：Complex Programmable Logic Device，复杂可编程逻辑器件；
BMC：Baseboard Management Controller，基板管理控制器；
CPU：Central Processing Unit，中央处理器。
图1示出了本发明实施例提供的一种冗余电源告警信号的处理方法流程示意图。
参照图1，本实施例的一种冗余电源告警信号的处理方法，包括以下步骤：
S1、对PSU输出的故障信号进行与运算，得到告警信号并发送给BMC；
具体的，如图1中所示，在本实施例中，采用PSUx_PMBUS_ALERT_N信号作为PSU输出的故障信号，故障信号的数量为6个，IRQ_PSU_PMBUS_ALERT_N信号作为告警信号输出给BMC。
S2、对PSU输出的在位信号与故障信号进行逻辑算数运算，并将运算结果发送给CPU；
具体的，如图1，采用PSUx_PRSNT_N信号作为PSU输出的在位信号，在位信号的数量为6个，在位信号与故障信号均为低电平有效，其逻辑运算结果采用CPU_PROCHOT_N节流控制信号表示。
S3、CPU根据运算结果选择是否进行系统节流处理。
基于上述方法，具体来说，所述步骤S1中，对PSU输出的故障信号进行与运算，得到告警信号并发送给BMC，包括下述步骤：
将PSU输出的6个故障信号PSUx_PMBUS_ALERT_N发送至CPLD的逻辑与单元进行与运算，当其中一个PSU发生故障，即有一个PSUx_PMBUS_ALERT_N信号为低电平的时候，CPLD就会置故障信号IRQ_PSU_PMBUS_ALERT_N为低电平发送给BMC，BMC接收故障信号后记录PSU异常日志。
进一步的，所述步骤S2中，对PSU输出的在位信号与故障信号进行逻辑算数运算，并将运算结果发送给CPU，包括下述步骤：
在CPLD中设置逻辑运算单元；
逻辑运算单元接收到PSU输出的6个在位信号PSUx_PRSNT_N与6个故障信号PSUx_PMBUS_ALERT_N后进行逻辑算数运算，比较PSU的在位数量减去故障数量的值是否小于冗余值，
若是，则向CPU输出低电平节流控制信号CPU_PROCHOT_N；
若否，则向CPU输出高电平节流控制信号CPU_PROCHOT_N。
在本实施例中，冗余值设置为3。
进一步的，所述步骤S3中，CPU根据步骤S2中的运算结果选择是否进行系统节流处理，包括下述步骤：
若CPU接收到的节流控制信号CPU_PROCHOT_N为低电平，则启动对系统的节流处理使系统工作在低功耗状态；若接收到的节流控制信号为高电平，则不进行节流处理。
上述方法中，逻辑运算单元对PSU的在位数量与故障数量进行逻辑算数运算，其运算表如下表1所示。
表1逻辑算数运算表
| PSU数量 | PSU故障数量 | 正常PSU数量 | 是否小于3 | 节流控制信号是否触发 |
| 6 | 0 | 6 | 否 | 否 |
| 6 | 1 | 5 | 否 | 否 |
| 6 | 2 | 4 | 否 | 否 |
| 6 | 3 | 3 | 否 | 否 |
| 6 | 4 | 2 | 是 | 是 |
| 6 | 5 | 1 | 是 | 是 |
| 6 | 6 | 0 | 是 | 是 |
图2示出了本发明实施例提供的一种冗余电源告警信号的处理装置结构示意图。
参照图2，本实施例一种冗余电源告警信号的处理装置，包括PSU1、CPLD2、BMC3和CPU4，PSU1向CPLD2输出在位信号与故障信号；
所述CPLD2对PSU1输出的故障信号进行与运算，得到告警信号并发送给BMC3，同时CPLD2对PSU输出的在位信号与故障信号进行逻辑算数运算，并将运算结果发送给CPU4；
所述BMC3对CPLD2发送的告警信号进行异常记录；
所述CPU4根据CPLD2发送的运算结果选择是否进行系统节流处理。
基于上述装置，具体的，所述CPLD2包括逻辑与单元21和逻辑运算单元22；
逻辑与单元21用于对PSU输出的故障信号进行与运算，若其中一个PSU发生故障，则输出告警信号至BMC进行异常记录；
逻辑运算单元22用于对PSU输出的在位信号与故障信号进行逻辑算数运算，比较PSU的在位数量减去故障数量的值是否小于冗余值，若是，则向CPU输出低电平节流控制信号；若否，则向CPU输出高电平节流控制信号。
进一步的，所述CPU4若接收到逻辑运算单元22发送的低电平节流控制信号，则启动对系统的节流处理；若接收到高电平节流控制信号，则不进行节流处理。
本申请实施例提供的冗余电源告警信号的处理装置中未详述的内容，可参照上述实施例中提供的冗余电源告警信号的处理方法，在此不再赘述。
本实施例的一种冗余电源告警信号的处理方法及处理装置，通过对PSU输出的在位信号与故障信号进行逻辑算数运算，CPU根据运算结果选择是否进行系统节流处理。当电源在位有效的数量减去电源故障的数量小于冗余值时，CPU对系统进行节流动作，否则无需CPU对系统进行节流，从而有效避免了在PSU充足的情况下，少部分PSU出现故障时就使CPU进入低功耗运行状态的问题，确保CPU处于最佳性能状态。
以上所述仅为本发明的较佳实施例而已，并不用以限定本发明，对于本技术领域的技术人员来说，在不脱离本发明原理的前提下所作的任何修改、改进和等同替换等，均包含在本发明的保护范围内。
Claims (8)
1.一种冗余电源告警信号的处理方法，其特征在于，包括以下步骤：
对PSU输出的故障信号进行与运算，得到告警信号并发送给BMC；
对PSU输出的在位信号与故障信号进行逻辑算数运算，并将运算结果发送给CPU；
CPU根据运算结果选择是否进行系统节流处理。
2.根据权利要求1所述的一种冗余电源告警信号的处理方法，其特征在于，所述对PSU输出的故障信号进行与运算，得到告警信号并发送给BMC，包括下述步骤：
将PSU输出的故障信号发送至CPLD的逻辑与单元进行与运算，若其中一个PSU发生故障，则逻辑与单元输出告警信号至BMC进行异常记录。
3.根据权利要求1所述的一种冗余电源告警信号的处理方法，其特征在于，所述对PSU输出的在位信号与故障信号进行逻辑算数运算，并将运算结果发送给CPU，包括下述步骤：
在CPLD中设置逻辑运算单元；
将PSU输出的在位信号与故障信号发送至CPLD的逻辑运算单元进行逻辑算数运算，比较PSU的在位数量减去故障数量的值是否小于冗余值，
若是，则向CPU输出低电平节流控制信号；
若否，则向CPU输出高电平节流控制信号。
4.根据权利要求3所述的一种冗余电源告警信号的处理方法，其特征在于，所述CPU根据运算结果选择是否进行系统节流处理，包括下述步骤：
若CPU接收到低电平节流控制信号，则启动对系统的节流处理；若接收到高电平节流控制信号，则不进行节流处理。
5.根据权利要求1所述的一种冗余电源告警信号的处理方法，其特征在于，所述PSU输出的故障信号及在位信号数量分别为6个，PSU的冗余值设置为3。
6.一种冗余电源告警信号的处理装置，其特征在于，包括PSU、CPLD、BMC和CPU，PSU向CPLD输出在位信号与故障信号；
所述CPLD对PSU输出的故障信号进行与运算，得到告警信号并发送给BMC，同时CPLD对PSU输出的在位信号与故障信号进行逻辑算数运算，并将运算结果发送给CPU；
所述BMC对CPLD发送的告警信号进行异常记录；
所述CPU根据CPLD发送的运算结果选择是否进行系统节流处理。
7.根据权利要求6所述的一种冗余电源告警信号的处理装置，其特征在于，所述CPLD包括逻辑与单元和逻辑运算单元；
逻辑与单元，用于对PSU输出的故障信号进行与运算，若其中一个PSU发生故障，则输出告警信号至BMC进行异常记录；
逻辑运算单元，用于对PSU输出的在位信号与故障信号进行逻辑算数运算，比较PSU的在位数量减去故障数量的值是否小于冗余值，若是，则向CPU输出低电平节流控制信号；若否，则向CPU输出高电平节流控制信号。
8.根据权利要求7所述的一种冗余电源告警信号的处理装置，其特征在于，所述CPU若接收到逻辑运算单元发送的低电平节流控制信号，则启动对系统的节流处理；若接收到高电平节流控制信号，则不进行节流处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010828249.7A CN112000211A (zh) | 2020-08-13 | 2020-08-13 | 一种冗余电源告警信号的处理方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010828249.7A CN112000211A (zh) | 2020-08-13 | 2020-08-13 | 一种冗余电源告警信号的处理方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112000211A true CN112000211A (zh) | 2020-11-27 |
Family
ID=73473557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010828249.7A Pending CN112000211A (zh) | 2020-08-13 | 2020-08-13 | 一种冗余电源告警信号的处理方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112000211A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113760073A (zh) * | 2021-08-31 | 2021-12-07 | 云尖信息技术有限公司 | 一种电源故障上报方法 |
| CN114461048A (zh) * | 2022-01-07 | 2022-05-10 | 苏州浪潮智能科技有限公司 | 一种psu冗余模式设置方法、装置及其介质 |
| CN114610562A (zh) * | 2022-01-14 | 2022-06-10 | 苏州浪潮智能科技有限公司 | 服务器功耗管控方法、系统、终端及存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140310539A1 (en) * | 2013-04-10 | 2014-10-16 | Dell Products L.P. | Power Supply Unit (PSU) Right-Sizing that Supports Power Transients, with Mechanism for Dynamic Curtailment of Power Transients During a PSU Failure |
| US20170285728A1 (en) * | 2016-04-01 | 2017-10-05 | Quanta Computer Inc. | System and method for smart power clamping of a redundant power supply |
| CN110147155A (zh) * | 2019-05-21 | 2019-08-20 | 苏州浪潮智能科技有限公司 | 基于bmc的服务器电源冷冗余控制方法、装置及bmc |
| CN111309132A (zh) * | 2020-02-21 | 2020-06-19 | 苏州浪潮智能科技有限公司 | 一种服务器多档位电源冗余的方法 |
| CN111352497A (zh) * | 2020-02-29 | 2020-06-30 | 苏州浪潮智能科技有限公司 | 一种服务器的功耗限制方法、系统、设备以及介质 |
-
2020
- 2020-08-13 CN CN202010828249.7A patent/CN112000211A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140310539A1 (en) * | 2013-04-10 | 2014-10-16 | Dell Products L.P. | Power Supply Unit (PSU) Right-Sizing that Supports Power Transients, with Mechanism for Dynamic Curtailment of Power Transients During a PSU Failure |
| US20170285728A1 (en) * | 2016-04-01 | 2017-10-05 | Quanta Computer Inc. | System and method for smart power clamping of a redundant power supply |
| CN110147155A (zh) * | 2019-05-21 | 2019-08-20 | 苏州浪潮智能科技有限公司 | 基于bmc的服务器电源冷冗余控制方法、装置及bmc |
| CN111309132A (zh) * | 2020-02-21 | 2020-06-19 | 苏州浪潮智能科技有限公司 | 一种服务器多档位电源冗余的方法 |
| CN111352497A (zh) * | 2020-02-29 | 2020-06-30 | 苏州浪潮智能科技有限公司 | 一种服务器的功耗限制方法、系统、设备以及介质 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113760073A (zh) * | 2021-08-31 | 2021-12-07 | 云尖信息技术有限公司 | 一种电源故障上报方法 |
| CN114461048A (zh) * | 2022-01-07 | 2022-05-10 | 苏州浪潮智能科技有限公司 | 一种psu冗余模式设置方法、装置及其介质 |
| CN114461048B (zh) * | 2022-01-07 | 2023-08-04 | 苏州浪潮智能科技有限公司 | 一种psu冗余模式设置方法、装置及其介质 |
| CN114610562A (zh) * | 2022-01-14 | 2022-06-10 | 苏州浪潮智能科技有限公司 | 服务器功耗管控方法、系统、终端及存储介质 |
| CN114610562B (zh) * | 2022-01-14 | 2024-03-22 | 苏州浪潮智能科技有限公司 | 服务器功耗管控方法、系统、终端及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112000211A (zh) | 一种冗余电源告警信号的处理方法及装置 | |
| US10310926B2 (en) | Data error detection in computing systems | |
| JP2608904B2 (ja) | 多重冗長誤検出システムおよびその使用方法 | |
| CA1232688A (en) | Reconfigurable dual processor system | |
| US7181651B2 (en) | Detecting and correcting a failure sequence in a computer system before a failure occurs | |
| CN105867572A (zh) | 一种整机柜服务器电源管理方法及整机柜服务器 | |
| CN1770707A (zh) | 计算机簇中基于法定成员数关无响应服务器的装置和方法 | |
| CN112462920B (zh) | 一种电源控制的方法、装置、服务器及存储介质 | |
| US11099961B2 (en) | Systems and methods for prevention of data loss in a power-compromised persistent memory equipped host information handling system during a power loss event | |
| CN112685236A (zh) | 数据管理系统的双机互备方法及系统 | |
| CN101964724A (zh) | 通信单板的节能方法和一种通信单板 | |
| CN114442787A (zh) | 服务器进入功耗封顶后实现整机功耗回调的方法、系统 | |
| US20210382536A1 (en) | Systems, devices, and methods for controller devices handling fault events | |
| CN117743012A (zh) | 一种芯片失效的处理系统、方法、电子设备及存储介质 | |
| US20200285520A1 (en) | Information processor, information processing system, and method of processing information | |
| WO2008004330A1 (fr) | Système à processeurs multiples | |
| US11892903B2 (en) | System and method for continuous failure prediction and remediation within a computational environment using independent execution units | |
| CN112631872B (zh) | 一种多核系统的异常处理方法及装置 | |
| US20230134320A1 (en) | Information processing device, vehicle, and information processing method | |
| CN113568790B (zh) | 芯片的检测方法、检测装置和电子设备 | |
| US20180225201A1 (en) | Preserving volatile memory across a computer system disruption | |
| JPS59170951A (ja) | 電子機器 | |
| CN116795195A (zh) | 一种多cpu模组的主板系统、主板的控制方法及计算设备 | |
| JP2806799B2 (ja) | 情報処理システム | |
| JP2002318643A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201127 |