TW201806092A - 半導體封裝元件及半導體元件封裝方法 - Google Patents

Abstract

一種半導體封裝用的載板，藉由將載板的連結層圖案化，而形成圖案化連接層，因此，當利用該具有圖案化連接層的載板作為半導體晶片封裝之暫時承載基板時，可讓封裝材料因高溫製程產生的揮發氣體藉由該圖案化連接層的間隙洩出，而可避免因揮發氣體對後續製程造成的影響。

Description

半導體封裝用的載板、半導體封裝元件及半導體元件封裝方法

本發明是有關於一種半導體封裝技術，特別是指一種用於半導體封裝的暫時承載基板，及使用該暫時承載基板封裝而得的半導體封裝元件。

隨著半導體技術的演進，半導體產品已開發出不同的封裝形態。而為了符合電子產品輕薄短小的發展趨勢，半導體封裝也發展出一種晶片尺寸封裝件(chip scale package，CSP)。此種晶片尺寸封裝件的特徵在於僅有其封裝尺寸僅相等或略大於晶片，因此，可有效的減小封裝元件的尺寸及體積。

參閱圖1，前述該晶片尺寸封裝件的製程，大致如圖1所示，是如圖1(a)所示，先提供一具有第一離型層111的第一承載板11。接著，如圖1(b)所示，將多個半導體晶片200利用覆晶方式以其主動面201與該第一離型層111貼合，並讓該等半導體晶片200成一間隙分佈。然後，如圖1(c)、(d)所示以模注方式，將一封裝材料(molding compound)，如環氧樹脂等，形成一填滿該等半導體晶片200之間的間隙並包覆該等半導體晶片200的封裝膠層12，並移除部分該封裝膠層12至該等半導體晶片200的非主動面202露出。接著，如圖1(e)、(f)所示，再將一表面具有一第二離型層131的第二承載板13，以該第二離型層131與該等半導體晶片200的非主動面202及該封裝膠層12的表面連接，然後移除該第一承載板11，令該等半導體晶片200的主動面201露出，之後，如圖1(g)所示，再於該主動面201及封裝膠層12的表面形成一可用於對外電連接的電連接線路14，最後，如圖1(h)所示，再將該電連接線路14與一第三承載板15連接，並將該第二承載板13移除，即可自該封裝膠層12遠離該第三承載板15的表面進行切割(如圖中箭頭示意處)，即可得到單粒封裝且封裝尺寸與該半導體晶片尺寸相當的半導體封裝元件。

前述製程，如圖1(e)所示，因為該第二承載板13的第二離型層131與該封裝膠層12的接合介面為緊密貼合，但是整個元件封裝的製程過程中須要進行多次的高溫製程，例如，移除該第一承載板11時通常利用加熱方式(＞130℃)讓該第一離型層111喪失黏性而將該第一承載板11移除；或是形成電連接線路14時使用的高溫(約＞300℃) 濺鍍、線路增層結構之介電層烘烤、或是導電凸塊(bump)的回焊等高溫製程。而這些高溫製程會讓封裝用的高分子材料內含的揮發性物質或吸收的水氣揮發而從該第二承載板13的第二離型層131與該封裝膠層12的接合介面洩出，或是因揮發氣體無法排出宣洩，而從電連接線路14側擠出，從而造成該第二承載板13與該封裝膠層12剝離，使得封裝過渡結構不平整、翹曲，導致後續形成電連接線路14時的製程誤差(如鑽孔誤差或線路對位誤差、不平整等)，或是導致電連接線路14斷裂等問題。

因此，本發明的目的，即在提供一種半導體封裝用的載板。

於是，本發明半導體封裝用的載板，包含一承載基材，及一形成於該承載基材其中一表面的圖案化連接層。

此外，本發明的另一目的，即在提供一種半導體封裝元件。

該半導體封裝元件包含一如前所述半導體封裝用的載板、至少一半導體晶片及一封裝膠層。

該至少一半導體晶片具有一主動面、一相對於該主動面的非主動面，及一連接該主動面與該非主動面的側面。該至少一半導體晶片經由該非主動面與該載板的圖案化連接層相連接。該封裝膠層覆蓋該至少一半導體晶片的側面及該承載基材露出之表面，且令該至少一半導體晶片的該主動面露出。

再者，本發明的又一目的，即在提供一種半導體元件封裝方法。

該封裝方法包含一第一接合步驟、一封裝步驟、一第二接合步驟及一第一載板移除步驟。

該第一接合步驟是準備至少一個半導體晶片，具有一主動面及一與該主動面相對的非主動面，並將該至少一個半導體晶片的主動面與一第一載板相連接。

該封裝步驟是形成一包覆該至少一個半導體晶片與該第一載板露出之表面的封裝膠層。

該第二接合步驟是提供一第二載板，該第二載板具有一第二承載基材，及一形成於該第二承載基材其中一表面的圖案化連接層，將該第二載板以該圖案化連接層與該封裝膠層遠離該第一載板的表面相連接。

該第一載板移除步驟是將該第一載板移除，令該至少一半導體晶片的該主動面露出。

本發明的功效在於：藉由將連結層圖案化，而讓載板的連結層形成具有間隙的圖案化連接層，因此，當利用該具有圖案化連接層的承載基板作為半導體晶片封裝後之暫時承載基板時，可讓封裝材料因高溫製程產生的揮發氣體藉由該間隙洩出，而可避免因揮發氣體對後續製程造成的影響。

在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。

參閱圖2，本發明半導體元件封裝方法的一第一實施例，是用於製作如圖2所示的半導體封裝元件。

該半導體封裝元件具有一第二載板4、一形成於該第二載板4表面且彼此間隔的多個半導體晶片200，及填覆於該等半導體晶片200之間隙的封裝膠層3。

詳細的說，該第二載板4包括一承載基材41，及一形成於該承載基材41其中一表面的圖案化連接層42，該圖案化連接層42具有多個連接塊421，及定義出該等連接塊421的通道422，且該承載基材41的表面會藉由該通道對外裸露。於本實施例中，該等連接塊421是藉由該通道422彼此成一間隙並呈陣列排列方式分佈於該承載基材41表面。

該等半導體晶片200分別與該等連接塊421的位置相對應，其中，該每一個半導體晶片200具有一主動面201、一與該主動面201相對的非主動面202及一連接該主動面201與該非主動面202的側面203，且該等半導體晶片200是藉由其非主動面202分別與該等連接塊421連接。

該封裝膠層3會填覆於該等半導體晶片200之間的間隙而包覆該等半導體晶片200的側面203，並令該等半導體晶片200的主動面201露出該封裝膠層3。

參閱圖3，前述半導體元件封裝方法的該第一實施例包含一第一接合步驟91、一封裝步驟92、一第二接合步驟93，及一第一載板移除步驟94。

配合參閱圖3及圖4(a)、(b)，該第一接合步驟91是將至少一個半導體晶片200與一第一載板2相連接。

該半導體晶片200可為一個或多個，且每一個該半導體晶片200具有一主動面201、一與該主動面201相對的非主動面202及一連接該主動面201與該非主動面202的側面203。該半導體晶片200可為主動元件，如電晶體，或被動元件，如電阻、電感、電容，且當該半導體晶片200為多個時，該等半導體晶片200的功能也可為相同或不同。於本實施中，是以多個具相同功能的半導體晶片200為例作說明。

該第一載板2具有一第一承載基材21及一形成於該第一承載基材21其中一表面的黏著層22。該第一承載基材21可以是選自玻璃、高分子等具有支撐承載性的材料，該黏著層22則可以是選自熱解黏膠，或是光解黏膠等加熱或照光會喪失黏性，而易於移除的膠材。

詳細的說，該第一接合步驟91是分別將該等半導體晶片200以其主動面201與該第一載板2的黏著層22相貼合，其中，該等半導體晶片200彼此間會成一間隙間隔，且較佳地，該等半導體晶片200是以陣列排列方式設置於該第一載板2。

接著進行該封裝步驟92，配合參閱圖3及圖4(c)、(d)，於該等半導體晶片200與該第一載板2露出之表面形成一包覆該等半導體晶片200的封裝膠層3。

詳細的說，該封裝步驟92可利用模注或是貼合方式，將一用於封裝的高分子材料(如環氧樹脂等)，以模注方式或是貼膜方式讓高分子材料或膠材填充於該等半導體晶片200之間的間隙，形成一包覆該等半導體晶片200的封裝膠層3，接著自該封裝膠層3遠離該第一載板2的表面研磨移除該封裝膠層3直到該等半導體晶片200的非主動面202露出。

要說明的是，前述該封裝膠層3的研磨可薄化該封裝膠層3的整體厚度，而減小後續製得之封裝元件的體積，然而，也可視實際的封裝需求而不進行研磨，而不使該等半導體晶片200的非主動面202露出。

然後，配合參閱圖3及圖4(e)、(f)，進行該第二接合步驟93。提供一第二載板4，將該第二載板4與該封裝膠層3遠離該第一載板2的表面相連接。

該第二載板4具有一第二承載基材41，及一形成於該第二承載基材41其中一表面的圖案化連接層42。其中，該圖案化連接層42具有多個連接塊421，及定義出該等連接塊421的通道422。該等連接塊421可選自與該黏著層22相同的光解黏材料或熱解黏材料，並可利用微影、雷射燒蝕、印刷、噴墨等方式形成，且該等連接塊421的位置會與該等半導體晶片200的分佈排列位置相對應。

詳細的說，前述該第二接合步驟93是將該第二載板4以該等連接塊421與該等半導體晶片200露出之非主動面202相連接。由於該第二載板4與該等半導體晶片200及該封裝膠層3的連接面會藉由該通道422而呈非密閉式，因此，該封裝膠層3於後續製程過程所產生的氣體可藉由該圖案化連接層42的通道422洩出，而維持整體結構的穩定性。較佳地，該通道422的末端會與外界連通而形成一通路(圖未示)，而可讓洩出的氣體進一步逸散至外界。

要說明的是，當前述該封裝步驟92不進行該封裝膠層3的研磨時，由於該等半導體晶片200的非主動面202不會外露，因此，進行該第二接合步驟93時，該第二載板4就會直接貼覆於該封裝膠層3上。

然後，進行該第一載板移除步驟94，將該第一載板2移除，令該等半導體晶片200的該主動面201露出。

詳細的說，該第一載板移除步驟94可依照該第一載板2之黏著層22的材料而有不同的移除方式，例如，當該黏著層22是選用熱解黏材料時，則可藉由加熱該黏著層22，讓該黏著層22喪失黏性，而使其自該等半導體晶片200脫離。或是當該黏著層22是選用光解黏材料時，則可藉由照射預定波長的光，讓該黏著層22喪失黏性而自該等半導體晶片200脫離，即可得到如圖2所示的半導體封裝元件。

前述該半導體元件的封裝過程，由於使用了具有圖案化之圖案化連接層42的該第二載板4，因此，在進行該步驟94，移除該第一載板2時，該封裝膠層3無論是在加熱或是照光過程因熱產生的氣體，可藉由該第二載板4的通道422洩出，而可避免習知(如圖1所示)因為該第二承載板13與該封裝膠層12及半導體晶片200的接合面為密閉，使得該封裝膠層12於製程過程產生的氣體從接合介面洩出，造成該第二承載板13與該封裝膠層12剝離的缺點。

要說明的是，前述具有該圖案化連接層42的第二載板4，可用於取代一般以封裝材料封裝後需進行其它高溫製程，及須進行基板轉換的封裝製程的暫時承載基板，例如，扇出型晶圓級封裝(Fan-Out Wafer Level Package，FOWLP)，或是3維矽穿孔封裝(3D IC Through Silicon Via Package)過程中用於暫時承載晶片的承載基板，而可有效避免高溫製程過程產生的氣體所導致的缺點。

參閱圖5，本發明半導體元件封裝方法的一第二實施例，是用於製得如圖5所示之半導體封裝元件。

該半導體封裝元件包含一第三載板6，及一與該第三載板6連接的半導體封裝晶片300。

該第三載板6具有一第三承載基材61及一形成於該第三承載基材61表面的結合層62。

該半導體封裝晶片300具有一封裝膠層3，多個嵌設於該封裝膠層3的半導體晶片200，及一電連接線路5。其中，該等半導體晶片200彼此相對的該主動面201及該非主動面202會外露於該封裝膠層3，該電連接線路5為形成於該等半導體晶片200之該主動面201及該封裝膠層3表面，具有分佈形成於該等半導體晶片200的該主動面201及該封裝膠層3表面的電連接結構51及用於令該等半導體晶片200對外電連接的導電元件52，且該半導體封裝晶片300是以該電連接線路5與該第三載板6的該結合層62相結合。由於該等半導體晶片200及該封裝膠層3的相關說明與該第一實施例的半導體封裝元件相同，故不再多加說明。

參閱圖6，前述半導體元件封裝方法的該第二實施例包含一第一接合步驟91、一封裝步驟92、一第二接合步驟93、一第一載板移除步驟94、一電連接線路形成步驟95及一切割步驟96。其中，該步驟91~94與該第一實施例相同，因此，不再多加贅述，本實施例僅就該電連接線路形成步驟95及該切割步驟96進行說明。

配合參閱6及圖7，該電連接線路形成步驟95是於該第一載板移除步驟94，將該第一載板2移除，令該等半導體晶片200的該主動面201露出之後，再於等半導體晶片200的該主動面201形成一可與外界電連接的電連接線路5。

詳細的說，該電連接線路5為具有分佈形成於該等半導體晶片200的該主動面201及該封裝膠層3表面的電連接結構51及用於令該等半導體晶片200對外電連接的導電元件52。該電連接線路5係藉由一連串的半導體微影、化鍍、電鍍，及回焊等製程而形成，由於該電連接線路5的分佈形態及相關製程為本技術領域者所周知，因此，不再多加說明。

由於該電連接線路5形成過程中也會使用多次的高溫製程，因此，可再利用該第二載板4的通道422，讓該封裝膠層3於該步驟95的高溫製程過程中產生的氣體對外逸散，而避免氣體破壞該封裝膠層3與該第二載板4的接合介面，或是破壞該電連接結構51，而可維持該半導體封裝元件300的穩定性並提高整體製程的良率。

該切割步驟96是先將該電連接線路5與一第三載板6連接。其中，該第三載板6具有一第三承載基材61及一形成於該第三承載基材61表面的結合層62。且較佳地，該電連接線路5為僅崁入該結合層62，而可藉由該結合層62與具有不同結構型態之該電連接線路5相連接。

詳細的說，該切割步驟96是先將該電連接線路5與該第三載板6的該結合層62連接，接著，移除該第二載板4，令該等半導體晶片200的非主動面202及該封裝膠層3露出，即可得到如圖5所示之半導體封裝元件300，最後再自該封裝膠層3及該等半導體晶片200的間隙進行切割(如圖5中箭頭表示處)，即可得到單粒封裝的半導體封裝元件。之後，將該單粒封裝的半導體封裝元件自該第三載板6移除，利用該電連接線路5與其它的半導體封裝基板(圖未示)電連接，即可得到不同的封裝元件。

綜上所述，本發明藉由將該第二載板4的該連接層進行圖案化，而讓第二載板4的連接層形成具有通道422(間隙)的圖案化連接層42，因此，當利用具有該圖案化連接層42的第二載板4作為該等半導體晶片200封裝過程之暫時承載基板時，可讓封裝材料(封裝膠層3)因高溫製程產生的揮發氣體藉由該通道422洩出，而避免因揮發氣體的擠壓，造成對封裝結構的破壞而對後續製程造成影響的問題，故確實能達成本發明的目的。

惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。

11‧‧‧第一承載板
41‧‧‧第二承載基材
111‧‧‧第一離型層
42‧‧‧圖案化連接層
12‧‧‧封裝膠層
5‧‧‧電連接線路
13‧‧‧第二承載板
51‧‧‧電連接結構
131‧‧‧第二離型層
52‧‧‧導電元件
14‧‧‧電連接線路
421‧‧‧連接塊
15‧‧‧第三承載板
422‧‧‧通道
200‧‧‧半導體晶片
6‧‧‧第三載板
201‧‧‧主動面
61‧‧‧第三承載基材
202‧‧‧非主動面
62‧‧‧結合層
203‧‧‧側面
91‧‧‧第一接合步驟
300‧‧‧半導體封裝晶片
92‧‧‧封裝步驟
2‧‧‧第一載板
93‧‧‧第二接合步驟
21‧‧‧第一承載基材
94‧‧‧第一載板移除步驟
22‧‧‧黏著層
95‧‧‧電連接線路形成步驟
3‧‧‧封裝膠層
96‧‧‧切割步驟
4‧‧‧第二載板

本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是習知半導體晶片尺寸封裝的流程示意圖； 圖2是該第一實施例封裝得到的半導體封裝元件的結構示意圖； 圖3是該第一實施例的一文字流程圖； 圖4是該第一實施例的一流程示意圖； 圖5是該第二實施例封裝得到的半導體封裝元件的結構示意圖； 圖6是該第二實施例的一文字流程圖；及 圖7是該第二實施例的一流程示意圖。

200‧‧‧半導體晶片

201‧‧‧主動面

202‧‧‧非主動面

203‧‧‧側面

3‧‧‧封裝膠層

4‧‧‧第二載板

41‧‧‧第二承載基材

42‧‧‧圖案化連接層

421‧‧‧連接塊

422‧‧‧通道

Claims (10)

1. 一種半導體封裝用的載板，包含： 一承載基材;及 一圖案化連接層，形成於該承載基材的其中一表面。
2. 如請求項1所述半導體封裝用的載板，其中，該圖案化連接層具有至少一個連接塊，及定義出該至少一個連接塊的通道，且該承載基材的表面會藉由該通道對外裸露。
3. 一種半導體封裝元件，包含： 一載板，具有如請求項1所述之結構； 至少一半導體晶片，具有一主動面、一與該主動面相對的非主動面，及一連接該主動面與該非主動面的側面，該至少一半導體晶片經由該非主動面與該載板的圖案化連接層相連接；及 一封裝膠層，覆蓋該至少一半導體晶片的側面及該承載基材露出之表面，且令該至少一半導體晶片的該主動面露出。
4. 如請求項3所述的半導體封裝元件，還包含，一位於該至少一半導體晶片的該主動面，並與該至少一半導體晶片電連接的電連接線路。
5. 一種半導體元件封裝方法，包含： 一第一接合步驟，準備至少一個半導體晶片，該至少一半導體晶片具有一主動面及一與該主動面相對的非主動面，將該至少一個半導體晶片的主動面與一第一載板相連接； 一封裝步驟，形成一包覆該至少一個半導體晶片與該第一載板露出之表面的封裝膠層； 一第二接合步驟，提供一第二載板，該第二載板具有一第二承載基材，及一形成於該第二承載基材其中一表面的圖案化連接層，將該第二載板以該圖案化連接層與該封裝膠層遠離該第一載板的表面相連接；及 一第一載板移除步驟，將該第一載板移除，令該至少一半導體晶片的該主動面露出。
6. 如請求項5所述的半導體元件封裝方法，其中，該圖案化連接層具有至少一個與該至少一半導體晶片相對應的連接塊，及定義出該至少一連接塊的通道，且該第二承載基材的表面會經由該通道對外裸露。
7. 如請求項6所述的半導體元件封裝方法，其中，該封裝步驟還進一步自該封裝膠層遠離該第一載板的表面，移除該封裝膠層至令該至少一半導體晶片的該非主動面露出，且該第二接合步驟是以該圖案化連接層的至少一連接塊與該至少一半導體晶片露出的非主動面相連接。
8. 如請求項5所述的半導體元件封裝方法，還包含，一實施於該第一載板移除步驟之後的電連接線路形成步驟，於該至少一半導體封裝元件的該主動面形成一可與外界電連接的電連接線路。
9. 如請求項8所述的半導體元件封裝方法，還包含，一實施於該電連接線路形成步驟之後的切割步驟，將該電連接線路與一第三載板連接，接著移除該第二載板，令該至少一個半導體晶片的非主動面及封裝膠層的表面露出，最後自該封裝膠層的表面進行切割，即可得到單粒的半導體封裝元件。
10. 如請求項5所述的半導體元件封裝方法，其中，該第一載板具有一與該至少一半導體晶片連接的黏著層，且該黏著層及該圖案化連接層是分別選自光解黏材料或熱解黏材料。