TW201738867A - 畫素矩陣 - Google Patents

Abstract

一種畫素矩陣包含互相鄰接的畫素組。畫素組包含兩個畫素。每一畫素包含三個呈四邊形的子畫素。子畫素中任一者的相鄰兩邊緣分別鄰接其他兩者，以使每一畫素呈六邊形。畫素內的子畫素顏色相異。其中畫素組其中一畫素的三個子畫素的形狀經旋轉180度後，與另一畫素的三個子畫素的形狀實質上相同，且兩個畫素鄰接的子畫素互相對應。

Description

畫素矩陣

本發明是有關於一種畫素矩陣，特別是有關於非矩形的畫素矩陣。

隨著顯示裝置的輕量化與薄型化發展，顯示裝置也逐漸被應用於更多樣的電子產品中，以顯示電子產品欲呈現予使用者的相關資訊。然而，為適應日漸分歧的多樣化應用，像是應用於穿戴型裝置、觸控裝置或家用電器等電子產品的顯示裝置，讓顯示裝置的發光型態、灰階顯示與耗電量等都有著不小的改變。相較於此，多數的顯示裝置內所包含的畫素矩陣的變化就小的多，於不同電子產品間所具有之多種不同形狀的外框限制下，多數的顯示裝置中，仍以方形或矩形的畫素作為畫素矩陣的基本單元，用方形或矩形的畫素去組合、覆蓋以填滿外框所框限的顯示面之顯示形狀，期能覆蓋更多的畫素面積，並得以採用較簡單的控制電路來控制畫素的顯示狀態。

誠然，以方形或矩形為基本單元的畫素矩陣可有效率地覆蓋不同形狀之外框的中央部分。然而，即便提高方形或矩形之基本單元的解析度，大多數顯示裝置之外框的邊緣區域仍無法被有效率地覆蓋。更遑論在畫素基本單元的解析度增 加有其上限的情況下，其表現更加受限。是故，在非矩形顯示裝置之外框的邊緣區域，子畫素的顏色可能因外框遮蔽而無法完全顯示，使得邊緣區域的畫素顏色因混色異常而無法正常顯色。此外，無論是捨棄邊緣區域的畫素內縮畫素組邊界或讓混色異常的畫素發色，皆會讓外框的顯示區於邊緣處產生如鋸齒般的形狀而看起來不平整。由此可見，上述現有的架構，顯然仍存在不便與缺陷，而有待加以進一步改進，讓不同形狀的顯示模組的顯示面積能有效率地被畫素矩陣填滿。為了解决上述問題，相關領域莫不費盡心思來謀求解决之道，但長久以來一直未見適用的方式被發展完成。因此，如何能有效解决上述問題，實屬當前重要研發課題之一，亦成為當前相關領域亟需改進的目標。

本發明之一技術態樣是有關於一種畫素矩陣內的畫素組，其利用兩個六邊形畫素組成之畫素組，並以畫素組作為畫素矩陣的基本單元，組合畫素組，以最大化地覆蓋各種不同顯示裝置的外框所框限的顯示面之顯示形狀，使得畫素組能更有效率地填滿不同形狀之外框內的空間，特別是靠近外框邊緣的區域。此外，透過配置畫素內之子畫素的分割方式，讓本發明的畫素組仍可採用較簡單的控制電路來控制畫素的顯示狀態。如此一來，可於不增加控制電路之複雜性的情況下，使畫素矩陣更佳地、更有效率地覆蓋不同形狀的顯示裝置之外框所框限的顯示面，以減少或避免顯示裝置於外框的邊緣區域 產生較差的發色效果與影像效果。

本發明提供一種畫素矩陣包含複數個畫素組。複數個畫素組互相鄰接。每一畫素組分別包含第一畫素以及第二畫素。第一畫素包含第一子畫素、第二子畫素以及第三子畫素。第一子畫素、第二子畫素以及第三子畫素呈四邊形。第一子畫素、第二子畫素與第三子畫素中之任一者的相鄰兩邊緣分別鄰接其他者，以使第一畫素呈六邊形。第一子畫素、第二子畫素與第三子畫素的顏色相異。第二畫素包含第四子畫素、第五子畫素以及第六子畫素。第四子畫素、第五子畫素以及第六子畫素呈四邊形。第四子畫素、第五子畫素與第六子畫素中之任一者的相鄰兩邊緣分別鄰接其他者，以使第二畫素呈六邊形。第四子畫素、第五子畫素與第六子畫素的顏色相異。其中第一畫素的第一子畫素、第二子畫素以及第三子畫素的形狀，經旋轉180度後，與第二畫素的第四子畫素、第五子畫素以及第六子畫素的形狀實質上相同，且第四子畫素與第一子畫素相對應。第二畫素的第四子畫素鄰接第一畫素的第一子畫素。

在本發明一或多個實施方式中，上述之第一子畫素的顏色與第四子畫素的顏色相異。

在本發明一或多個實施方式中，上述之第一子畫素、第二子畫素、第三子畫素、第四子畫素、第五子畫素以及第六子畫素的顏色各為紅色、藍色或綠色。

在本發明一或多個實施方式中，上述之第一子畫素、第二子畫素、第三子畫素、第四子畫素、第五子畫素以及第六子畫素的顏色各為黃色、青色或紅紫色。

在本發明一或多個實施方式中，上述之第一子畫素、第二子畫素、第三子畫素、第四子畫素、第五子畫素以及第六子畫素呈平行四邊形。

在本發明一或多個實施方式中，上述之第一子畫素與第四子畫素呈菱形。第二子畫素、第三子畫素、第五子畫素以及第六子畫素呈平行四邊形。

在本發明一或多個實施方式中，上述之第二子畫素以及第三子畫素為邊長與第一子畫素相等的菱形，使得第一畫素呈正六邊形。第五子畫素以及第六子畫素為邊長與第四子畫素相等的菱形，使得第二畫素呈正六邊形。

在本發明一或多個實施方式中，上述之第二子畫素與第三子畫素鄰接的邊緣平行於第一方向，第五子畫素與第六子畫素鄰接的邊緣平行於第一方向。

在本發明一或多個實施方式中，上述之第一子畫素與第四子畫素實質上沿垂直第一方向的第二方向依序鄰接。第二子畫素與第三子畫素實質上沿第二方向交錯鄰接。第五子畫素與第六子畫素實質上沿第二方向交錯鄰接。

在本發明一或多個實施方式中，上述之任一畫素組的第二子畫素於第一方向鄰接第二畫素組的第六子畫素，以及任一畫素組的第三子畫素於第一方向鄰接第三畫素組的第五子畫素。

在本發明一或多個實施方式中，上述之複數個畫素組的排列方式為蜂巢式排列。

在本發明一或多個實施方式中，上述之第一子畫 素的第一邊緣與該第二子畫素的第一邊緣相鄰接，第一子畫素的第二邊緣與第三子畫素的第一邊緣相鄰接，以及第二子畫素的第二邊緣與第三子畫素的第二邊緣相鄰接。其中第一子畫素的第一邊緣與第二邊緣相連接，第二子畫素的第一邊緣與第二邊緣相連接，第三子畫素的第一邊緣與第二邊緣相連接，第一子畫素的第三邊緣與第四邊緣、該第二子畫素的第三邊緣與第四邊緣以及第三子畫素的第三邊緣與第四邊緣依次頭尾連接，組合作為六邊形的六個邊緣形成第一畫素。第四子畫素的第一邊緣與第五子畫素的第一邊緣相鄰接，第四子畫素的第二邊緣與第六子畫素的第一邊緣相鄰接，以及第五子畫素的第二邊緣與第六子畫素的第二邊緣相鄰接，其中第四子畫素的第一邊緣與第二邊緣相連接，第五子畫素的第一邊緣與第二邊緣相連接，第六子畫素的第一邊緣與第二邊緣相連接，第四子畫素的第三邊緣與第四邊緣、第五子畫素的第三邊緣與第四邊緣以及第六子畫素的第三邊緣與第四邊緣依次頭尾連接，組合作為六邊形的六個邊緣形成第二畫素。

在本發明一或多個實施方式中，上述之畫素矩陣更包含複數個資料線組以及複數個掃描線。每一資料線組包含第一資料線、第二資料線以及第三資料線。第一資料線沿複數個鄰接之畫素組的第四子畫素的第一邊緣與第二邊緣延伸。第二資料線沿複數個鄰接之畫素組的第一子畫素的第一邊緣與第二邊緣延伸。第三資料線，沿複數個鄰接之畫素組的第二子畫素的第四邊緣以及第三子畫素的第三邊緣延伸。複數個掃描線互相平行設置。掃描線分別通過第一資料線、第二資料線以 及第三資料線，並與第一資料線、第二資料線以及第三資料線電性連接。

在本發明一或多個實施方式中，上述之第一資料線、第二資料線以及第三資料線分別具有複數個轉折點，位於第一資料線、第二資料線以及第三資料線的彎折處。複數個掃描線與第一資料線、第二資料線以及第三資料線分別交於轉折點。

在本發明一或多個實施方式中，上述之第二子畫素與第三子畫素鄰接的邊緣平行於第一方向，複數個掃描線實質上沿第一方向延伸，並分別橫跨複數個第一子畫素以及複數個第四子畫素。

在本發明一或多個實施方式中，上述之掃描線分別與第一資料線共同控制掃描線所橫跨的第一子畫素或第四子畫素。

在本發明一或多個實施方式中，上述之第二資料線與掃描線共同控制第二子畫素以及第三子畫素，以及第三資料線與掃描線共同控制第五子畫素以及第六子畫素。

在本發明一或多個實施方式中，上述之畫素矩陣更包含複數個掃描線以及複數個資料線。掃描線中複數個分別沿第四子畫素的第一邊緣與第二邊緣延伸。掃描線中另外的複數個分別沿第一子畫素的第一邊緣與第二邊緣延伸。掃描線中另外的複數個分別沿第二子畫素的第四邊緣以及第三子畫素的第三邊緣延伸。資料線互相平行設置。資料線分別通過掃描線，並與掃描線電性連接。

在本發明一或多個實施方式中，上述之畫素矩陣更包含複數個第一訊號線、複數個第二訊號線以及複數個電晶體。每一第一訊號線具有複數轉折點。第一訊號線其中之一沿第一子畫素與第二子畫素鄰接的邊緣，以及第一子畫素與第三子畫素鄰接的邊緣延伸。第一訊號線其中之一沿第四子畫素與第五子畫素鄰接的邊緣，以及第四子畫素與第六子畫素鄰接的邊緣延伸。第一訊號線其中之一沿第二子畫素與第六子畫素鄰接的邊緣，以及第三子畫素與第五子畫素鄰接的邊緣延伸。複數個第二訊號線互相平行設置並分別與複數個第一訊號線相交於轉折點。第二訊號線其中之一沿第二子畫素與第三子畫素鄰接的邊緣，以及第五子畫素與第六子畫素鄰接的邊緣延伸並橫跨複數個第一子畫素。第二訊號線其中之一沿第二子畫素與第三子畫素鄰接的邊緣，以及第五子畫素與第六子畫素鄰接的邊緣延伸，並橫跨複數個第四子畫素。複數個電晶體用以控制所對應的畫素組之子畫素。電晶體分別位於第一訊號線與第二訊號線的交會處，並分別電性連接對應的第一訊號線之一與第二訊號線之一。

100‧‧‧畫素矩陣

120‧‧‧畫素組

140‧‧‧第一畫素

142/142e/142f‧‧‧第一子畫素

144‧‧‧第二子畫素

146‧‧‧第三子畫素

142a/144a/146a‧‧‧第一邊緣

142b/144b/146b‧‧‧第二邊緣

142c/144c/146c‧‧‧第三邊緣

142d/144d/146d‧‧‧第四邊緣

160‧‧‧第二畫素

162/162e/162f‧‧‧第四子畫素

164/164e/164f‧‧‧第五子畫素

166/166e/166f‧‧‧第六子畫素

162a/164a/166a‧‧‧第一邊緣

162b/164b/166b‧‧‧第二邊緣

162c/164c/166c‧‧‧第三邊緣

162d/164d/166d‧‧‧第四邊緣

180‧‧‧資料線組

182‧‧‧第一資料線

184‧‧‧第二資料線

186‧‧‧第三資料線

190‧‧‧轉折點

200‧‧‧外框

400‧‧‧畫素矩陣

420‧‧‧外框

500‧‧‧畫素矩陣

520‧‧‧外框

600‧‧‧畫素矩陣

620‧‧‧外框

700‧‧‧畫素矩陣

c1/c2/c3‧‧‧中心

Gate1、Gate2、Gate3、Gate4‧‧‧掃描線

X‧‧‧第一方向

Y‧‧‧第二方向

θ1‧‧‧第一角度

θ2‧‧‧第二角度

θ3‧‧‧第三角度

θ4‧‧‧第四角度

θ5‧‧‧第五角度

θ6‧‧‧第六角度

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖繪示依據本發明多個實施方式之畫素矩陣的示意圖。

第2圖繪示依據本發明多個實施方式之畫素組的示意圖。

第3圖繪示依據本發明多個實施方式之畫素組的示意圖。

第4圖繪示依據本發明另外多個實施方式之畫素組的示意圖。

第5圖至第7圖繪示依據本發明多個不同實施方式之複數個畫素及/或畫素組的配置方式的示意圖。

第8圖繪示依據本發明多個實施方式的複數個畫素組與資料線組之配置的示意圖。

第9圖繪示依據本發明多個實施方式的第一畫素、第二畫素、資料線組與掃描線共同配置的示意圖。

第10圖繪示依據本發明另外多個實施方式的第一畫素、第二畫素、資料線組與掃描線共同配置的示意圖。

除非有其他表示，在不同圖式中相同之號碼與符號通常被當作相對應的部件。該些圖示之繪示為清楚表達該些實施方式之相關關聯而非繪示該實際尺寸。

以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與組件在圖式中將以簡單示意的方式繪示之。

在本文中，使用第一、第二與第三等等之詞彙，是用於描述各種元件、組件、區域、層與/或區塊是可以被理 解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此，在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本發明的本意。

第1圖為依據本發明多個實施方式繪示之畫素矩陣100的示意圖。第2圖繪示依據本發明多個實施方式之畫素組120的示意圖。參照第1圖，畫素矩陣100包含複數個第一畫素140以及第二畫素160，其中每一第一畫素140、第二畫素160為六邊形，且彼此互相鄰接。然而，為簡化驅動第一畫素140以及第二畫素160的驅動方式，可進一步將畫素矩陣100中的第一畫素140以及第二畫素160兩兩組合成畫素組120(如第2圖所繪示)，以便於設置對應的控制線路，將如後詳述。值得注意的是，此處所舉之外框200形狀與第一畫素140以及第二畫素160覆蓋之方式，僅為示例，並非用以限制本發明可適用的外框形狀或採用之覆蓋的方式，此外，此處所指之外框200可為顯示區的外緣或邊緣。在部分的多個實施方式中，外框200內的畫素矩陣100僅具有完整的第一畫素140以及第二畫素160，而畫素矩陣100中與外框200重疊的第一畫素140或第二畫素160被捨棄，使得畫素矩陣100內縮於外框200中。在其他的多個實施方式中，畫素矩陣100於外框200的邊緣可具有不完整的第一畫素140以及第二畫素160，以填滿外框200內的空間，部分超出外框200框限範圍的畫素，仍可正常運作，但僅有位於外框200框限範圍內的部分所發的光，能顯示 於顯示裝置上。應瞭解到，本領域具有通常知識者，當可視實際需要，在不脫離本揭露的精神和範圍下，做適度的修改或替代，只要能夠最大化地覆蓋外框200內之空間，且讓外框200所顯示的視覺效果於邊緣上較為平滑即可。在多個實施方式中，複數個第一畫素140以及第二畫素160的排列方式實質上與蜂巢式排列類似。

由於畫素矩陣100為以六邊形畫素之第一畫素140以及第二畫素160作為基本單元所組成，相較矩形或正方形的畫素，六邊形的畫素經組合後，可更有效率地且最大化地覆蓋各種不同形狀之外框200所框限的顯示形狀中之空間。尤其是較靠近外框200邊緣的區域。舉例來說，在部分的實施方式中，如第1圖所繪示之圓形的外框200，於不超出外框200的條件下，由同樣邊長之六邊形所組成之畫素矩陣100的覆蓋率為99.836%，相較由同樣邊長之正方形來填滿外框200間的空間，則覆蓋率降低至98.851%。若僅解析靠近外框200之邊緣的區域，此比例的差距將更擴大。由此可見，採用由六邊形畫素作為基本單元的畫素矩陣100將可更佳地、更有效率地覆蓋不同形狀的顯示裝置之外框200所框限的顯示面，以減少或避免顯示裝置於外框200的邊緣區域產生較差的發色效果與影像效果。特別是應用於非矩形之外框，其效果更佳。值得注意的是，此處所繪示之正六邊形僅為示例，並非用以限制本發明的六邊形僅能為正六邊形。

此外，相較相鄰兩邊夾垂直90度之夾角，六邊形的兩邊間所夾之夾角多為角度大於90度之鈍角，使得兩相鄰 的六邊形所形成的外緣非為階梯狀，而為較和緩之斜向的坡度。同時，兩相鄰之六邊形的邊緣非如正方形或矩形的畫素矩陣彼此切齊。因此，位於畫素矩陣100中最外側的六邊形，其相較以矩形或正方形為基本單元而呈鋸齒狀的畫素矩陣之邊緣，可稍微減緩邊緣的鋸齒視覺效果。

第3圖為依據本發明多個實施方式繪示之畫素組120的示意圖，其中較粗的線段分別表示第一畫素140與第二畫素160的輪廓，而較細的線段係將第一畫素140分割成第一子畫素142、第二子畫素144與第三子畫素146的組合，以及將第二畫素160分割成第四子畫素162、第五子畫素164與第六子畫素166的組合。如第3圖所繪示，在此實施方式中，每一畫素組120可分別包含第一畫素140以及第二畫素160，其中第一畫素140與第二畫素160間的相對關係，將如後詳述。第一畫素140包含第一子畫素142、第二子畫素144以及第三子畫素146。第一子畫素142、第二子畫素144以及第三子畫素146皆呈四邊形，例如平行四邊形。第一子畫素142、第二子畫素144與第三子畫素146中之任一者的相鄰兩邊緣分別鄰接其他者，以使第一畫素140呈六邊形。第二畫素160包含第四子畫素162、第五子畫素164以及第六子畫素166。第四子畫素162、第五子畫素164以及第六子畫素166皆呈四邊形，例如平行四邊形。第四子畫素162、第五子畫素164與第六子畫素166中之任一者的相鄰兩邊緣分別鄰接其他者，以使第二畫素160呈六邊形。換句話說，第一子畫素142、第二子畫素144以及第三子畫素146可為六邊形之第一畫素140的分割，且分割形 成之第一子畫素142、第二子畫素144以及第三子畫素146呈四邊形。同樣地，第四子畫素162、第五子畫素164與第六子畫素166為六邊形之第二畫素160的分割。在多個實施方式中，第一畫素140的第一子畫素142、第二子畫素144以及第三子畫素146的形狀，經旋轉180度後，與第二畫素160的第四子畫素162、第五子畫素164以及第六子畫素166的形狀實質上相同，且第四子畫素162與第一子畫素142可相對應。第二畫素160的第四子畫素162鄰接於第一畫素140的第一子畫素142。

如第3圖所示，各子畫素由不同的網格填滿，而不同網格圖樣可代表不同顏色的子畫素。在此實施方式中，第一子畫素142、第二子畫素144與第三子畫素146的顏色相異，第四子畫素162、第五子畫素164與第六子畫素166的顏色相異，且第一子畫素142的顏色與第四子畫素162的顏色相異。在此實施方式中，第一畫素140與第二畫素160的顏色配置可如第2圖所示，第一子畫素142的顏色與第五子畫素164的顏色相同，第二子畫素144的顏色與第六子畫素166的顏色相同，第三子畫素146的顏色與第四子畫素162的顏色相同。如此一來，第一畫素140與第二畫素160的發色經混光後，可較為均勻。

值得注意的是，此處所舉之第一畫素140與第二畫素160中顏色的配置方式與各子畫素的面積配置，僅為示例，其並非用以限制本發明。應瞭解到，本領域具有通常知識者，當可視實際需要，在不脫離本揭露的精神和範圍下，做適度的修改或替代，只要能夠讓第一子畫素142、第二子畫素144 與第三子畫素146的組合以及第四子畫素162、第五子畫素164與第六子畫素166的組合分別具有三種不同顏色，且於第一畫素140與第二畫素160共同工作時，畫素組120的混色均勻即可。

在多個實施方式中，第一子畫素142、第二子畫素144、第三子畫素146、第四子畫素162、第五子畫素164以及第六子畫素166的顏色各為紅色、藍色或綠色。舉例來說，第一子畫素142、第二子畫素144與第三子畫素146的顏色可分別為紅色、綠色以及藍色，以及第四子畫素162、第五子畫素164與第六子畫素166的顏色可分別為藍色、綠色以及紅色。應瞭解到，此處所述之第一子畫素142、第二子畫素144、第三子畫素146、第四子畫素162、第五子畫素164以及第六子畫素166的顏色配置僅為示例，並非用以限制本揭露。此外，在另外多個實施方式中，第一子畫素142、第二子畫素144、第三子畫素146、第四子畫素162、第五子畫素164以及第六子畫素166的顏色也可各為黃色(yellow)、青色(cyan)以及紅紫色(magenta)其中之一。

在此實施方式中，第一子畫素142、第二子畫素144、第三子畫素146、第四子畫素162、第五子畫素164以及第六子畫素166可呈平行四邊形。在另外的多個實施方式中，第一子畫素142、第二子畫素144、第三子畫素146、第四子畫素162、第五子畫素164以及第六子畫素166也可為不規則的四邊形。在多個實施方式中，第一子畫素142、第二子畫素144與第三子畫素146分別具有的面積可不相同。在多個實施方式 中，第四子畫素162、第五子畫素164與第六子畫素166分別具有的面積可不相同。

第4圖為依據本發明另外一個實施方式所繪示之畫素組120的示意圖。如第4圖所示，在此實施方式中，第一子畫素142與第四子畫素162呈菱形。第二子畫素144、第三子畫素146、第五子畫素164以及第六子畫素166呈平行四邊形。更進一步地，在另外的實施方式中，第二子畫素144以及第三子畫素146為邊長與第一子畫素142相等的菱形，且每一子畫素以夾持其中一個鈍角的兩相鄰邊分別與其他兩子畫相鄰接，使得第一畫素140呈正六邊形；相似地，第五子畫素164以及第六子畫素166為邊長與第四子畫素162相等的菱形，使得第二畫素160呈正六邊形。

在此實施方式中，第一子畫素142的第一邊緣142a與該第二子畫素144的第一邊緣144a相鄰接，第一子畫素142的第二邊緣142b與第三子畫素146的第一邊緣146a相鄰接，以及第二子畫素144的第二邊緣144b與第三子畫素146的第二邊緣146b相鄰接。其中第一子畫素142的第一邊緣142a與第二邊緣142b相連接，夾持第一角度θ1，第二子畫素144的第一邊緣144a與第二邊緣144b相連接，夾持第二角度θ2，第三子畫素146的第一邊緣146a與第二邊緣146b相連接，夾持第三角度θ3；第一子畫素142另具有第三邊緣142c與第四邊緣142d、該第二子畫素144另具有第三邊緣144c與第四邊緣144d以及第三子畫素146另具有第三邊緣146c與第四邊緣146d，其依次組合成為六邊形的六個邊緣而形成六邊形的第 一畫素140。當第一角度θ1、第二角度θ2以及第三角度θ3實質相等且上述六個邊緣的邊長實質相等時，第一畫素140為正六邊形。在此實施方式中，第四子畫素162的第一邊緣162a與第五子畫素164的第一邊緣164a相鄰接，第四子畫素162的第二邊緣162b與第六子畫素166的第一邊緣166a相鄰接，以及第五子畫素164的第二邊緣164b與第六子畫素166的第二邊緣166b相鄰接，其中第四子畫素162的第一邊緣162a與第二邊緣162b相連接，夾持第四角度θ4，第五子畫素164的第一邊緣164a與第二邊緣164b相連接，夾持第五角度θ5，第六子畫素166的第一邊緣166a與第二邊緣166b相連接，夾持第六角度θ6；第四子畫素162另具有第三邊緣162c與第四邊緣162d、第五子畫素164另具有第三邊緣164c與第四邊緣164d以及第六子畫素166另具有第三邊緣166c與第四邊緣166d，依次組合成為六邊形的六個邊緣而形成六邊形的第二畫素160。當第四角度θ4、第五角度θ5以及第六角度θ6實質相等且上述六個邊緣的邊長實質相等時，第二畫素160為正六邊形。在此實施方式中，第一畫素140以第一子畫素142的第三邊緣142c或第四邊緣142d與第二畫素160之第四子畫素162的第三邊緣162c或第四邊緣162d相鄰接而形成畫素組120。值得注意的是，此處所繪示之正六邊形僅為示例，並非用以限制本發明的六邊形僅能為正六邊形。

如前所述，第二子畫素144以第二邊緣144b與第三子畫素146鄰接，在此實施方式中，第二子畫素144的第二邊緣144b以及第三子畫素146的第二邊緣146b之延伸方向實 質上平行於第一方向X，例如水平方向。同樣地，第五子畫素164以第二邊緣164b與第六子畫素166鄰接，在此實施方式中，第五子畫素164的第二邊緣164b以及第六子畫素166的第二邊緣166b之延伸方向實質上平行於第一方向X。值得注意的是，在其他的實施方式中，第五子畫素164的第二邊緣164b也可沿與第二子畫素144的第二邊緣144b不同方向延伸，此處所述之畫素組120僅為其中一實施例，然並非用以限制本發明。應瞭解到，本領域具有通常知識者，當可視實際需要，在不脫離本揭露的精神和範圍下，做適度的修改或替代。

第5圖至第7圖為依據本發明多個不同實施方式繪示複數個第一畫素140與第二畫素160以及畫素組120的配置方式的示意圖，其中虛線部分分別示意的表示顯示裝置的外框420、520、620。參見第5圖，在此實施方式中，複數畫素組120沿第一方向X以及實質上垂直第一方向X的第二方向Y依序鄰接成陣列，其中第一子畫素142與第四子畫素162實質上沿第二方向Y依序鄰接，第二子畫素144與第三子畫素146實質上沿第二方向Y交錯鄰接，第五子畫素164與第六子畫素166實質上沿第二方向Y交錯鄰接。值得注意的是，此處所繪示之與第一方向X實質上垂直之第二方向Y僅為示例，並非用以限制本發明。本領域具有通常知識者，當可視實際需要，在不脫離本揭露的精神和範圍下，做適度的修改或替代，只要第二方向Y與第一方向X相異即可。

在此實施方式中，畫素組120的第二子畫素144於第一方向X鄰接另一畫素組120的第六子畫素166，以及畫 素組120的第三子畫素146於第一方向X鄰接另一畫素組120的第五子畫素164。值得注意的是，此處所繪示之鄰接的關係僅為示例，並非用以限制本發明，即便第二子畫素144與第三子畫素146交換，而讓其鄰接關係改變，也當屬本發明所保護之範圍，本領域具有通常知識者，當可視實際需要，在不脫離本揭露的精神和範圍下，做適度的修改或替代。

共同參照第6圖與第5圖，即便第6圖中各畫素組120的第一畫素140與第二畫素160的排列方向改變，各畫素組120與第一畫素140與第二畫素160間的相對關係，仍與第5圖中所述之關係實質上相同。然而，比較第6圖與第5圖所繪示之畫素矩陣500與畫素矩陣400，可見畫素矩陣500中的第一畫素140與第二畫素160的排列係以畫素矩陣400中的第一畫素140與第二畫素160順時針旋轉約90度，再依第一方向X與第二方向Y矩陣排列，其中畫素矩陣500中的第一畫素140與第二畫素160於第一方向X與第二方向Y之長寬比與畫素矩陣400中繪示之第一畫素140與第二畫素160於第一方向X與第二方向Y之長寬比不同，顯見第一畫素140與第二畫素160可藉由改變長寬比而適應於不同長寬比之顯示裝置的外框。但不限於此，於部分的實施方式中，也可透過增加更多的畫素組120的方法，以覆蓋不同長寬比之顯示裝置的外框。本領域具有通常知識者，當可視實際需要，在不脫離本揭露的精神和範圍下，做適度的修改或替代。

共同參照第5圖至第7圖，第5圖、第6圖與第7圖分別繪示畫素矩陣400以中心c1為中心、畫素矩陣500以中心 c2為中心以及畫素矩陣600以中心c3為中心，分別以第一畫素140、第二畫素160或畫素組120組合，並最大化地覆蓋外框420、520、620所框限的面積。然而，第5圖、第6圖與第7圖所繪示之配置的覆蓋方式略有差異不同。在本揭露的多個實施方式中，舉例來說，像是第5圖中繪示的情況，畫素矩陣400的中心c1可位於單一畫素的中心，舉例來說，畫素矩陣400的中心c1與第二畫素160的中心實質上重合。同時，位於邊緣的第一畫素140或第二畫素160其邊緣與外框420至少部分切齊，使得邊緣的第一畫素140或第二畫素160其極小部分的面積位於外框420外，但對第一畫素140或第二畫素160整體的發光面積影響甚微，而不致讓第一畫素140或第二畫素160的混色不均勻。在本揭露另外的多個實施方式中，舉例來說，於第6圖中繪示的情況，畫素矩陣500的中心c2可位於單一畫素的中心，舉例來說，畫素矩陣500的中心c2與第二畫素160的中心實質上重合。同時，位於邊緣的第一畫素140或160之邊界可內縮於外框520中，以避免部分第一畫素140或第二畫素160的面積超出外框520所框線的範圍。在本揭露其他的多個實施方式中，舉例來說，於第7圖中繪示的情況，畫素矩陣600的中心c3可位於畫素鄰接的邊緣上。同時，位於邊緣的第一畫素140或第二畫素160邊界上的端點可位於外框620上，使得邊緣的第一畫素140或第二畫素160部分的面積位於外框620外。因此，選用此實施方式可配合不同需求的外框以達致更大的覆蓋面積。

值得注意的是，此處所舉之畫素的配置方式與各 畫素相對外框之配置，僅為示例，其並非用以限制本發明。應瞭解到，本領域具有通常知識者，當可視實際需要，在不脫離本揭露的精神和範圍下，做適度的修改或替代，只要能夠取得覆蓋面積與邊緣畫素之混色間較佳的平衡即可。

第8圖為依據本發明多個實施方式繪示的複數個畫素組120與資料線組180之配置的示意圖，其中畫素組120中各子畫素的邊緣用虛線表示。第9圖為放大第8圖中虛線框所框限之範圍，並依據本發明多個實施方式繪示的第一畫素140、第二畫素160、資料線組180與掃描線Gate1、Gate2、Gate3、Gate4共同配置的示意圖，其中畫素組120中各子畫素的邊緣用虛線表示。如第8圖與第9圖所繪示，在此實施方式中，畫素矩陣700可更包含複數個資料線組180以及複數個掃描線Gate1、Gate2、Gate3、Gate4(繪示於第9圖)。在多個實施方式中，每一資料線組180可包含第一資料線182、第二資料線184以及第三資料線186。在此實施方式中，第一資料線182可沿複數個行方向(Y方向)鄰接之畫素組120的第四子畫素162的第一邊緣162a與第二邊緣162b延伸。第二資料線184可沿複數個行方向鄰接之畫素組120的第一子畫素142的第一邊緣142a與第二邊緣142b延伸。第三資料線186可沿複數個行方向鄰接之畫素組120的第一畫素140與複數個相鄰行方向鄰接之畫素組120的第二畫素160之間延伸，亦即可沿複數個行方向鄰接之畫素組120的第二子畫素144的第四邊緣144d以及第三子畫素146的第三邊緣146c延伸，換句話說，可沿複數個行方向鄰接之畫素組120的第五子畫素164的第四邊緣 164d以及第六子畫素166的第三邊緣166c延伸，但不限於此。

參照第9圖，畫素矩陣700所包含的複數個掃描線Gate1、Gate2、Gate3、Gate4互相平行設置。掃描線Gate1、Gate2、Gate3、Gate4分別與第一資料線182、第二資料線184以及第三資料線186相交，並分別與各電晶體電性連接。值得注意的是，此處所繪示之掃描線Gate1、Gate2、Gate3、Gate4的數量以及其沿第一方向X延伸僅為示例，並非用以限制本發明。本領域具有通常知識者，當可視實際需要，在不脫離本揭露的精神和範圍下，做適度的修改或替代，只要能夠讓掃描線Gate1、Gate2、Gate3、Gate4彼此分開，且與第一資料線182、第二資料線184以及第三資料線186分別相交，並透過位於交會處(如轉折點190)的電晶體控制各個子畫素即可。

在多個實施方式中，第一資料線182、第二資料線184以及第三資料線186為鋸齒形或Z字形，分別具有複數個轉折點190，位於第一資料線182、第二資料線184以及第三資料線186的彎折處。換句話說，由於第一資料線182、第二資料線184以及第三資料線186分別沿著畫素組120中各子畫素的不同邊緣延伸，所謂的轉折點190其實與各子畫素的端點於空間上可互相重疊。複數個掃描線Gate1、Gate2、Gate3、Gate4與第一資料線182、第二資料線184以及第三資料線186分別相交於多個不同的轉折點190。

由於畫素矩陣700所包含之資料線組180與掃描線Gate1、Gate2、Gate3、Gate4與一般的縱橫交錯之資料線與掃描線的掃描方式與控制方式實質上相同，於控制晶片的驅 動上，畫素矩陣700可繼續沿用一般的縱橫交錯之資料線與掃描線的驅動方式，而仍可作用。因此，本揭露所述之畫素矩陣700，除可消除靠近外框之邊緣區域的鋸齒壯視覺缺陷，同時還可兼顧採用較簡單的控制方式。

在多個實施方式中，第二子畫素144與第三子畫素146鄰接的邊緣平行於第一方向X，複數個掃描線Gate1、Gate2、Gate3、Gate4實質上可沿第一方向X延伸，並分別橫跨複數個第一子畫素142以及複數個第四子畫素162，將第一子畫素142與第四子畫素162分割成兩部分。舉例來說，像是第一子畫素142e、第一子畫素142f、第四子畫素162e以及第四子畫素162f。在多個實施方式中，掃描線Gate1、Gate2、Gate3、Gate4可分別與第一資料線182共同控制掃描線Gate1、Gate2、Gate3、Gate4所橫跨的第一子畫素142或第四子畫素162。舉例來說，掃描線Gate2可與第一資料線182共同控制第四子畫素162e。舉例來說，掃描線Gate3可與第一資料線182共同控制第一子畫素142e。舉例來說，掃描線Gate4可與第一資料線182共同控制第四子畫素162f。舉例來說，掃描線Gate3可與另一資料線組的第一資料線182同控制第一子畫素142f。

在多個實施方式中，第二資料線184與掃描線Gate1、Gate2、Gate3、Gate4共同控制第二子畫素144以及第三子畫素146。在多個實施方式中，第三資料線186與掃描線Gate1、Gate2、Gate3、Gate4共同控制第五子畫素164以及第六子畫素166。舉例來說，掃描線Gate2可與第三資料線 186共同控制第五子畫素164e。舉例來說，掃描線Gate4可與第三資料線186共同控制第五子畫素164f。舉例來說，掃描線Gate1可與第三資料線186共同控制第六子畫素166e。舉例來說，掃描線Gate3可與第三資料線186共同控制第六子畫素166f。

第10圖為依據本發明另外多個實施方式繪示的第一畫素140、第二畫素160、資料線組180與掃描線Gate1、Gate2、Gate3、Gate4共同配置的示意圖，其中畫素組120中各子畫素的邊緣用虛線表示。如第10圖所示，在另外的多個實施方式中，畫素矩陣800可更包含複數個資料線組180以及複數個掃描線Gate1、Gate2、Gate3、Gate4。在多個實施方式中，每一資料線組180可包含第一資料線182、第二資料線184以及第三資料線186延水平方向(X方向)互相平行設置。在多個實施方式中，掃描線Gate1以及掃描線Gate4可沿複數個鄰接之畫素組120的第一子畫素142的第一邊緣142a與第二邊緣142b延伸。掃描線Gate2可沿複數個鄰接之畫素組120的第四子畫素162的第一邊緣162a與第二邊緣162b延伸。掃描線Gate3可沿複數個行方向鄰接之畫素組120的第二子畫素144的第四邊緣144d以及第三子畫素146的第三邊緣146c延伸。在多個實施方式中，畫素矩陣800可實質上相似於將畫素矩陣700中的資料線組180以及掃描線Gate1、Gate2、Gate3、Gate4對調的結果。

值得注意的是，此處所繪示之掃描線Gate1、Gate2、Gate3、Gate4僅為示例，其並非用以限制本發明。在 多個實施方式中，畫素矩陣800可包含其他複數個掃描線，掃描線可分別沿著複數個鄰接之畫素組120的第一子畫素142的第一邊緣142a與第二邊緣142b延伸，沿複數個鄰接之畫素組120的第四子畫素162的第一邊緣162a與第二邊緣162b延伸，以及沿複數個鄰接之畫素組120的第二子畫素144的第四邊緣144d以及第三子畫素146的第三邊緣146c延伸，而資料線組180中的資料線，如第一資料線182、第二資料線184以及第三資料線186，分別與掃描線Gate1、Gate2、Gate3、Gate4相交，並分別與各電晶體電性連接。

應瞭解到，此處所舉之畫素矩陣700以及畫素矩陣800中的掃描線Gate1、Gate2、Gate3、Gate4與第一資料線182、第二資料線184、第三資料線186共同控制的方式僅為示例，但並非用以限制本發明。舉例來說，在其他的多個實施方式中，掃描線Gate1、Gate2、Gate3、Gate4也可分別與第二資料線184共同控制掃描線Gate1、Gate2、Gate3、Gate4所橫跨的第一子畫素142或第四子畫素162。應瞭解到，本領域具有通常知識者，當可視實際需要，在不脫離本揭露的精神和範圍下，做適度的修改或替代，只要資料線組180能與掃描線Gate1、Gate2、Gate3、Gate4共同控制畫素組120中各子畫素的顯示狀態即可。

綜上所述，本發明提供一種畫素矩陣包含複數個畫素組。複數個畫素組互相鄰接。每一畫素組分別包含第一畫素以及第二畫素。第一畫素包含第一子畫素、第二子畫素以及第三子畫素。第一子畫素、第二子畫素以及第三子畫素呈四邊 形。第一子畫素、第二子畫素與第三子畫素中之任一者的相鄰兩邊緣分別鄰接其他者，以使第一畫素呈六邊形。第一子畫素、第二子畫素與第三子畫素的顏色相異。第二畫素包含第四子畫素、第五子畫素以及第六子畫素。第四子畫素、第五子畫素以及第六子畫素呈四邊形。第四子畫素、第五子畫素與第六子畫素中之任一者的相鄰兩邊緣分別鄰接其他者，以使第二畫素呈六邊形。第四子畫素、第五子畫素與第六子畫素的顏色相異。其中第一畫素的第一子畫素、第二子畫素以及第三子畫素的形狀，經旋轉180度後，與第二畫素的第四子畫素、第五子畫素以及第六子畫素的形狀實質上相同，且第四子畫素與第一子畫素相對應。第二畫素的第四子畫素鄰接第一畫素的第一子畫素。利用六邊形畫素組成之畫素組可相對最大化地覆蓋各種不同顯示裝置的外框所框限的顯示面之顯示形狀，使得畫素組能更有效率地填滿不同形狀之外框內的空間，特別是靠近外框邊緣的區域。此外，透過配置畫素內之子畫素的分割方式，讓本發明的畫素組仍可採用較簡單的控制電路來控制畫素的顯示狀態。如此一來，可於不增加控制電路之複雜性的情況下，使畫素矩陣更佳地、更有效率地覆蓋不同形狀的顯示裝置之外框所框限的顯示面，以減少或避免顯示裝置於外框的邊緣區域產生較差的發色效果與影像效果。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

120‧‧‧畫素組

140‧‧‧第一畫素

142‧‧‧第一子畫素

144‧‧‧第二子畫素

146‧‧‧第三子畫素

142a/144a/146a‧‧‧第一邊緣

142b/144b/146b‧‧‧第二邊緣

142c/144c/146c‧‧‧第三邊緣

142d/144d/146d‧‧‧第四邊緣

160‧‧‧第二畫素

162‧‧‧第四子畫素

164‧‧‧第五子畫素

166‧‧‧第六子畫素

162a/164a/166a‧‧‧第一邊緣

162b/164b/166b‧‧‧第二邊緣

162c/164c/166c‧‧‧第三邊緣

162d/164d/166d‧‧‧第四邊緣

X‧‧‧第一方向

θ1‧‧‧第一角度

θ2‧‧‧第二角度

θ3‧‧‧第三角度

θ4‧‧‧第四角度

θ5‧‧‧第五角度

θ6‧‧‧第六角度

Claims (19)

1. 一種畫素矩陣，包含複數個畫素組，該些畫素組互相鄰接，每一畫素組分別包含：一第一畫素，包含一第一子畫素、一第二子畫素以及一第三子畫素，該第一子畫素、該第二子畫素以及該第三子畫素呈四邊形，該第一子畫素、該第二子畫素與該第三子畫素中之任一者的相鄰兩邊緣分別鄰接其他者，以使該第一畫素呈六邊形，其中該第一子畫素、該第二子畫素與該第三子畫素的顏色相異；以及一第二畫素，包含一第四子畫素、一第五子畫素以及一第六子畫素，該第四子畫素、該第五子畫素以及該第六子畫素呈四邊形，該第四子畫素、該第五子畫素與該第六子畫素中之任一者的相鄰兩邊緣分別鄰接其他者，以使該第二畫素呈六邊形，其中該第四子畫素、該第五子畫素與該第六子畫素的顏色相異，其中該第一畫素的該第一子畫素、該第二子畫素以及該第三子畫素的形狀，經旋轉180度後，與該第二畫素的該第四子畫素、該第五子畫素以及該第六子畫素的形狀實質上相同，且該第四子畫素與該第一子畫素相對應，該第二畫素的該第四子畫素鄰接該第一畫素的該第一子畫素。
2. 如申請專利範圍第1項所述之畫素矩陣，其中該第一子畫素的顏色與該第四子畫素的顏色相異。
3. 如申請專利範圍第1項所述之畫素矩陣，其中該第一子畫素、該第二子畫素、該第三子畫素、該第四子畫素、該第五子畫素以及該第六子畫素的顏色各為紅色、藍色或綠色。
4. 如申請專利範圍第1項所述之畫素矩陣，其中該第一子畫素、該第二子畫素、該第三子畫素、該第四子畫素、該第五子畫素以及該第六子畫素的顏色各為黃色、青色或紅紫色。
5. 如申請專利範圍第1項所述之畫素矩陣，其中該第一子畫素、該第二子畫素、該第三子畫素、該第四子畫素、該第五子畫素以及該第六子畫素呈平行四邊形。
6. 如申請專利範圍第1項所述之畫素矩陣，其中該第一子畫素與該第四子畫素呈菱形，該第二子畫素、該第三子畫素、該第五子畫素以及該第六子畫素呈平行四邊形。
7. 如申請專利範圍第6項所述之畫素矩陣，其中該第二子畫素以及該第三子畫素為邊長與該第一子畫素相等的菱形，使得該第一畫素呈正六邊形，以及該第五子畫素以及該第六子畫素為邊長與該第四子畫素相等的菱形，使得該第二畫素呈正六邊形。
8. 如申請專利範圍第1項所述之畫素矩陣，其中該第二子畫素與該第三子畫素鄰接的一邊緣平行於一第一方向，該第五子畫素與該第六子畫素鄰接的一邊緣平行於該第一方向。
9. 如申請專利範圍第8項所述之畫素矩陣，其中該些第一子畫素與該些第四子畫素實質上沿垂直該第一方向的一第二方向依序鄰接，該些第二子畫素與該些第三子畫素實質上沿該第二方向交錯鄰接，以及該些第五子畫素與該些第六子畫素實質上沿該第二方向交錯鄰接。
10. 如申請專利範圍第8項所述之畫素矩陣，其中任一畫素組的該第二子畫素於該第一方向鄰接一第二畫素組的該第六子畫素，以及該任一畫素組的該第三子畫素於該第一方向鄰接一第三畫素組的該第五子畫素。
11. 如申請專利範圍第1項所述之畫素矩陣，其中該些畫素組的排列方式為蜂巢式排列。
12. 如申請專利範圍第1項所述之畫素矩陣，其中該第一子畫素的一第一邊緣與該第二子畫素的一第一邊緣相鄰接，該第一子畫素的一第二邊緣與該第三子畫素的一第一邊緣相鄰接，以及該第二子畫素的一第二邊緣與該第三子畫素的一第二邊緣相鄰接，其中該第一子畫素的該第一邊緣 與該第二邊緣相連接，該第二子畫素的該第一邊緣與該第二邊緣相連接，該第三子畫素的該第一邊緣與該第二邊緣相連接，該第一子畫素的一第三邊緣與一第四邊緣、該第二子畫素的一第三邊緣與一第四邊緣以及該第三子畫素的一第三邊緣與一第四邊緣依次頭尾連接，組合作為六邊形的六個邊緣形成該第一畫素，其中該第四子畫素的一第一邊緣與該第五子畫素的一第一邊緣相鄰接，該第四子畫素的一第二邊緣與該第六子畫素的一第一邊緣相鄰接，以及該第五子畫素的一第二邊緣與該第六子畫素的一第二邊緣相鄰接，其中該第四子畫素的該第一邊緣與該第二邊緣相連接，該第五子畫素的該第一邊緣與該第二邊緣相連接，該第六子畫素的該第一邊緣與該第二邊緣相連接，該第四子畫素的一第三邊緣與一第四邊緣、該第五子畫素的一第三邊緣與一第四邊緣以及該第六子畫素的一第三邊緣與一第四邊緣依次頭尾連接，組合作為六邊形的六個邊緣形成該第二畫素。
13. 如申請專利範圍第12項所述之畫素矩陣，更包含：複數個資料線組，每一該些資料線組包含：一第一資料線，沿該些第四子畫素的該些第一邊緣與該些第二邊緣延伸；一第二資料線，沿該些第一子畫素的該些第一邊緣與該些第二邊緣延伸；以及 一第三資料線，沿該些第二子畫素的該些第四邊緣以及該些第三子畫素的該些第三邊緣延伸；以及複數個掃描線，互相平行設置，該些掃描線分別與該些第一資料線、該些第二資料線以及該些第三資料線相交。
14. 如申請專利範圍第13項所述之畫素矩陣，該些第一資料線、該些第二資料線以及該些第三資料線分別具有複數個轉折點，位於該些第一資料線、該些第二資料線以及該些第三資料線的彎折處，其中該些掃描線與該些第一資料線、該些第二資料線以及該些第三資料線分別相交於該些轉折點。
15. 如申請專利範圍第14項所述之畫素矩陣，其中該第二子畫素與該第三子畫素鄰接的一邊緣平行於一第一方向，該些掃描線實質上沿該第一方向延伸，並分別橫跨該些第一子畫素以及該些第四子畫素。
16. 如申請專利範圍第15項所述之畫素矩陣，其中該些掃描線分別與該些第一資料線共同控制該些掃描線所橫跨的該些第一子畫素或該些第四子畫素。
17. 如申請專利範圍第13項所述之畫素矩陣，其中該些第二資料線與該些掃描線共同控制該些第二子畫素以及該些第三子畫素，以及該些第三資料線與該些掃描線共 同控制該些第五子畫素以及該些第六子畫素。
18. 如申請專利範圍第12項所述之畫素矩陣，更包含：複數個掃描線，其中該些掃描線中複數個分別沿該些第四子畫素的該些第一邊緣與該些第二邊緣延伸，該些掃描線中另外的複數個分別沿該些第一子畫素的該些第一邊緣與該些第二邊緣延伸，以及該些掃描線中另外的複數個分別沿該些第二子畫素的該些第四邊緣以及該些第三子畫素的該些第三邊緣延伸；以及複數個資料線，互相平行設置，該些資料線分別與該些掃描線相交。
19. 如申請專利範圍第9項所述之畫素矩陣，更包含：複數個第一訊號線，每一第一訊號線具有複數轉折點，該些第一訊號線其中之一沿該些第一子畫素與該些第二子畫素鄰接的邊緣，以及該些第一子畫素與該些第三子畫素鄰接的邊緣延伸，該些第一訊號線其中之一沿該些第四子畫素與該些第五子畫素鄰接的邊緣，以及該些第四子畫素與該些第六子畫素鄰接的邊緣延伸，以及該些第一訊號線其中之一沿該些第二子畫素與該些第六子畫素鄰接的邊緣，以及該些第三子畫素與該些第五子畫素鄰接的邊緣延伸；複數個第二訊號線，互相平行設置並分別與該些第一訊 號線相交於該些轉折點，其中該些第二訊號線其中之一沿該些第二子畫素與該些第三子畫素鄰接的邊緣，以及該些第五子畫素與該些第六子畫素鄰接的邊緣延伸，並橫跨複數該些第一子畫素，該些第二訊號線其中之一沿該些第二子畫素與該些第三子畫素鄰接的邊緣，以及該些第五子畫素與該些第六子畫素鄰接的邊緣延伸，並橫跨複數該些第四子畫素；以及複數個電晶體，用以控制所對應的該些畫素組之該些子畫素，該些電晶體分別位於該些第一訊號線與該些第二訊號線的交會處，並分別電性連接對應的該些第一訊號線之一與該些第二訊號線之一。