TW201721834A - 用於光學、壓電及射頻應用的島部轉移 - Google Patents

用於光學、壓電及射頻應用的島部轉移 Download PDF

Info

Publication number
TW201721834A
TW201721834A TW105125635A TW105125635A TW201721834A TW 201721834 A TW201721834 A TW 201721834A TW 105125635 A TW105125635 A TW 105125635A TW 105125635 A TW105125635 A TW 105125635A TW 201721834 A TW201721834 A TW 201721834A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
island
material layer
insulating layer
Prior art date
Application number
TW105125635A
Other languages
English (en)
Inventor
布魯斯 布拉克
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201721834A publication Critical patent/TW201721834A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/308—Membrane type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference
    • G02F1/225—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference in an optical waveguide structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

在一實施例中，將第一基板之上的第一材料層刻劃以形成島部。在第二基板上的第一絕緣層上形成一台面。將該島部轉移到該台面。將一或多個裝置特徵形成在該島部上。

Description

用於光學、壓電及射頻應用的島部轉移
本文所述實施例係相關於製造電子裝置之領域，而更明確地，係關於用於光學、壓電及射頻應用的島部轉移。
一般而言，鈮酸鋰(LiNbO3)之單晶被使用於電信中，例如用於光學波導、壓電感測器、光學調變器、及各種其他線性及非線性光學應用。典型上，單LiNbO3晶被使用以製造表面聲波(SAW)裝置。LiNbO3之其他用途在於雷射頻率加倍、非線性光學、泡克耳斯盒(Pockels cell)、光學參數振盪器、針對雷射之Q開關裝置、光學空間低通濾波器、其他聲光裝置、及光學開關。
典型上而言，LiNbO3之單晶矽使用大量生長(bulk growth)技術來生長。在已生長完晶體之後，將晶體切片成晶圓以製造裝置。然而，使用塊狀材料生產之裝置需要分離封裝及大形狀因子。
另一用以生產LiNbO3之單晶的技術係磊晶薄膜沉積技術。此技術需要適當基板以生長LiNbO3薄膜。典型上，磊晶生長之LiNbO3比大量生長之LiNbO3具有更多的缺陷。LiNbO3磊晶薄膜之晶質(crystal property)通常較塊狀材料性質更為劣勢。
雖然習知之層轉移技術可提供具有類塊狀性質之薄膜晶體(thin film crystal)，但當其與其他裝置與技術結合時典型上需要分離封裝與較大之形狀因子。
100‧‧‧側視圖
101‧‧‧載體基板
102‧‧‧介面層
103‧‧‧附著層
104‧‧‧基板
105‧‧‧離子
106‧‧‧深度
107‧‧‧材料層
108‧‧‧島部
109‧‧‧島部
111‧‧‧開口
112‧‧‧接收基板
113‧‧‧絕緣層
114‧‧‧高度
115‧‧‧台面
116‧‧‧絕緣層
117‧‧‧裝置特徵層
118‧‧‧裝置特徵
119‧‧‧絕緣層
121‧‧‧裝置特徵
122‧‧‧裝置特徵
200‧‧‧側視圖
201‧‧‧介面
202‧‧‧剩餘部份
300‧‧‧側視圖
400‧‧‧視圖
500‧‧‧視圖
501‧‧‧寬度
502‧‧‧高度
600‧‧‧側視圖
601‧‧‧寬度
700‧‧‧視圖
701‧‧‧間隙
702‧‧‧部分
710‧‧‧視圖
800‧‧‧視圖
900‧‧‧視圖
1000‧‧‧視圖
1100‧‧‧視圖
1200‧‧‧平面圖
1201‧‧‧裝置
1202‧‧‧裝置
1203‧‧‧裝置
1204‧‧‧裝置
1206‧‧‧環共振器
1207‧‧‧波導
1208‧‧‧環共振器
1209‧‧‧電極
1211‧‧‧電極
1212‧‧‧部分
1213‧‧‧感側臂
1214‧‧‧電極
1215‧‧‧電極
1216‧‧‧感側臂
1300‧‧‧平面圖
1301‧‧‧基板
1302‧‧‧島部
1303‧‧‧島部
1304‧‧‧SAW濾波器
1305‧‧‧SAW濾波器
1306‧‧‧開關觸排
1400‧‧‧平面圖
1401‧‧‧島部
1402‧‧‧接收器電極
1403‧‧‧接收器電極
1404‧‧‧感測器薄膜
1405‧‧‧感測器薄膜
1406‧‧‧感測器薄膜
1407‧‧‧接收器電極
1408‧‧‧接收器電極
1409‧‧‧發送器電極
1411‧‧‧發送器電極
1412‧‧‧發送器電極
1413‧‧‧發送器電極
1414‧‧‧基板
1500‧‧‧平面圖
1501‧‧‧接收基板
1502‧‧‧絕緣層
1503‧‧‧裝置特徵
1504‧‧‧裝置特徵
1505‧‧‧絕緣層
1506‧‧‧裝置特徵
1507‧‧‧絕緣層
1508‧‧‧裝置特徵
1509‧‧‧裝置特徵
1511‧‧‧台面
1600‧‧‧視圖
1700‧‧‧視圖
1800‧‧‧視圖
1900‧‧‧視圖
1901‧‧‧寬度
1902‧‧‧高度
2000‧‧‧視圖
2001‧‧‧間隙
2100‧‧‧視圖
2200‧‧‧側視圖
2201‧‧‧接收基板
2202‧‧‧絕緣層
2203‧‧‧部分
2204‧‧‧台面
2205‧‧‧部分
2206‧‧‧空穴
2207‧‧‧寬度
2208‧‧‧深度
2300‧‧‧視圖
2301‧‧‧部分
2302‧‧‧部分
2303‧‧‧部分
2400‧‧‧側視圖
2401‧‧‧基板
2402‧‧‧離子
2403‧‧‧材料層
2404‧‧‧材料層
2500‧‧‧視圖
2501‧‧‧裝置特徵
2502‧‧‧裝置特徵
2503‧‧‧絕緣層
2600‧‧‧側視圖
2700‧‧‧視圖
2800‧‧‧視圖
2801‧‧‧裝置特徵
2802‧‧‧裝置特徵
2803‧‧‧絕緣層
2900‧‧‧視圖
2901‧‧‧島部
2902‧‧‧島部
2903‧‧‧開口
2904‧‧‧部分
2905‧‧‧部分
2906‧‧‧部分
2907‧‧‧部分
2908‧‧‧部分
2910‧‧‧多層結構
2911‧‧‧部分
2912‧‧‧部分
2915‧‧‧部分
3000‧‧‧視圖
3100‧‧‧側視圖
3104‧‧‧材料層
3105‧‧‧裝置特徵
3106‧‧‧裝置特徵
3107‧‧‧絕緣層或材料層
3111‧‧‧島部
3112‧‧‧島部
3113‧‧‧多層結構
3114‧‧‧部分
3115‧‧‧裝置特徵
3116‧‧‧部分
3117‧‧‧部分
3118‧‧‧部分
3119‧‧‧部分
3120‧‧‧開口
3200‧‧‧視圖
3300‧‧‧視圖
3301‧‧‧絕緣層
3302‧‧‧裝置特徵
3303‧‧‧裝置特徵
3304‧‧‧裝置特徵
3305‧‧‧裝置特徵
3306‧‧‧裝置特徵
3400‧‧‧側視圖
3401‧‧‧基板
3402‧‧‧絕緣層
3403‧‧‧薄膜島部
3405‧‧‧裝置特徵
3406‧‧‧裝置特徵
3407‧‧‧裝置特徵
3408‧‧‧裝置特徵
3409‧‧‧裝置特徵
3411‧‧‧裝置特徵
3412‧‧‧裝置特徵
3413‧‧‧裝置特徵
3417‧‧‧台面
3418‧‧‧裝置特徵或空穴
3419‧‧‧電極
3420‧‧‧光偵測器薄膜
3421‧‧‧波導
3430‧‧‧絕緣層
3500‧‧‧中介物
3502‧‧‧第一基板
3504‧‧‧第二基板
3506‧‧‧球狀陣列
3508‧‧‧金屬互連
3510‧‧‧通孔
3512‧‧‧矽穿孔
3514‧‧‧嵌入式裝置
3600‧‧‧計算裝置
3602‧‧‧積體電路晶粒
3604‧‧‧處理器
3606‧‧‧晶粒上記憶體
3608‧‧‧通訊晶片
3610‧‧‧揮發性記憶體
3612‧‧‧非揮發性記憶體
3614‧‧‧圖形處理單元
3616‧‧‧數位訊號處理器
3620‧‧‧晶片組
3622‧‧‧天線
3624‧‧‧觸控螢幕顯示器
3626‧‧‧觸控螢幕顯示器控制器
3628‧‧‧電池
3632‧‧‧動作感測器
3634‧‧‧揚聲器
3636‧‧‧照相機
3638‧‧‧使用者輸入裝置
3640‧‧‧大量儲存裝置
3642‧‧‧加密處理器
3644‧‧‧全球定位系統(GPS)裝置
藉由參照以下說明與所附圖式來最佳地瞭解本發明之實施例，該等圖式係被使用以顯示本發明之實施例。在圖式中： 圖1係依據一實施例的載體基板之一部分的側視圖。
圖2係依據一實施例顯示基板之一部分的側視圖。
圖3係依據一實施例顯示將材料層附接到載體基板的側視圖。
圖4係依據一實施例在載體基板上形成材料層之後的視圖。
圖5係依據一實施例相似於圖4在刻劃材料層以形成島部之後的視圖。
圖6係依據一實施例顯示包含台面在接收基 板上之絕緣層上的電子裝置之一部分的側視圖。
圖7A係依據一實施例相似於圖5及圖6在島部對齊接收基板上之台面之後的視圖。
圖7B係依據一實施例相似於圖7A在轉移材料層之島部到台面上之後的視圖。
圖8係依據一實施例相似於圖7B在沉積絕緣層在絕緣層及島部上之後的視圖。
圖9係依據一實施例相似於圖8在將絕緣層平面化且將裝置特徵層沉積在島部上之後的視圖。
圖10係依據一實施例相似於圖9在將裝置特徵層圖案化及蝕刻且將絕緣層沉積之後的視圖。
圖11係依據一實施例相似於圖10在將絕緣層平面化且形成電極之後的視圖。
圖12係根據一實施例之包含複數個裝置在島部上用於光學感測應用之系統的平面圖。
圖13係根據一實施例之包含SAW濾波器在島部上用於RF應用之系統的平面圖。
圖14係根據一實施例之包含在島部上形成之以SAW為基感測器之系統的平面圖。
圖15係依據另一實施例之包含裝置特徵在接收基板上之絕緣層上的電子裝置之一部分的側視圖。
圖16係依據另一實施例相似於圖15在形成裝置特徵在絕緣層上之後的視圖。
圖17係依據另一實施例相似於圖16在沉積 絕緣層之後的視圖。
圖18係依據另一實施例相似於圖17在形成裝置特徵之後的視圖。
圖19係依據另一實施例相似於圖18在將絕緣層圖案化及蝕刻以形成台面之後的視圖。
圖20係依據另一實施例相似於圖5及圖19在島部對齊接收基板上之台面之後的視圖。
圖21係依據另一實施例相似於圖20在轉移島部到台面上之後的視圖。
圖22係依據另一實施例顯示穿過在接收基板上之絕緣層上的台面而形成空穴的側視圖。
圖23係依據另一實施例相似於圖5與圖22在轉移島部到台面的部分上之後的視圖。
圖24係依據另一實施例顯示基板之一部分的側視圖。
圖25係依據一實施例相似於圖24在形成裝置特徵於材料層上之後的視圖。
圖26係依據另一實施例顯示將基板附接到載體基板的側視圖。
圖27係依據另一實施例相似於圖26在轉移材料層到載體基板上之後的視圖。
圖28係依據另一實施例相似於圖27在沉積絕緣層在材料層上之後的視圖。
圖29係依據另一實施例相似於圖28在定義 出島部之後的視圖。
圖30係依據另一實施例相似於圖22與圖29在轉移島部到在接收基板上之台面的部分上之後的視圖。
圖31係依據另一實施例在定義出島部之後多層結構的側視圖。
圖32係依據另一實施例相似於圖22與圖31在轉移島部到在接收基板上之台面的部分上之後的視圖。
圖33係依據另一實施例相似於圖32在將裝置特徵形成在島部上之絕緣層上之後的視圖。
圖34係依據一實施例顯示包含形成在台面上薄膜島部上之絕緣層中之複數個裝置的系統的側視圖。
圖35顯示包括本發明的一或多個實施例之中介物。
圖36顯示根據本發明一個實施例之計算裝置。
【發明內容與實施方式】
本發明敘述用以提供用於光學、壓電及射頻(RF)應用的島部轉移之方法與設備。在至少若干實施例中，單晶薄膜島部(例如鈮酸鋰、鋰鉭鐵礦、氮化鋁、或其他單晶薄膜)係有效地轉移到基板上之台面上，以製造複數個裝置，其使用電光、壓電、熱電或單晶薄膜之其他性質用於感測器、RF、光學互連、電機系統(MEMS)及其他裝置應用。此增加了功能性並且相較於習知技術提供 更有效率之單晶薄膜的用途。
至少在若干實施例中，複數個非互補金屬氧化物半導體(CMOS)裝置有利地整合於晶片上之島部上，以相較於習知系統而降低形狀因子、改善性能及降低封裝成本。在一實施例中，將第一基板上的第一材料層刻劃以形成複數個島部。在第二基板上的第一絕緣層上形成一台面。將該第一材料層之島部轉移到該台面。將一或多個裝置特徵形成在該島部上。
至少在若干實施例中，已經由層轉移製程所製備的鈮酸鋰薄膜之3D島部被轉移到基板上之台面。取決於應用，該經轉移之鈮酸鋰薄膜島部可被納入於合適晶片上系統中。特殊組合之裝置被整合於島部上，其有利地增加該等裝置之整合並消除了獨立封裝之需求。在一實施例中，使用3D島部轉移技術以製造一或多以單晶薄膜為基裝置，如以下所進一步詳述。在一實施例中，製造於島部上之一或多裝置包含微電機系統(MEMS)獨立式薄膜，如以下所進一步詳述。在一實施例中，為了製造獨立式薄膜，在單晶層島部轉移之前先將空穴蝕刻，其提供獲得釋放薄膜之較簡易方法。
在至少若干實施例中，相較於習知系統，在基板上台面上之單晶薄膜島部上的裝置整合已增加。在至少若干實施例中，相較於習知系統，包含在基板上台面上之單晶薄膜島部上的裝置之系統的形狀因子已降低。在一實施例中，使用島部轉移技術以將一或多調變器及感測器 裝置與在鈮酸鋰島部上的高折射率對比波導整合。在一實施例中，有利地使用島部轉移技術以將與複數個技術領域相關之裝置整合在晶片上，例如，感測器融合與CMOS裝置，如以下所進一步詳述。在一實施例中，使用島部轉移技術以製造以MEMS為基裝置(例如，用於RF前端應用)，如以下所進一步詳述。
在接下來之說明中，將使用由熟悉該技術領域者一般以向熟悉該技術領域之其他者表示其工作內容所運用之術語來描述說明性實作之各種態樣。然而，對於熟悉該技術領域者將係明顯地，本發明可被實作而僅具有若干所述態樣。為了說明之目的，陳述特定數字、材料與組態以為了提供該說明性實作之徹底理解。然而，對於熟悉該技術領域者將係明顯地，本發明可被實作而不具有該特定細節。在其他情況中，眾所皆知的特徵被省略或簡化以為了不模糊該說明性實作。
將輪流以最易於幫助本發明理解之方式將各種操作描述成多個離散操作；然而，說明之順序不應被解釋為在暗示此些操作必須係順序相依的。特別係，此些操作不需以所呈現之順序執行。
雖然於附圖中說明並顯示特定例示性實施例，但應瞭解此類實施例僅係說明性而非限制性，並且該等實施例並不限於所顯示與說明之特定建構與配置，因為該等熟悉該技術領域者可能會想到若干種修改。
全文說明書中所提及之"一個實施例"、"另一 實施例"、或"實施例"代表與該實施例一同被說明之特定特徵、結構、或特性係包括在至少一實施例中。因此，諸如"一個實施例"及"實施例"之該等詞彙在說明書全文中各處的出現並不全然指向該同一實施例。另外，該特定特徵、結構、或特性可以任意適當方式結合於一或多個實施例中。
此外，發明性態樣存在於所揭示單一實施例中不到所有的特徵中。因此，在「發明內容與實施方式」之後的申請專利範圍特此明確地被納入於「發明內容與實施方式」中，其中各申請項本身自成一個別實施例。雖然例示性實施例已說明於本文中，但熟悉該技術領域者將能認清該些例示性實施例可搭配本文所述之修正與修改而執行。該說明因此應被理解作說明性而非限制性的。
圖1係依據一實施例的載體基板之一部分的側視圖100。將介面層102沉積在載體基板101上。在實施例中，載體基板101包含半導體材料，諸如矽(Si)、鍺(“Ge”)、矽鍺(“SiGe”)、其他以IV族為基之材料、以III-V材料為基之材料，例如砷化鎵(“GaAs”)、或其任意組合。
在各種實作中，該基板101可係，例如，玻璃、有機物、陶瓷、或半導體基板。在一實施例中，介面層102被沉積以提供在載體基板101與稍後在製程中沉積的晶層(crystal layer)之間的介面。在一實施例中，附著層103被沉積在介面層102上，以稍後在製程中將晶層 接合。在一實施例中，層102與103被合併於單一層之中。此單一層需要夠堅固以在製程期間將材料層(例如，圖2中所顯示之層107)保持住，並且接著變得比台面(例如，圖6中所顯示之台面115)與島部(例如，圖5中所顯示之島部109)之間的接合(bond)更弱。此單一層可係熱塑性材料，或係相似於在矽通孔(TSV)製程期間所使用作為暫時性附著劑之任何其他材料。在另一實施例中，若使用光源以使層103減弱或起泡，則層103係吸收層且層102係介面層。在一實施例中，介面層102係氧化矽層。在替代實施例中，介面層102包含有機物質、無機物質、或兩者。在替代實施例中，介面層102包含氧化層，例如氧化矽層(例如，SiO2)、氧化鋁(例如，Al2O3)、碳摻雜氧化物(例如碳摻雜氧化矽)、碳層、聚合物層、或其他介面層。
在一實施例中，介面層102之厚度係藉由稍後在製程中沉積之晶層的厚度而決定。在一實施例中，沉積介面層102至從約10奈米(nm)至約500nm之厚度。
在實施例中，使用沉積技術之一而將介面層102全面式沉積在基板101上，該等沉積技術包括但不限於，例如電漿加強化學氣相沉積(“PECVD”)之化學氣相沉積(“CVD”)、物理氣相沉積(“PVD”)、分子束磊晶(“MBE”)、金屬有機化學氣相沉積(“MOCVD”)、原子層沉積(“ALD”)、或在製造電子裝置領域中具有通常 知識者所知的其他沉積技術。
在一實施例中，附著層103係非晶氫化矽層、碳摻雜氧化矽層、熱塑性聚合物層、或其組合。在一實施例中，附著層103之厚度係藉由稍後在製程中沉積之晶層的厚度而決定。在一實施例中，沉積附著層103至從約10奈米(nm)至約500nm之厚度。
在至少若干實施例中，使用沉積技術之一而將附著層103全面式沉積，該等沉積技術包括但不限於，旋轉塗佈法、例如電漿加強化學氣相沉積(“PECVD”)之化學氣相沉積(“CVD”)、物理氣相沉積(“PVD”)、分子束磊晶(“MBE”)、金屬有機化學氣相沉積(“MOCVD”)、原子層沉積(“ALD”)、或在製造電子裝置領域中具有通常知識者所知的其他沉積技術。
圖2係依據一實施例顯示基板104之一部分的側視圖200。在一實施例中，使用塊狀晶狀材料而形成基板104。在一實施例中，基板104係單晶(monocrystalline(single crystal))基板。在一實施例中，基板104包含壓電材料、熱電材料、電光材料、或其任意組合。在一實施例中，基板104係鈮酸鋰(LiNbO3)基板。在另一實施例中，基板104係鋰鉭鐵礦(lithium tantalite)基板、氮化鋁、矽酸鑭鎵(langasite)、碳化矽(SiC)、氮化鎵(GaN)、或其他單晶基板。在另一實施例中，基板104係多晶基板。在替代實施例中，基板104包含半導體材料，諸如Si、Ge、 SiGe、其他以IV族為基之材料、以III-V材料為基之材料，例如GaAs、或其任意組合。
在各種實作中，該基板104可係，例如，有機物、陶瓷、玻璃、或半導體基板。雖然已在此處說明可從其中形成基板104之些許材料的實例，但可作為基礎並在其上建立被動與主動電子裝置(例如，電晶體、記憶體、電容器、電感器、電阻器、開關、積體電路、放大器、光電子裝置、或任意其他電子裝置)之任意材料係落入本發明的實施例之精神與範疇中。
如圖2所示，將離子105添加到基板104。如圖2所示，將離子105添加至深度106以形成材料層107，並且稍後在製程中可在該材料層107上建立一或多被動或主動電子裝置組件。在已添加離子之材料層107與基板104之剩餘部份202間形成介面201。在一實施例中，離子105係氦離子、氫離子、氬離子、氪離子、其它離子、或其任何組合。在一實施例中，深度106係從約10nm至約10微米(μm)。在更明確實施例中，深度106係從約200nm至約2μm。在一實施例中，可使用離子植入技術之一來添加離子105，而該離子植入技術係於製造電子裝置領域中具有通常知識者所知的。
圖3係依據一實施例顯示將材料層107附接到載體基板101的側視圖300。如圖3中所示，翻轉(flipped)基板104以經由附著層103以及介面層102來將材料層107附接到基板101。在一實施例中並如上述， 層102與103被合併於單一層之中。在一實施例中，使用接合技術之一使材料層107接合至附著層103，該接合技術係在製造電子裝置之領域中具有通常知識者所知的。在一實施例中，施加壓力、溫度、或兩者持續一預定時間以將基板104接合至基板101。在一實施例中，用以將材料層107接合至附著層103之壓力係大於大氣壓力。在一實施例中，用以將材料層107接合至附著層103之溫度係高於室溫並低於400℃，以保持後端相容性。在一實施例中，在將島部轉移之後執行退火以增強該接合(bond)。在另一實施例中，在初始接合期間執行退火。
圖4係依據一實施例在載體基板101上形成材料層107之後的視圖400。在一實施例中，材料層107之厚度係從約10nm至約10微米(μm)。在更明確實施例中，材料層107之厚度係從約50nm至約2μm。在更明確實施例中，針對若干應用(例如，用於獨立式膜片(free standing membrane)應用)，材料層107之厚度約為100nm以具有在吉赫(GHz)範圍內之RF共振頻率。在一實施例中，材料層107係壓電材料層、熱電材料層、電光材料層、或其任意組合。在一實施例中，材料層107係鈮酸鋰層。在另一實施例中，材料層107係鉭酸鋰層、矽酸鑭鎵(langasite)、碳化矽(SiC)、氮化鎵(GaN)、或其他單晶層。在另一實施例中，材料層107係多晶層。在替代實施例中，材料層107包含半導體材料，諸如Si、Ge、SiGe、其他以IV族為基之材料、以 III-V材料為基之材料，例如GaAs、或其任意組合。
在一實施例中，圖4相似於在轉移材料層107到載體基板101且移除基板104之剩餘部份202之後的圖3。如圖4所顯示，在移除基板104之剩餘部份202之後將材料層107保留在載體基板101上。在一實施例中，藉由使用切割(cleaving)工具之一沿著介面線201切割來移除基板104之剩餘部份，該切割工具係在製造電子裝置之領域中具有通常知識者所知的。在一實施例中，在移除剩餘部份202之前，以大於室溫之溫度將基板104退火，以減弱介面201。在一實施例中，使用研磨(grinding)技術之一來移除基板104之剩餘部份202，該研磨技術係在該技術領域中具有通常知識者所知的。在一實施例中，使用化學機械拋光(CMP)技術之一來移除基板104之剩餘部份202，該CMP技術係在製造電子裝置之領域中具有通常知識者所知的。在一實施例中，使用CMP技術之一使材料層107平面化，該CMP技術係在製造電子裝置之領域中具有通常知識者所知的。
在另一實施例中，使用薄膜沉積技術之一而將材料層107形成在載體基板101上之介面層102之上，該等薄膜沉積技術包括但不限於，例如PECVD之CVD、PVD、MBE、MOCVD、ALD、或在製造電子裝置領域中具有通常知識者所知的其他薄膜沉積技術。
圖5係依據一實施例相似於圖4在刻劃材料層107以形成島部之後的視圖500。將材料層107刻劃以 形成複數個島部，諸如島部108及島部109，如圖5所示。在一實施例中，刻劃材料層107包括形成開口，諸如開口111下達附著層103以界定島部之邊緣。如圖5所示，藉由開口111來將島部108與109分離。在一實施例中，開口111之尺寸至少約為10nm。在一實施例中，開口111之尺寸至少約為300nm。在一實施例中，將材料層107圖案化及蝕刻以形成開口。在一實施例中，使用一或多圖案化技術來將材料層107圖案化，該圖案化技術係在製造電子裝置之領域中具有通常知識者所知的。在一實施例中，使用包含氬之電漿將材料層107蝕刻。在替代實施例中，使用一或多乾蝕刻、濕蝕刻、或兩種蝕刻技術來將材料層107蝕刻，該等蝕刻技術係在製造電子裝置之領域中具有通常知識者所知的。
在一非限定實施例中，島部108及109係3D島部。例如，島部109具有寬度501、高度502、及長度(未示出)。在各種實施例中，基於設計，島部具有矩形、圓形、方形、橢圓形、或任何其他形狀。在一實施例中，介面層102係機械上夠堅固以能夠至少承受參照圖1、3、4及5所述之製程。
圖6係依據一實施例顯示包含台面115在接收基板112上之絕緣層113上的電子裝置之一部分的側視圖600。
在實施例中，接收基板112包含半導體材料，例如矽(Si)。在一實施例中，接收基板112係單晶 矽基板。在另一實施例中，接收基板112係多晶矽基板。在另一實施例中，接收基板112代表一先前互連層。仍在另一實施例中，接收基板112係非晶矽基板。在替代實施例中，接收基板112包括矽、鍺(“Ge”)、矽鍺(“SiGe”)、以III-V材料為基之材料，例如砷化鎵(“GaAs”)、或其任意組合。在一實施例中，接收基板112包括用於機體電路之金屬化互連層。在至少若干實施例中，接收基板112包括電子裝置，例如電晶體、記憶體、電容器、電阻器、光電子裝置、開關、及藉由電性絕緣層(例如，層間介電質、溝槽絕緣層、或由在製造電子裝置之技術領域中具有通常知識者所知的任意其他絕緣層)而分離之任意其他主動與被動電子裝置。在至少若干實施例中，接收基板112包括互連，例如，經組態以連接金屬化層之通孔。在實施例中，接收基板112係包括塊狀較低基板、中間絕緣層、與頂部單晶體層之絕緣體上半導體(SOI)基板。該頂部單晶體層可包含以上所列任意材料，例如，矽。
在各種實作中，該基板可係，例如，有機物、陶瓷、玻璃、或半導體基板。在一實作中，半導體基板可係晶質基板，其係使用塊狀矽或絕緣體上之矽次結構而形成的。在其他實作中，半導體基板可使用替代材料而形成，其可以或可以不與矽結合，該材料包括但不限於鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、砷化銦鎵、銻化鎵、或III-V族或IV族材料之其他組合。雖然已 在此處說明可從其中形成基板之些許材料的實例，但可作為基礎並在其上建立被動與主動電子裝置(例如，電晶體、記憶體、電容器、電感器、電阻器、開關、積體電路、放大器、光電子裝置、或任意其他電子裝置)之任意材料係落入在本發明之精神與範疇中的。
在一實施例中，絕緣層113係層間介電質(ILD)層。在一實施例中，絕緣層113係氧化層，例如氧化矽層。在一實施例中，絕緣層113係低K介電質，例如二氧化矽、氧化矽、碳摻雜氧化物("CDO")、或其任意組合。在一實施例中，絕緣層113包括氮化物、氧化物、聚合物、磷矽酸鹽玻璃、氟矽酸鹽("SiOF")玻璃、有機矽酸鹽玻璃("SiOCH")、或其任意組合。在另一實施例中，絕緣層113係氮化層，例如氮化矽層。在替代實施例中，絕緣層113係氧化鋁、氮氧化矽、其他氧化層/氮化層、其任意組合、或藉由電子裝置設計而決定之其他電性絕緣層。
在一實施例中，絕緣層113之厚度係藉由設計而決定。在一實施例中，沉積絕緣層113至從約50奈米(nm)至約10微米(μm)之厚度。在至少若干實施例中，台面115之尺寸係藉由稍後在製程中沉積於其上之島部之尺寸而界定。在至少若干實施例中，台面115之尺寸係大於或相似於島部109之尺寸。在至少若干實施例中，台面115具有寬度601、高度114、及長度(未示出)。在至少若干實施例中，高度114係從約5nm至約2μm。 在至少若干實施例中，寬度601係大於或實質上等於島部109之寬度。在至少若干實施例中，台面之長度係大於或實質上等於島部109之長度。
在實施例中，使用沉積技術之一而沉積絕緣層113在接收基板112上，該沉積技術包括但不限於，例如電漿加強化學氣相沉積(“PECVD”)之化學氣相沉積(“CVD”)、物理氣相沉積(“PVD”)、分子束磊晶(“MBE”)、金屬有機化學氣相沉積(“MOCVD”)、原子層沉積(“ALD”)、旋轉塗佈、或在製造微電子裝置領域中具有通常知識者所知的其他沉積技術。
在一實施例中，將絕緣層113圖案化及蝕刻以形成台面115。在一實施例中，使用一或多圖案化技術來將絕緣層113圖案化，該圖案化技術係在製造電子裝置之領域中具有通常知識者所知的。在一實施例中，使用一或多乾蝕刻、濕蝕刻、或兩種蝕刻技術來將絕緣層113蝕刻，該等蝕刻技術係在製造電子裝置之領域中具有通常知識者所知的。
圖7A係依據一實施例相似於圖5及圖6在島部109對齊接收基板上之台面115之後的視圖700。如圖7A所示，將載體基板101翻轉過來以將島部109對齊於台面115。間隙701被設置在島部108與台面115之外的絕緣層113之一部分702之間。當島部109被附接到台面115時，間隙105避免島部108於附接至絕緣層113。在一實施例中，間隙701之高度係相似於台面115之高度。 在一實施例中，施加壓力、溫度、或兩者持續一預定時間以將島部109接合至台面115。在一實施例中，用以將島部109接合至台面115之壓力係大於大氣壓力。在一實施例中，用以將島部109接合至台面115之溫度係高於室溫並低於400℃，以保持後端相容性。
在一實施例中，處理附著層103、介面層102、或層102及103兩者以減弱島部到載體基板之接合。在一實施例中，減弱島部到載體基板101之接合包括降低介面層102及附著層103之至少一者之密度。在一實施例中，減弱島部到載體基板101之接合包括使用化學來處理介面層102及附著層103之至少一者。在一實施例中，在接收側之接合(bond)係較在予體(載體基板)側之接合更為堅固。若並非如此，則可以使用可定址局部加熱器(addressable local heater)將例如予體晶圓局部加熱以導致氣泡產生，以減弱在載體基板側之接合。在另一實施例中，使用光可使介面層102及附著層103之至少一者到載體基板101之接合減弱。在一實施例中，介面層102係藉由穿透載體基板101之光所照明以減弱該接合。應理解該光並未由該載體基板所吸收，而是由附著層或吸收層所吸收。具有適當孔徑之雷射可被使用以照明介面層以減弱在載體基板之接合。
圖7B係依據一實施例相似於圖7A在轉移材料層107之島部109到台面115上之後的視圖710。當島部109被附接到台面115時，島部108被移除，如圖7B 所示。在一實施例中，藉由使用切割工具之一沿著附著層103切割來移除島部108，或可使用在製造電子裝置之領域中具有通常知識者所知之任何其他技術。如圖7B所示，在將島部108遠離接收基板112移開之後，島部109保持接合到台面115。在一實施例中，使用島部108以轉移到另一台面(未示出)。
圖8係依據一實施例相似於圖7B在沉積絕緣層116在絕緣層113及島部109上之後的視圖800。在一實施例中，絕緣層116係層間介電質(ILD)層。在一實施例中，絕緣層116係氧化層，例如氧化矽層。在一實施例中，絕緣層116係低K介電質，例如二氧化矽、氧化矽、碳摻雜氧化物("CDO")、或其任意組合。在一實施例中，絕緣層116包括氮化物、氧化物、聚合物、磷矽酸鹽玻璃、氟矽酸鹽("SiOF")玻璃、有機矽酸鹽玻璃("SiOCH")、或其任意組合。在另一實施例中，絕緣層116係氮化層，例如氮化矽層。在替代實施例中，絕緣層116係氧化鋁、氮氧化矽、其他氧化層/氮化層、其任意組合、或藉由電子裝置設計而決定之其他電性絕緣層。在一實施例中，絕緣層116相似於絕緣層113。在另一實施例中，絕緣層116不同於絕緣層113。
在一實施例中，絕緣層116之厚度係藉由設計而決定。在一實施例中，沉積絕緣層116至從約50奈米(nm)至約2微米(μm)之厚度。在實施例中，使用沉積技術之一而沉積絕緣層116，該沉積技術包括但不限 於，例如電漿加強化學氣相沉積(“PECVD”)之化學氣相沉積(“CVD”)、物理氣相沉積(“PVD”)、分子束磊晶(“MBE”)、金屬有機化學氣相沉積(“MOCVD”)、原子層沉積(“ALD”)、旋轉塗佈、或在製造微電子裝置領域中具有通常知識者所知的其他沉積技術。
圖9係依據一實施例相似於圖8在將絕緣層116平面化且將裝置特徵層117沉積在島部109上之後的視圖900。如圖9所示，絕緣層116被平面化以與島部109齊平。在一實施例中，使用CMP技術之一使絕緣層116平面化，該CMP技術係在製造電子裝置之領域中具有通常知識者所知的。將裝置特徵層117沉積在島部109及經平面化絕緣層116上。在一實施例中，裝置特徵層117包含波導材料以導引光訊號。在一實施例中，裝置特徵層117包含具有折射率大於島部之折射率的波導材料。在一實施例中，裝置特徵層117包含矽層，例如非晶矽層、多晶矽層、GaAs層、鍺層、氧化鈦(TiO2)層、硫屬玻璃層、其他波導材料層、或其任意組合。在另一實施例中，裝置特徵層117包含一或多導電層，如下述。在一實施例中，裝置特徵層117包含感測器材料層，如下述。
在一實施例中，裝置特徵層117之厚度係從約10nm至約10微米(μm)。在更明確實施例中，裝置特徵層117之厚度係從約50nm至約500nm。
在一實施例中，使用沉積技術之一而將裝置特徵層117沉積，該等沉積技術包括但不限於，例如 PECVD之CVD、PVD、MBE、MOCVD、ALD、或在製造電子裝置領域中具有通常知識者所知的其他沉積技術。
圖10係依據一實施例相似於圖9在將裝置特徵層117圖案化及蝕刻且將絕緣層119沉積在絕緣層116上之後的視圖1000。如圖10所示，藉由將裝置特徵層117圖案化及蝕刻以使裝置特徵118形成在島部109上。將絕緣層119沉積在裝置特徵118及絕緣層116上。在一實施例中，裝置特徵118係波導以導引光訊號。在另一實施例中，裝置特徵118係感測器薄膜以感測環境中之改變，如以下所進一步詳述。
在一實施例中，使用一或多圖案化及蝕刻技術來將裝置特徵層117圖案化，該圖案化及蝕刻技術係在製造電子裝置之領域中具有通常知識者所知的。在更明確實施例中，裝置特徵層117係使用電漿蝕刻技術來蝕刻。在一實施例中，絕緣層119係以上參照絕緣層116所描述之絕緣層之一。
圖11係依據一實施例相似於圖10在將絕緣層119平面化且形成電極之後的視圖1100。圖11係依據一實施例之於圖12中沿軸A-A'所描述的系統之一部分1212的橫截面圖。如圖11所示，絕緣層119被平面化到預定厚度。在一實施例中，使用CMP技術之一使絕緣層119平面化，該CMP技術係在製造電子裝置之領域中具有通常知識者所知的。將裝置特徵121及122形成在經平面化絕緣層119中。在一實施例中，在絕緣層119中蝕刻 出開口以暴露島部109之部分。在一實施例中，一或多導電層被沉積於開口中以及在島部109之暴露部分上，以形成裝置特徵121及122。在一實施例中，裝置特徵121及122為導線。在另一實施例中，裝置特徵121及122為導電通孔。在一實施例中，裝置特徵121及122包含金屬。在替代實施例中，裝置特徵121及122包含銅層、鉭層、鎢層、釕層、或其任意組合。在替代實施例中，可被使用於電極之一或多導電層的導電材料之實例包括，但不限於例如，銅、鉭、鎢、釕、鈦、鉿、鋯、鋁、銀、錫、鉛、金屬合金、金屬碳化物，例如，碳化鉿、碳化鋯、碳化鈦、碳化鉭、碳化鋁、其他導電材料、或其任意組合。在一實施例中，可使用導電層形成技術之一而形成裝置特徵121及122，該導電層形成技術係在製造電子裝置之領域中具有通常知識者所知地，例如，金屬鑲嵌技術、精製金屬蝕刻、或其任意組合。在替代實施例中，電極之一或多導電層可使用一或多導電層沉積技術而被沉積，例如，無電電鍍、電鍍、濺鍍、化學氣相沉積(“CVD”)、金屬有機化學氣相沉積(“MOCVD”)、原子層沉積(“ALD”)、或在製造電子裝置領域中具有通常知識者所知的任意其他導電層沉積技術。在一實施例中，使用CMP技術之一使裝置特徵121及122之一或多導電層與絕緣層119的頂部齊平，該CMP技術係在製造電子裝置之領域中具有通常知識者所知的。
如圖11所示，裝置特徵118係在裝置特徵 121及122之間。在一實施例中，裝置特徵118係波導，且裝置特徵121及122係耦接到波導之電極。在一實施例中，裝置特徵118、121及122為馬赫-陳爾德(MZ)干涉儀裝置之部分，如下述。在另一實施例中，裝置特徵118係感測器薄膜，且裝置特徵121及122係耦接到感測器薄膜之電極。在另一實施例中，裝置特徵118、121及122為SAW為基感測器之部分，如下述。
圖12係根據一實施例之包含複數個裝置1201、1202、1203、1204在基板112上絕緣層上台面上之島部109上用於光學感測應用之系統的平面圖1200。裝置1201及1204為根據MZ干涉儀裝置之光學感測器。裝置1201具有感側臂1213。裝置1204具有感側臂1216。在一實施例中，將LiNbO3島部使用於針對線性調頻轉發器調變之裝置中，其經由電光效應以鎖定至來自感測臂之指數改變。裝置1202包含環共振器1206及波導1207。在一實施例中，環共振器1206被用作裝置1202中的無電極電場感測器。裝置1203包含環共振器1208及電極1209、1211、1214及1215。環共振器1208之一部分係在電極1209及1211之間，且環共振器1208之另一部分係在電極1214及1215之間。在一實施例中，裝置1203被用作具有電極之電場感測器。
圖13係根據一實施例之包含SAW濾波器在與基板1301上絕緣層上開關整合之島部上用於RF應用之系統的平面圖1300。如圖13所示，系統包含複數個島 部，諸如島部1302及島部1303在基板1301上的絕緣層上。在一實施例中，島部1302及1303之各者代表島部109。在一實施例中，島部之各者係LiNbO3島部。基板1301上的絕緣層代表上述接收基板上的絕緣層之一者。SAW濾波器係形成在島部之各者上。如圖13所示，SAW濾波器1304及SAW濾波器1305係形成在島部1302上。在一實施例中，SAW濾波器1304及1305之各者係數位間轉換器，包含形成在LiNbO3之島部上的聯鎖梳狀陣列之金屬電極。可使用上述電極形成技術之一而形成SAW濾波器1304及1305之電極。將耦接到SAW濾波器之開關觸排1306沉積到基板1301上的絕緣層上，如圖13所示。在一實施例中，形成在獨立島部上之SAW濾波器代表不同通訊頻帶。在一實施例中，SAW濾波器係基於的獨立鈮酸鋰島部以幫助避免不同通訊頻帶之間的串音，並賦能較使用習知封裝所能達到更緊密之整合。此可賦能用於RF前端應用之可切換濾波器觸排。
圖14係根據一實施例之包含在基板1414上絕緣層上台面上之島部1401上形成之以SAW為基感測器之系統的平面圖1400。在一實施例中，島部1401代表島部109。系統包含發送器電極組，例如電極1409、1411、1412及1413，在島部1401上用以發送對應表面聲波(SAW)。系統包含接收器電極組，例如電極1402、1403、1407及1408，在島部1401上用以接收對應SAW。系統包含一或多感測器薄膜，例如感測器薄膜 1404、1405及1406在島部1401上。感測器薄膜1404、1405及1406之各者對環境條件(例如，溫度、壓力、葡萄糖、一氧化碳、或其他環境條件)中之改變做出反應，該反應導致對應SAW速度之改變。發送器1409係用以發送參考SAW通過LiNBO3島部1401之一部分到接收器電極1402。第一SAW為基感測器包含發送器電極1411，以發送SAW通過感測器薄膜1404到接收器電極1403。第二SAW為基感測器包含發送器電極1412，以發送SAW通過感測器薄膜1405到接收器電極1407。第三SAW為基感測器包含發送器電極1413，以發送SAW通過感測器薄膜1406到接收器電極1408。將在接收器電極各者接收的SAW之速度相比於參考SAW之速度以偵測環境中之改變。
圖15-21根據另一實施例顯示製造電子裝置之方法，該方法包括在島部轉移之前在接收基板上之台面上形成裝置特徵。圖15係依據另一實施例之包含裝置特徵1503及1504在接收基板1501上之絕緣層1502上的電子裝置之一部分的側視圖1500。如圖15所示，在轉移島部109之前，裝置特徵1503及1504係被沉積在接收基板1501上之絕緣層1502上。在一實施例中，基板1501代表接收基板112。在一實施例中，絕緣層1502代表以上參照絕緣層113所描述之絕緣層之一。在一實施例中，裝置特徵1503及1504之各者代表參照圖11、12、13、14及34所述之裝置特徵之一者。在一實施例中，裝置特徵 1503及1504為導線。在另一實施例中，裝置特徵1503及1504為導電通孔或其他裝置特徵，如上述。
圖16係依據另一實施例相似於圖15在形成裝置特徵1506在基板1501上絕緣層1502上之絕緣層1505上之後的視圖1600。在一實施例中，將絕緣層1505沉積在絕緣層1502上之裝置特徵1503及1504上。將裝置層沉積在絕緣層1505上。將裝置層圖案化及蝕刻以形成裝置特徵1506。在一實施例中，絕緣層1505代表以上參照絕緣層116所描述之絕緣層之一。在一實施例中，絕緣層1506代表以上參照裝置特徵118所描述之裝置特徵之一。
圖17係依據另一實施例相似於圖16在將絕緣層1507沉積在絕緣層1505上之後的視圖1700。在一實施例中，絕緣層1507代表以上參照絕緣層1505所描述之絕緣層之一。絕緣層1507被平面化以與裝置特徵1506齊平。在一實施例中，使用CMP技術之一使絕緣層1507平面化，該CMP技術係在製造電子裝置之領域中具有通常知識者所知的。在一實施例中，絕緣層1507之厚度係從約5nm至約10微米(μm)。在更明確實施例中，絕緣層1507之厚度係從約50nm至約2μm。
圖18係依據另一實施例相似於圖17在將裝置特徵1508及1509個別形成在裝置特徵1504及1503上之後的視圖1800。在一實施例中，將在絕緣層1505上之絕緣層1507圖案化及蝕刻以形成開口以暴露裝置特徵 1504及1503。在一實施例中，裝置特徵1508及1509之各者代表參照圖11、12、13、14及34所述之裝置特徵之一者。在一實施例中，裝置特徵1508及1509代表於圖11中所述之裝置特徵121及122。在一實施例中，裝置特徵1508及1509為導線。在一實施例中，裝置特徵1508及1509為導電通孔或其他上述裝置特徵。在一實施例中，使用一或多圖案化及蝕刻技術來將絕緣層1505上之絕緣層1507圖案化及蝕刻，該圖案化及蝕刻技術係在製造電子裝置之領域中具有通常知識者所知的。在一實施例中，使用一或多以上參照裝置特徵121及122所述之技術以在絕緣層1507及1505中的開口中及裝置特徵1504及1503之暴露部分上形成一或多導電層。
圖19係依據另一實施例相似於圖18在將絕緣層1507圖案化及蝕刻以形成台面1511之後的視圖1900。如圖19所示，台面1511已被預處理以具有裝置特徵1506、1508及1509，以使得後續島部轉移可不需要進一步處理。在至少若干實施例中，台面1511之尺寸係藉由稍後在製程中沉積於其上之島部109之尺寸而界定。在至少若干實施例中，台面1511之尺寸係大於或相似於島部109之尺寸。在至少若干實施例中，台面1511具有寬度1901、高度1902、及長度(未示出)。在至少若干實施例中，高度1902係從約5nm至約2μm。在至少若干實施例中，寬度1901係大於或實質上等於島部109之寬度。在至少若干實施例中，台面之長度係大於或實質上等 於島部109之長度。在一實施例中，使用一或多圖案化及蝕刻技術來將絕緣層1507圖案化及蝕刻，該圖案化及蝕刻技術係在製造電子裝置之領域中具有通常知識者所知的。
圖20係依據一實施例相似於圖5及圖19在島部109對齊接收基板1501上之台面1511之後的視圖2000。如圖20所示，將載體基板101翻轉過來以將島部109附接至台面1511。間隙2001被設置在島部108與台面115之外的絕緣層1505之一部分之間。當島部109被附接到台面1511時，間隙2001避免島部108於附接至絕緣層113。在一實施例中，間隙2001之高度係相似於間隙701之高度。在一實施例中，施加壓力、溫度、或兩者持續一預定時間以將島部109附接至台面1511。在一實施例中，用以將島部109附接至台面115之壓力係大於大氣壓力。在一實施例中，用以將島部109附接至台面115之溫度係高於室溫並低於400℃，以保持後端相容性。在一實施例中，處理附著層103、介面層102、或層102及103兩者以減弱島部至載體基板之接合，如以上參照圖7A所述。
圖21係依據另一實施例相似於圖20在轉移島部109到台面1511上之後的視圖2100。當島部109保持附接到台面1511時，將島部108遠離接收基板1501移開。在一實施例中，使用以上參照圖7B所說明的島部附接技術之一而將島部109附接到台面1511。將島部108 遠離接收基板1501移開。在一實施例中，使用以上參照圖7B所說明的島部移除技術之一而將島部108移除。在一實施例中，將一或多個裝置特徵形成在島部109上，如以上參照圖8-11所述。
圖22及圖23根據另一實施例顯示一種用以製造包含獨立式薄膜之電子裝置的方法。圖22係依據另一實施例顯示穿透在接收基板2201上絕緣層2202上之台面2204形成之空穴2206之側視圖2200。在一實施例中，形成空穴2206以稍後在製程中藉由將島部109轉移用以附接到台面2204之部分2203及2205來製造膜片。在一實施例中，基板2201代表接收基板112。在一實施例中，絕緣層2202代表絕緣層113。在一實施例中，台面2204代表台面115。空穴2206具有寬度2207、深度2208、及長度(未示出)。在一實施例中，空穴2206之尺寸係藉由設計而決定。在一實施例中，深度2208係從約100nm至約10μm。在至少若干實施例中，寬度2207係小於島部109之寬度。在至少若干實施例中，台面之長度係小於島部109之長度。在一實施例中，島部109係由各側持續地支撐。在另一實施例中，島部代表在一或多處支撐之懸臂(cantilever)。仍在另一實施例中，島部代表由二或更多繫繩(tether)支撐之膜片。在一實施例中，藉由使用一或多個圖案化與蝕刻技術將絕緣層2202圖案化與蝕刻而形成空穴2206，該圖案化與蝕刻技術係在製造電子裝置之領域中具有通常知識者所知的。
圖23係依據另一實施例相似於圖5與圖22在轉移島部109到台面的部分2203及2205上之後的視圖2300。如圖23所示，分別藉由台面2204之部分2203及2205來將島部109之部分2301及2302支撐。島部109之部分2303係獨立式地(free standing)在空穴2206之上。在一實施例中，使用參照圖7B所說明的島部接合技術之一而將島部109之部分2301及2302附接到台面2204之部分2203及2205。將島部108遠離接收基板2201移開。在一實施例中，使用以上參照圖7B所說明的島部移除技術之一而將島部108移除。在一實施例中，島部109係鈮酸鋰之薄膜，其被轉移到在基板2201上台面之部分2203及2205上，該基板2201已經被蝕刻出空穴2206。如圖23所示，在接合之後鈮酸鋰島部係膜片，其獨立式地在空穴220之上的區域中並在他處由台面之部分2203及2205支撐。製造此獨立式薄膜不需後側蝕刻(其限制了基板之選擇及與其他裝置之整合)，或不需要底切蝕刻(其需要優良選擇性並可限制裝置尺寸且限制鄰近裝置之間距)。此類獨立式薄膜可被使用於慣性感測器中，利用其極佳壓電性質之優勢並可提供較習知感測器更佳之性能。壓力及超音波感測器可被製造以具有此類獨立式薄膜。在一實施例中，將一或多個裝置特徵形成在島部109上，如以上參照圖8-11所述。在替代實施例中，膜片係用於感測器之薄膜塊狀共鳴器(FBAR)、RF濾波器、用於成像或動態感測器之熱電紅外線感測器、兆赫偵測器、 或慣性感測器之一部分。
圖24-30根據另一實施例顯示一種用以製造包含獨立式薄膜之電子裝置的方法，其中在轉移島部之前裝置特徵係形成在薄膜島部之兩側上。在此情況中，在島部轉移之前，裝置特徵在暫時載體基板上被處理。圖24係依據另一實施例顯示基板2401之一部分的側視圖2400。在一實施例中，基板2401代表基板104。在一實施例中，基板2401係鈮酸鋰基板。如圖24所示，將離子2402添加到基板2401至深度2403以形成材料層2403，並且稍後在製程中可在該材料層2403上建立一或多被動或主動電子裝置組件，如以上參照圖2所述。在一實施例中，材料層2403代表材料層107。
圖25係依據一實施例相似於圖24在形成裝置特徵2501及2502在材料層2403上之後的視圖2500。將絕緣層2503沉積在裝置特徵2502及2503上。如圖25所示，將絕緣層2503平面化。絕緣層2503代表以上所描述之絕緣層之一。在一實施例中，使用以上所描述之絕緣層沉積技術之一來將絕緣層2503沉積。在一實施例中，使用CMP技術之一來使絕緣層2503平面化，如上述。在一實施例中，沉積裝置特徵2501及2502包括將一或多導電層沉積在材料層2404上並將該一或多導電層圖案化及蝕刻。在一實施例中，裝置特徵2501及2502為導線。在另一實施例中，裝置特徵2501及2502為導電通孔。在一實施例中，裝置特徵2501及2502代表該裝置特徵121及 122。
圖26係依據另一實施例顯示將基板2401附接到載體基板101的側視圖2600。如圖26中所示，翻轉基板104以將經平面化之絕緣層2503附接到附著層103。在一實施例中，使用接合技術之一使經平面化之絕緣層2503接合至附著層103，該接合技術係在製造電子裝置之領域中具有通常知識者所知的。在一實施例中，施加壓力、溫度、或兩者持續一預定時間以將基板2401接合至基板101。在一實施例中，用以將經平面化之絕緣層2503接合至附著層103之壓力係大於大氣壓力。在一實施例中，用以將經平面化之絕緣層2503接合至附著層103之溫度係高於室溫並低於400℃，以保持後端相容性。
圖27係依據另一實施例相似於圖26在將材料層2404轉移到載體基板101上之後的視圖2700。如圖27所示，材料層2404係在裝置特徵2501及2502上且在絕緣層2503之部分上。在一實施例中，使用以上參照圖4所述之一或多技術來轉移材料層2404到載體基板101且移除基板104之剩餘部份。在一實施例中，使用CMP技術之一使材料層2404平面化，該CMP技術係在製造電子裝置之領域中具有通常知識者所知的。
圖28係依據另一實施例相似於圖27在將絕緣層2803沉積在材料層2404上之後的視圖2800。在一實施例中，絕緣層2803代表絕緣層113。
將裝置特徵2803及2802形成在材料層2404之部分上的絕緣層2803中。如圖28所示，使用CMP技術之一將絕緣層2803平面化以與裝置特徵齊平。在一實施例中，裝置特徵2803及2802代表該裝置特徵121及122。
圖29係依據另一實施例相似於圖28在定義出島部之後的視圖2900。多層結構2910包含將絕緣層2503上的材料層2404上的絕緣層2803刻劃以形成複數個島部，諸如在載體基板101上介面層102上附著層103上之島部2901及島部2902，如圖29所示。島部2901包含絕緣層2803之部分2904及2905，以及包含在裝置特徵2501上材料層2404之一部分2906上的裝置特徵2801，以及包含絕緣層2503之一部分2907。島部2902包含絕緣層2803之部分2908及2911，以及包含在絕緣層2503之一部分2912上裝置特徵2502上材料層2404之一部分2915上的裝置特徵2802。在一實施例中，刻劃多層結構2910包括形成開口，諸如開口2903通過該多層結構下達附著層103以界定島部之邊緣。如圖29所示，藉由開口2903來將島部2901與2902分離。在一實施例中，開口2903之尺寸至少約為10nm。在一實施例中，開口111之尺寸至少約為300nm。在一實施例中，將多層結構2910圖案化及蝕刻以形成開口。在一實施例中，使用一或多圖案化技術來將多層結構2910圖案化，該圖案化技術係在製造電子裝置之領域中具有通常知識者所知 的。在一實施例中，使用包含氬之電漿將多層結構2910蝕刻。在替代實施例中，使用一或多乾蝕刻、濕蝕刻、或兩種蝕刻技術來將多層結構2910蝕刻，該等蝕刻技術係在製造電子裝置之領域中具有通常知識者所知的。
在一非限定實施例中，島部2901及2902係具有寬度、高度、及長度之3D島部。在各種實施例中，基於設計，該等島部之各者具有矩形、圓形、方形、橢圓形、或任何其他形狀。在一實施例中，介面層102係機械上夠堅固以能夠至少承受參照圖26及27所述之製程。
圖30係依據另一實施例相似於圖22與圖29在轉移島部2902到接收基板2201上之台面2204的部分2203及2205上之後的視圖3000。如圖30所示，將載體基板101翻轉過來以將島部2902之部分2908及2911個別地接合至台面2204之部分2203及2205。在一實施例中，施加壓力、溫度、或兩者持續一預定時間以將島部2902之部分2908及2911接合至台面2204之部分2203及2205。在一實施例中，用以將島部2902之該等部分附接至台面2204之該等部分之壓力係大於大氣壓力。在一實施例中，用以將島部2902之該等部分附接至台面2204之該等部分之溫度係高於室溫並低於400℃，以保持後端相容性。在一實施例中，處理附著層103、介面層102、或層102及103兩者以減弱島部至載體基板之接合，如以上參照圖7A所述。
如圖30所示，藉由部分2203及2205來個別 地支撐部分2908及2911。島部2902之一部分包含材料層2404之一部分2911在裝置特徵2502及2802之間，其獨立式地在空穴2206之上。當島部2902被附接到台面之部分2203及2205時，島部2901被移除，如圖30所示。在一實施例中，使用以上參照圖7B所說明的技術之一而將島部2901移除。在一實施例中，使用島部2902以轉移到另一台面(未示出)。
圖31-33根據另一實施例顯示一種用以製造包含獨立式薄膜之電子裝置的方法，其中在島部轉移之前若干裝置特徵係被製造在島部之一側上，且在島部轉移之後若干裝置特徵係被製造在島部之另一側上。圖31係依據另一實施例在定義出島部之後多層結構的側視圖3100。多層結構3113包含絕緣3107在材料層3104上。在一實施例中，材料層3104代表材料層107。在一實施例中，絕緣層3107代表絕緣層116。多層結構3113係形成在載體基板101上介面層102上之附著層103上，如圖31所示。將裝置特徵3105及3106形成在材料層3104上的絕緣層3107中。在一實施例中，由裝置特徵2801及2802來代表裝置特徵3105及3106。將多層結構3113刻劃以形成複數個島部，諸如島部3111及島部3112。在一實施例中，刻劃多層結構3113包括形成開口，諸如開口3120通過該多層結構下達附著層103以界定島部之邊緣。
島部3111包含絕緣層3107之部分3114及 3115，以及包含在材料層3104之一部分3118上的裝置特徵3105。島部3112包含絕緣層3107之部分3116及3117，以及包含在材料層3104之一部分3119上的裝置特徵3106。在一實施例中，開口3120之尺寸至少約為10nm。在一實施例中，開口3120之尺寸至少約為300nm。在一實施例中，將多層結構3113圖案化及蝕刻以形成開口。在一實施例中，使用一或多圖案化技術來將多層結構3113圖案化，該圖案化技術係在製造電子裝置之領域中具有通常知識者所知的。在一實施例中，使用包含氬之電漿將多層結構3113蝕刻。在替代實施例中，使用一或多乾蝕刻、濕蝕刻、或兩種蝕刻技術來將多層結構3113蝕刻，該等蝕刻技術係在製造電子裝置之領域中具有通常知識者所知的。
在一非限定實施例中，島部3111及3112係具有寬度、高度、及長度之3D島部。在各種實施例中，基於設計，該等島部之各者具有矩形、圓形、方形、橢圓形、或任何其他形狀。在一實施例中，介面層102係機械上夠堅固以能夠至少承受參照圖31所述之製程。
圖32係依據另一實施例相似於圖22與圖31在轉移島部3112到接收基板2201上之台面2204的部分2203及2205上之後的視圖3200。如圖32所示，將載體基板101翻轉過來以將島部3112之部分3116及3117個別地接合至台面2204之部分2203及2205。在一實施例中，施加壓力、溫度、或兩者持續一預定時間以將島部 3112之部分3116及3117接合至台面2204之部分2203及2205。在一實施例中，用以將島部3112之該等部分附接至台面2204之該等部分之壓力係大於大氣壓力。在一實施例中，用以將島部3112之該等部分附接至台面2204之該等部分之溫度係高於室溫並低於400℃，以保持後端相容性。在一實施例中，處理附著層103、介面層102、或層102及103兩者以減弱島部至載體基板之接合，如以上參照圖7A所述。
如圖32所示，藉由部分2203及2205來個別地支撐部分3116及3117。島部3112之一部分包含材料層3107在裝置特徵3106上之該部分係獨立式地在空穴2206之上。當島部3112被附接到台面之部分2203及2205時，島部3111被移除，如圖32所示。在一實施例中，使用以上參照圖7B所說明的技術之一而將島部3112移除。在一實施例中，使用島部3112以轉移到另一台面(未示出)。
圖33係依據另一實施例相似於圖32在將裝置特徵形成在島部3112上之絕緣層3301上之後的視圖3300。如圖33所示，絕緣層3301被沉積在絕緣層2202上以及被沉積在島部3112上。絕緣層3301係由圖11中所描述之該絕緣層119及絕緣層116之至少一者來代表。裝置特徵3302被形成穿過絕緣層3302及材料層3107以接觸裝置特徵3106。裝置特徵3303被形成在材料層3107之頂部分上。裝置特徵3305及3306被形成在裝置特徵 3304之相對側處。在一實施例中，裝置特徵3302、3303、3305及3306為導電通孔、導線或以上所述者之任意組合。在一實施例中，裝置特徵3304代表裝置特徵118，並且裝置特徵3305及3306代表裝置特徵121及122。在一替代實施例中，裝置特徵3302、3303、3304、3305及3306之各者代表參照圖11、12、13、14及34所述之裝置特徵之一者。
圖34係顯示包含使用以上所述一或多技術而形成在基板3401上絕緣層3402上台面3417上薄膜島部3403上之絕緣層3430中之複數個裝置的系統之一實施例的側視圖3400。在一實施例中，基板3401代表上述接收基板之一。在一實施例中，絕緣層3430及3402之各者代表以上所描述之絕緣層之一。在一實施例中，台面3417代表上述之台面之一。在一實施例中，薄膜島部3403代表上述之島部之一。在一實施例中，島部3403代表島部109。在一實施例中，島部3403係鈮酸鋰島部。複數個裝置特徵(例如，裝置特徵3405、3406、3407、3408、3409、3411、3412)形成在島部3403上，如上述。空穴3418係形成在絕緣層3402上之台面3417中，如上述。在一實施例中，裝置特徵3411係波導(例如，矽對氮化矽波導耦合器)之一部分，如上述。在一實施例中，裝置特徵3412係電極且裝置特徵3418係波導。在一實施例中，裝置特徵3412及3418係光學調變器或電場感測器之一部分，如上述。在一實施例中，裝置特徵3408包含在 波導3421上光偵測器薄膜3420上的電極3419。在一實施例中，裝置特徵3408係波導耦接光偵測器之一部分。在一實施例中，裝置特徵3407及3409係MEM-FBAR裝置(例如，感測器)之電極，如上述。在另一實施例中，裝置特徵3407及3409為紅外線(IF)感測器之電極。在一實施例中，裝置特徵3406係電極且裝置特徵3405係感測器薄膜。在一實施例中，裝置特徵3406及3405為SAW為基感測器之部分，如上述。如圖34所示，裝置特徵3115及裝置特徵3413係被形成在基板3401之上的絕緣層3430上。在一實施例中，裝置特徵3115係如上述光學漸逝(evanescent)生物、化學、氣體、或其他感測器之一部分。在一實施例中，裝置特徵3413係用以判定壓力、加速度或兩者之氮化物懸臂裝置之一部分。
圖35顯示包括本發明的一或多個實施例之中介物3500。中介物3500係被使用以橋接第一基板3502至第二基板3504之中介基板。舉例而言，第一基板3502可係積體電路晶粒。舉例而言，第二基板3504可係記憶體模組、電腦主機板、或另一積體電路晶粒。一般而言，中介物3500之目的在於擴展連結至更廣之節距，或用以重新路由一連結至一不同連結。例如，中介物3500可耦接積體電路晶粒至球狀陣列(BGA)3506，該BGA 3506可接續地耦接至該第二基板3504。在一些實施例中，該第一及第二基板3502/3504被附接至該中介物3500之相對側。在其他實施例中，該第一及第二基板3502/3504被 附接到該中介物3500之同一側。且在進一步實施例中，三或更多基板藉由使用中介物3500而互相互連。
該中介物3500可由環氧樹脂、玻璃纖維強化環氧樹脂、陶瓷材料、或諸如聚酰亞胺之聚合物材料所形成。在另外實作中，該中介物可由替代剛性或可撓材料所形成，該材料可包括用於半導體基板的上述相同材料(諸如矽、鍺、與其他III-V族與IV族材料)。
該中介物可包括金屬互連3508及通孔3510，其包括但不限於矽穿孔(TSV)3512。該中介物3500可另外包括嵌入式裝置3514，其包括被動及主動裝置。此類裝置包括，但不限於，電光裝置、壓電裝置、熱電裝置、射頻(RF)裝置、本文所述MEMS裝置、電容器、去耦電容器、電阻器、電感器、熔絲、二極體、變壓器、感測器、及靜電放電(ESD)裝置。功率放大器、電源管理裝置、天線、陣列、感測器亦可被形成在中介物3500上。依據本發明之實施例，本文揭示之設備或處理可用於中介物3500之製造中。
圖36顯示根據本發明一個實施例之計算裝置3600。該計算裝置3600可包括多個組件。在一實施例中，此些組件被附接至一或多個主機板。在替代實施例中，此些組件被製造在單一系統單晶片(SoC)晶粒上，而非在主機板上。計算裝置3600中的組件包括但未限於積體電路晶粒3602及至少一個通訊晶片3608。在若干實作中，通訊晶片3608被製造為積體電路晶粒3602之部 分。積體電路晶粒3602可包括諸如中央處理單元(CPU)之處理器3604、一般用作快取記憶體之晶粒上記憶體3606、其可藉由諸如嵌入式DRAM(eDRAM)或自旋轉移力矩記憶體(STTM或STTM-RAM)之技術來提供。
計算裝置3600可包括可以或可以不係實體與電性耦接至主機板或製造於SoC晶粒中之其他組件。此些其他組件包括但未限於，揮發性記憶體3610(例如，DRAM)、非揮發性記憶體3612(例如，ROM或快閃記憶體)、圖形處理單元3614(GPU)、數位訊號處理器3616(DSP)、加密處理器3642(一執行硬體內密碼演算法之專屬處理器)、晶片組3620、天線3622、顯示器或觸控螢幕顯示器3624、觸控螢幕顯示器控制器3626、電池3628、或其他電源、全球定位系統(GPS)裝置3644、功率放大器(PA)、羅盤、動作共處理器或感測器3632(其可包括加速計、陀螺儀、及羅盤)、揚聲器3634、照相機3636、使用者輸入裝置3638(諸如，鍵盤、滑鼠、觸控筆、及觸控板)、以及大量儲存裝置3640(諸如，硬碟機、光碟(CD)、數位多功能光碟(DVD)等)。
通訊晶片3608賦能針對通往計算裝置3600以及來自計算裝置3600之資料轉移的無線通訊。術語"無線"與其衍生詞可被用於描述電路、裝置、系統、方法、技術、通訊通道等，其可透過使用經調變電磁輻射穿過非 固體介質而通訊資料。該術語並不暗示相關裝置不包含任何線路，雖然在一些實施例中其可能沒有任何線路。通訊晶片3608可實作數種無線標準或協定之任意者，包括但不限於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長程演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍伸物、以及指定為3G、4G、5G與之後的任何其他無線協定。該計算裝置3600可包括複數個通訊晶片3608。例如，第一通訊晶片3608可專用於諸如Wi-Fi與藍芽之短程無線通訊，且第二通訊晶片3608可專用於諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等之長程無線通訊。
術語"處理器"可指處理來自暫存器及/或記憶體之電子資料以轉變該電子資料成為其他可儲存於暫存器及/或記憶體之電子資料的任何裝置或裝置之部分。一或更多組件，例如積體電路晶粒3602、通訊晶片3608、GPU 3614、加密處理器3642、DSP 3616、晶片組3620、及其他組件可包括一或多個MEMS裝置、電光裝置、壓電裝置、熱電裝置、射頻(RF)裝置、及依據本發明之實施例而形成之感測器。在進一步實施例中，另一容納在計算裝置3600之組件可包含一或多個MEMS裝置、電光裝置、壓電裝置、熱電裝置、射頻(RF)裝置、及依據本發明之實施例而形成之感測器。
在各種實施例中，計算裝置3600可係膝上型電腦、易網機、筆記型電腦、超筆電、智慧型手機、平板電腦、個人數位助理(PDA)、超極行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描機、顯示器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位錄影機。在進一步實作中，計算裝置3600可係任何其他處理資料的電子裝置。
以上本發明之說明實作的描述(包括於摘要中所說明之內容)之目的不在於係窮舉性或在於限制本發明於所揭示之確切形式。雖然為了說明性的目的而於本文中描述本發明之特定實作及實例，但如熟悉該相關技術領域者所認知地，在發明的範疇中之各種等效修改係可行的。
有鑒於以上詳細說明可以對本發明作出此些修改。在以下申請專利範圍中使用之術語不應被解釋為限制本發明至於說明書與申請專利範圍中所揭示之特定實作。本發明之範疇反而應全然地藉由以下申請專利範圍而訂定，該等申請專利範圍應依據已建立的詮釋申請專利範圍之教示而被解釋。
以下實例關於進一步實施例：在一實施例中，一種用以製造電子裝置之方法包含刻劃在第一基板之上的第一材料層以形成島部；形成台面在第二基板上的第一絕緣層上；及轉移該島部到該台面，其中一或多個裝置特徵被形成在該島部上。
在一實施例中，一種用以製造電子裝置之方法包含刻劃在第一基板之上的第一材料層以形成島部；形成台面在第二基板上的第一絕緣層上；轉移該島部到該台面，沉積第二絕緣層在該第二基板上；沉積第一裝置特徵層在該島部上；蝕刻該第一裝置特徵層以形成第一裝置特徵，其中形成一或多個裝置特徵在該島部上。
在一實施例中，一種用以製造電子裝置之方法包含刻劃在第一基板之上的第一材料層以形成島部；形成台面在第二基板上的第一絕緣層上；轉移該島部到該台面，沉積第三絕緣層在該第二基板之上，及形成一或多裝置特徵在該第三絕緣層上其中形成該一或多個裝置特徵在該島部上。
在一實施例中，一種用以製造電子裝置之方法包含刻劃在第一基板之上的第一材料層以形成島部；形成台面在第二基板上的第一絕緣層上；及轉移該島部到該台面，其中形成一或多個裝置特徵在該島部上，及形成第二裝置特徵層在該第二基板之上。
在一實施例中，一種用以製造電子裝置之方法包含刻劃在第一基板之上的第一材料層以形成島部；形成台面在第二基板上的第一絕緣層上；及轉移該島部到該台面，其中形成一或多個裝置特徵在該島部上，其中該第一材料層係壓電材料層。
在一實施例中，一種用以製造電子裝置之方法包含刻劃在第一基板之上的第一材料層以形成島部；形 成台面在第二基板上的第一絕緣層上；及轉移該島部到該台面，其中形成一或多個裝置特徵在該島部上，其中該第一材料層係熱電材料層。
在一實施例中，一種用以製造電子裝置之方法包含刻劃在第一基板之上的第一材料層以形成島部；形成台面在第二基板上的第一絕緣層上；及轉移該島部到該台面，其中形成一或多個裝置特徵在該島部上，其中該第一材料層係電光材料層。
在一實施例中，一種用以製造電子裝置之方法包含刻劃在第一基板之上的第一材料層以形成島部；形成台面在第二基板上的第一絕緣層上；及轉移該島部到該台面，其中一或多個裝置特徵被形成在該島部上，蝕刻空穴於該台面中，並沉積該島部在該空穴之上。
在一實施例中，一種用以製造電子裝置之方法包含沉積介面層在第一基板上；沉積附著層在該介面層上；添加離子到第三基板以形成第一材料層；接合該第一材料層到該附著層；移除該第三基板之一部分以轉移該第一材料層到該第一基板上；刻劃在該第一基板之上的該第一材料層以形成島部；形成台面在第二基板上的第一絕緣層上；及轉移該島部到該台面，其中一或多裝置特徵係形成在該島部上。
在一實施例中，一種用以製造電子裝置之方法包含刻劃在第一基板之上的第一材料層以形成島部；形成台面在第二基板上的第一絕緣層上；及轉移該島部到該 台面，其中形成一或多個裝置特徵在該島部上，其中該一或多個裝置特徵係在該轉移之前被形成。
在一實施例中，一種用以製造電子裝置之方法包含刻劃在第一基板之上的第一材料層以形成島部；形成台面在第二基板上的第一絕緣層上；及轉移該島部到該台面，其中形成一或多個裝置特徵在該島部上，其中該一或多個裝置特徵係在該轉移之後被形成。
在一實施例中，一種用以製造包含獨立式薄膜之電子裝置的方法包含形成第一材料層之島部在第一基板之上；形成台面在第二基板上的第一絕緣層上；蝕刻空穴於該台面之中；及沉積該島部在該空穴之上。
在一實施例中，一種用以製造包含獨立式薄膜之電子裝置的方法包含形成第一材料層之島部在第一基板之上；形成台面在第二基板上的第一絕緣層上；蝕刻空穴於該台面之中；沉積該島部在該空穴之上，及沉積一或多裝置特徵在該第一材料層上。
在一實施例中，一種用以製造包含獨立式薄膜之電子裝置的方法包含形成第一材料層之島部在第一基板之上；形成台面在第二基板上的第一絕緣層上；蝕刻空穴於該台面之中；沉積該島部在該空穴之上，及形成波導在該島部上。
在一實施例中，一種用以製造包含獨立式薄膜之電子裝置的方法包含形成第一材料層之島部在第一基板之上；形成台面在第二基板上的第一絕緣層上；蝕刻空 穴於該台面之中；及沉積該島部在該空穴之上，其中該第一材料層係壓電材料層。
在一實施例中，一種用以製造包含獨立式薄膜之電子裝置的方法包含形成第一材料層之島部在第一基板之上；形成台面在第二基板上的第一絕緣層上；蝕刻空穴於該台面之中；及沉積該島部在該空穴之上，其中該第一材料層係熱電材料層。
在一實施例中，一種用以製造包含獨立式薄膜之電子裝置的方法包含形成第一材料層之島部在第一基板之上；形成台面在第二基板上的第一絕緣層上；蝕刻空穴於該台面之中；及沉積該島部在該空穴之上，其中該第一材料層係電光材料層。
在一實施例中，一種用以製造包含獨立式薄膜之電子裝置的方法包含沉積介面層在第一基板上；沉積附著層在該介面層上；添加離子到第三基板以形成該第一材料層；接合該第一材料層到該附著層；移除該第三基板之一部分以轉移該第一材料層到第一基板上；形成第一材料層之島部在該第一基板之上；形成台面在第二基板上的第一絕緣層上；蝕刻空穴於該台面之中；及沉積該島部在該空穴之上。
在一實施例中，一種用以製造包含獨立式薄膜之電子裝置的方法包含形成第一材料層之島部在第一基板之上；形成台面在第二基板上的第一絕緣層上；蝕刻空穴於該台面之中；及沉積該島部在該空穴之上，其中該形 成該島部包含蝕刻該第一材料層。
在一實施例中，一種電子裝置系統包含第一材料層之島部在基板上之絕緣台面上；及一或多裝置特徵在該島部上。
在一實施例中，一種電子裝置系統包含第一材料層之島部在基板上之絕緣台面上；及一或多裝置特徵在該島部上，其中該第一材料層包含壓電材料層、熱電材料層、電光材料層、或其任意組合。
在一實施例中，一種電子裝置系統包含第一材料層之島部在基板上之絕緣台面上；及一或多裝置特徵在該島部上，其中該第一材料層係鈮酸鋰層。
在一實施例中，一種電子裝置系統包含第一材料層之島部在基板上之絕緣台面上；及一或多裝置特徵在該島部上，其中該一或多裝置特徵包含一或多導電特徵。
在一實施例中，一種電子裝置系統包含第一材料層之島部在基板上之絕緣台面上；及一或多裝置特徵在該島部上，其中該一或多裝置特徵包含一或多波導。
在一實施例中，一種電子裝置系統包含第一材料層之島部在基板上之絕緣台面上；及一或多裝置特徵在該島部上，進一步包含空穴在該台面中。
在一實施例中，一種電子裝置系統包含第一材料層之島部在基板上之絕緣台面上；及一或多裝置特徵在該島部上，其中該一或多裝置特徵之至少一者係光學感 測器之一部分。
在一實施例中，一種電子裝置系統包含第一材料層之島部在基板上之絕緣台面上；及一或多裝置特徵在該島部上，其中該一或多裝置特徵之至少一者係環共振器之一部分。
在一實施例中，一種電子裝置系統包含第一材料層之島部在基板上之絕緣台面上；及一或多裝置特徵在該島部上，其中該一或多裝置特徵之至少一者係電場感測器之一部分。
在一實施例中，一種電子裝置系統包含第一材料層之島部在基板上之絕緣台面上；及一或多裝置特徵在該島部上，其中該一或多裝置特徵之至少一者係表面聲波裝置之一部分。
在一實施例中，一種電子裝置系統包含第一材料層之島部在基板上之絕緣台面上；及一或多裝置特徵在該島部上，其中該一或多裝置特徵之至少一者係微電機系統(MEMS)裝置之一部分。
在前面之說明書中，參考其特定例式性實施例而說明方法與設備。將趨向明顯地，在沒有背離以下申請專利範圍所闡述之實施例的廣義精神與範疇的前提下，可對其作出各種修改。該說明書與圖式據此將被理解為係說明性意義，而非限制性意義的。
101‧‧‧載體基板
102‧‧‧介面層
103‧‧‧附著層
108‧‧‧島部
109‧‧‧島部
112‧‧‧接收基板
113‧‧‧絕緣層
115‧‧‧台面
710‧‧‧視圖

Claims (20)

  1. 一種用以製造電子裝置的方法，包含：刻劃在第一基板之上的第一材料層以形成島部；形成台面在第二基板上的第一絕緣層上；轉移該島部到該台面，其中一或多個裝置特徵被形成在該島部上。
  2. 如申請專利範圍第1項的方法，進一步包含沉積第二絕緣層在該第二基板之上；及沉積第一裝置特徵層在該島部上；蝕刻該第一裝置特徵層以形成第一裝置特徵。
  3. 如申請專利範圍第1項的方法，進一步包含沉積第三絕緣層在該第二基板之上，及形成一或多第二裝置特徵在該第三絕緣層上。
  4. 如申請專利範圍第1項的方法，進一步包含形成第二裝置特徵層在該第二基板之上。
  5. 如申請專利範圍第1項的方法，其中該第一材料層係壓電材料層、熱電材料層、電光材料層、或其任意組合。
  6. 如申請專利範圍第1項的方法，進一步包含蝕刻空穴於該台面之中，及沉積該島部在該空穴之上。
  7. 如申請專利範圍第1項的方法，其中該一或多個裝置特徵係在該轉移之前被形成。
  8. 如申請專利範圍第1項的方法，其中該一或多個 裝置特徵係在該轉移之後被形成。
  9. 一種用以製造包含獨立式薄膜之電子裝置的方法，包含：形成第一材料層之島部在第一基板之上；形成台面在第二基板上的第一絕緣層上；蝕刻空穴於該台面之中；及沉積該島部在該空穴之上。
  10. 如申請專利範圍第9項的方法，進一步包含沉積一或多個裝置特徵在該第一材料層上。
  11. 如申請專利範圍第9項的方法，進一步包含形成波導於該島部上。
  12. 如申請專利範圍第9項的方法，其中該第一材料層係壓電材料層、熱電材料層、電光材料層、或其任意組合。
  13. 如申請專利範圍第9項的方法，進一步包含沉積介面層在該第一基板上；沉積附著層在該介面層上；添加離子到第三基板以形成第一材料層；接合該第一材料層到該附著層；及移除該第三基板之一部分以轉移該第一材料層到該第一基板上。
  14. 如申請專利範圍第9項的方法，其中該形成該島部包含蝕刻該第一材料層。
  15. 一種電子裝置系統，包含第一材料層之島部在基板上之絕緣台面上；及一或多個裝置特徵在該島部上。
  16. 如申請專利範圍第15項的電子裝置系統，其中該第一材料層包含壓電材料層、熱電材料層、電光材料層、或其任意組合。
  17. 如申請專利範圍第15項的電子裝置系統，其中該第一材料層係鈮酸鋰(lithium niobate)層。
  18. 如申請專利範圍第15項的電子裝置系統，其中該一或多裝置特徵包含一或多導電特徵、一或多波導、或其任意組合。
  19. 如申請專利範圍第15項的電子裝置系統，進一步包含空穴於該台面之中。
  20. 如申請專利範圍第15項的電子裝置系統，其中該一或多裝置特徵之至少一者係感測器、微電機系統(MEMS)裝置、調變器、濾波器、或其任意組合之一部分。
TW105125635A 2015-09-25 2016-08-11 用於光學、壓電及射頻應用的島部轉移 TW201721834A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/052456 WO2017052646A1 (en) 2015-09-25 2015-09-25 Island transfer for optical, piezo and rf applications

Publications (1)

Publication Number Publication Date
TW201721834A true TW201721834A (zh) 2017-06-16

Family

ID=58386957

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105125635A TW201721834A (zh) 2015-09-25 2016-08-11 用於光學、壓電及射頻應用的島部轉移

Country Status (2)

Country Link
TW (1) TW201721834A (zh)
WO (1) WO2017052646A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3482231B1 (en) * 2016-07-05 2022-09-07 Shenzhen Xpectvision Technology Co., Ltd. Bonding of materials with dissimilar coefficients of thermal expansion
WO2019026456A1 (ja) * 2017-08-01 2019-02-07 国立大学法人大阪大学 振動検出素子およびその製造方法
FR3079346B1 (fr) * 2018-03-26 2020-05-29 Soitec Procede de fabrication d'un substrat donneur pour le transfert d'une couche piezoelectrique, et procede de transfert d'une telle couche piezoelectrique
CN112737543A (zh) * 2020-12-18 2021-04-30 广东广纳芯科技有限公司 一种基于poi结构的高性能声表面波谐振器及制造方法
FR3131980B1 (fr) * 2022-01-17 2024-01-12 Soitec Silicon On Insulator Procédé de fabrication d’un substrat donneur pour le transfert d’une couche piézoélectrique et procédé de transfert d’une couche piézoélectrique sur un substrat support

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6277666B1 (en) * 1999-06-24 2001-08-21 Honeywell Inc. Precisely defined microelectromechanical structures and associated fabrication methods
JP2002134806A (ja) * 2000-10-19 2002-05-10 Canon Inc 圧電膜型アクチュエータおよび液体噴射ヘッドとその製造方法
US6616854B2 (en) * 2001-12-17 2003-09-09 Motorola, Inc. Method of bonding and transferring a material to form a semiconductor device
FR2929758B1 (fr) * 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
JP4636292B2 (ja) * 2008-08-27 2011-02-23 株式会社村田製作所 電子部品及び電子部品の製造方法
JP5359615B2 (ja) * 2009-07-02 2013-12-04 株式会社村田製作所 複合基板の製造方法

Also Published As

Publication number Publication date
WO2017052646A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
US20230253383A1 (en) Techniques for joining dissimilar materials in microelectronics
TW201721834A (zh) 用於光學、壓電及射頻應用的島部轉移
US10710873B2 (en) Complementary metal oxide semiconductor (CMOS) ultrasonic transducers and methods for forming the same
US9182544B2 (en) Fabrication of planar light-wave circuits (PLCS) for optical I/O
US20200331750A1 (en) Methods of fabricating semiconductor structures including cavities filled with a sacrificial material
EP2138454B1 (fr) Procédé de réalisation d'un composant à partir d'un substrat comportant une couche sacrificielle en silicium monocristallin
TW201824745A (zh) 具有二維電子氣體（２ｄｅｇ）底部電極的單翻轉式諧振器裝置
TWI489160B (zh) 用於光子積體電路之反４５度鏡
KR102444153B1 (ko) 인터커넥트들 및 비아들에 의한 mems 구조물들의 통합
US9481566B2 (en) Methods of forming semiconductor structures including MEMS devices and integrated circuits on opposing sides of substrates, and related structures and devices
US11953730B2 (en) Method of fabricating semiconductor structure
US10790332B2 (en) Techniques for integrating three-dimensional islands for radio frequency (RF) circuits
US8299506B2 (en) Integration of MEMS and CMOS devices on a chip
US11145572B2 (en) Semiconductor structure having through-substrate via (TSV) in porous semiconductor region
US20160043108A1 (en) Semiconductor Structure with Multiple Active Layers in an SOI Wafer
WO2022061514A1 (zh) 石英晶体谐振器及其制作方法、振荡器、电子设备