TW201717706A - 用於序列線性ｌｅｄ驅動器之換向電路 - Google Patents

Abstract

一種序列線性LED驅動器電路係提出。該種序列線性LED驅動器電路係可包括：複數個電流槽，其中該複數個電流槽的各者係裝配以被耦合到一串的發光二極體(LED)之一個分段；及，一個分壓器，其產生複數個參考電壓，其中該複數個參考電壓的各者係施加到該複數個電流槽的各別電流槽。該複數個電流槽的各個電流槽之輸出係可連接在一個總和節點。

Description

用於序列線性LED驅動器之換向電路

本揭露內容係概括關於一種序列線性LED驅動器電路。

相關申請案之交互參照

此申請案係主張於西元2015年9月29日所提出之美國臨時專利申請案第62/234,081號的裨益，該件美國臨時專利申請案係整體以參照方式而納入本文。

一種序列線性LED驅動器或簡稱為“驅動器”係提供用於從一個經整流的AC線路電壓來驅動一個LED串之機構。該驅動器係取決於經整流的電壓之大小而將該LED串為部分或完全點亮。該驅動器係包括一組的線性電流槽(sink)以供耦合到LED串或到位在該LED串之內的分接頭(tap)。是以，該LED串係分割成為一組LED分段。

該LED串之分割成為一組LED分段係允許該驅動器以將該LED串為部分或完全點亮。隨著經整流的AC電壓升高或降低，各別增加或減少數量之分段係藉由將電流從一個電流槽換向到一個相鄰電流槽而通電。該驅動器係概括致能該電流槽，使其可用一個既定大小之經整流的AC線路電壓所通電之LED分段的數目為最大，因而使得該LED串之利用為最 大且使在一個電流槽之內的功率消耗為最小。

然而，當在電流槽之間的電流之換向未被適當安排時刻時會發生問題。不良的安排時刻造成在從AC線路所汲取的電流中之尖波或間隙，因而潛在產生過量的電磁干擾(EMI,electromagnetic interference)。舉例來說，當二個相鄰的電流槽係同時為短暫地導通電流，線路電流係朝上突跳，如在圖1之最左邊的電流波形所示。同理，當二個相鄰的電流槽係在換向期間為短暫地不導通電流，線路電流係朝下突跳，如在圖1之最右邊的電流波形所示。是以，一種電路係需要，其能從一個電流槽到下一者的線路電流之一種平滑換向，如同例如在圖1之中央的電流波形所示。

根據一個或多個示範實施例的一個觀點，一種電路係提出，其藉由迫使所有電流槽電流為通過一個總和節點來協調在二個相鄰的電流槽之間的電流之換向。所有電流槽電流之總和係促進在電流槽之間的電流之平滑換向，且造成不具有尖波與間隙的一個AC線路電流。根據一個或多個示範實施例，該種換向電路係可僅為仰賴於電流槽電流以供協調在電流槽之間的線路電流之換向。根據一個或多個示範實施例之換向電路係可能不必仰賴於整流的AC線路電壓或在LED串的分接頭的電壓之資訊，因而避免其歸因於電壓測量不準確度之不適當的安排時刻。再者，測量及處理高電壓的成本係可避免。

根據一個或多個示範實施例，一種序列線性LED驅動器電路係可包括：複數個電流槽，其中該複數個電流槽的各者係裝配以被耦合到一串的發光二極體(LED)且到其位在該LED串內的分接頭；及，一個分壓 器，其產生複數個參考電壓，其中該複數個參考電壓的各者係施加到該複數個電流槽的各別電流槽。該複數個電流槽的各個電流槽之輸出係可連接在一個總和節點，以供建立藉由該複數個電流槽所流通的電流之總和。

各個電流槽係可包括：一個控制放大器，其具有一個參考或正輸入端子、一個反饋或負輸入端子、一個輸出端子；及，具有一個閘極端子、一個源極端子、與一個汲極端子之一個場效電晶體(FET)(或具有類似端子之一個雙極性電晶體)。各個電流槽之控制放大器的輸出係可耦合到在各別電流槽中之FET的閘極端子。該複數個參考電壓的各者係可施加到各別電流槽之控制放大器的參考端子。各個FET的源極端子係可耦合到各別電流槽中之控制放大器的反饋端子。各個FET的汲極端子係可耦合到該LED串或其位在該LED串內的一個分接頭。各個FET的源極端子係可耦合到該總和節點。

根據一個或多個示範實施例，各個控制放大器的參考端子係可連接到第一參考電壓。各個控制放大器的反饋端子係可連接到該複數個參考電壓的一者。第一電流槽之第一控制放大器的反饋端子係可耦合到該總和節點。該分壓器的第一端係耦合到該總和節點，且該分壓器的第二端係連接到接地。該序列LED驅動器電路係還可包括：一個電阻器，其具有經耦合到該總和節點的第一端與經耦合到接地的第二端。

100‧‧‧第一電流槽

101‧‧‧控制放大器

102‧‧‧場效電晶體(FET)

105‧‧‧第二電流槽

106‧‧‧控制放大器

107‧‧‧場效電晶體(FET)

110‧‧‧第三電流槽

111‧‧‧控制放大器

112‧‧‧場效電晶體(FET)

115‧‧‧第四電流槽

116‧‧‧控制放大器

117‧‧‧場效電晶體(FET)

120‧‧‧電阻式分壓器

圖1係說明一系列的分接頭電流波形，其顯示從一個分接頭到另一個分接頭之分接頭電流中的不可接受地高、理想、與不可接受地低的分接頭 電流。

圖2係說明根據一個示範實施例之一種序列線性LED驅動器電路。

圖3係說明其顯示根據圖2的示範實施例之序列線性LED驅動器電路的操作的時序圖。

圖4係說明根據另一個示範實施例之一種序列線性LED驅動器電路。

圖5係說明根據再一個示範實施例之一種序列線性LED驅動器電路。

詳細參考以下的示範實施例，其說明於伴隨的圖式中，其中類似的參考標號係指所有圖式中的類似元件。該等示範實施例係可用種種形式來體現而不受限於本文所陳述的示範實施例。眾所周知的零件之描述係為了明確性而省略。

圖2係描繪根據一個示範實施例之一種序列線性LED驅動器電路。參考圖2，根據該示範實施例之電路係可包括：第一電流槽100、第二電流槽105、第三電流槽110、與第四電流槽115。該等電流槽的各者係可包括一個控制放大器與場效電晶體(FET)。各個控制放大器的參考輸入係可連接到一個電阻式分壓器120。該等控制放大器係可在不同點而連接到電阻式分壓器120，俾使V_REF4>V_REF3>V_REF2>V_REF1，其中V_REF4係連接到第四電流槽115之控制放大器116的參考輸入，V_REF3係連接到第三電流槽110之控制放大器111的參考輸入，V_REF2係連接到第二電流槽105之控制放大器106的參考輸入，且V_REF1係連接到第一電流槽100之控制放大器101的參考輸入。各個控制放大器101、106、111、與116的輸出係可各別連接到第一電流槽100、第二電流槽105、第三電流槽110、與第四電流槽115之各別為FET 102、 107、112、與117的閘極端子。FET 102、107、112、與117的源極端子係可各別連接到控制放大器101、106、111、與115的反饋輸入。各個FET的汲極端子係可連接在一個LED串的二個分段之間。舉例來說，FET 102的汲極係可連接在第一分段的LED SEG₁與第二分段的LED SEG₂之間。FET 107的汲極係可連接在第二分段的LED SEG₂與第三分段的LED SEG₃之間。FET 112的汲極係可連接在第三分段的LED SEG₃與第四分段的LED SEG₄之間。FET 117的汲極係可連接到第四分段的LED SEG₄。FET 102、107、112、與117的源極係可在單一個總和節點CS而連接到彼此。

圖3係描繪根據圖2的示範實施例之電路的操作。在時間0，輸入電壓V_RAC係等於0V，其為不充分的電壓而無法順向偏壓該第一分段的LED SEG₁。在時間1，V_RAC係達到一個位準，其為充分而能順向偏壓該第一分段的LED SEG₁，但為不充分而無法致能電流調整。隨著時間行進，在總和節點CS的電壓V_CS係開始升高，如同通過FET 102的電流槽電流I_TAP1所為。在時間2，第一電流槽100係隨著電壓V_CS與V_REF1為接近平衡而開始調整電流。

在時間3，V_RAC係升高到其為充分而能順向偏壓該第二分段的LED SEG₂之位準，致使電流I_TAP2以流通過FET 107。電流I_TAP2係提高在總和節點CS的電壓V_CS。響應於提高的電壓V_CS，第一電流槽100係減小該電流I_TAP1，使得電壓V_CS與V_REF1維持接近平衡。電流I_TAP2係以大致相同於電流I_TAP1減小的比率而增大，致使在總和節點CS的總電流I_SUM以維持大約固定。在時間4，V_RAC係達到一個位準，其致使電流I_TAP2增大到該電流I_TAP1為零之點。在此點，第一電流槽100係脫離調整，且V_CS係升高為高於V_REF1，致使 第一電流槽100係切斷。在時間5，V_RAC係升高到一個位準，其中第二電流槽105係開始調整，且電壓V_CS與V_REF2為接近平衡。該種過程係隨著輸入電壓V_RAC進一步升高而接著針對於第三與第四電流槽110與115所重複，且亦隨著V_RAC係通過峰值且開始減小而為反向操作。

圖4係描繪根據另一個示範實施例之一種序列線性LED驅動器電路。圖4之電路係類似於圖2之電路，除了各個控制放大器101、106、111、與116的參考輸入係連接到相同的參考電壓V_REF，如對比於由電阻式分壓器120所產生的差異電壓。在圖4之電路中，反饋係減弱，由於各個控制放大器101、106、111、與116的反饋輸入係連接到在一個電阻式分壓器中的一個不同點。該電阻式分壓器的一端係連接到第一電流槽100的反饋輸入所連接到之總和節點CS，而該電阻式分壓器的另一端係連接到接地。

圖5係描繪根據再一個示範實施例之一種序列線性LED驅動器電路。在圖5的示範實施例中，該電路係類似於圖2之電路，除了該反饋分配器係和電阻器R_SET結合。在圖5所示的示範實施例之電路係包括四個電阻器R_SET1、R_SET2、R_SET3、與R_SET4。控制放大器101的反饋輸入係連接到R_SET1，控制放大器106的反饋輸入係連接在R_SET1與R_SET2之間，控制放大器111的反饋輸入係連接在R_SET2與R_SET3之間，且控制放大器116的反饋輸入係連接在R_SET3與R_SET4之間。雖然電流感測點CS₁、CS₂、CS₃、與CS₄係針對於各個電流槽為不同，所有分接頭電流係在一個總和節點而總計。

雖然本揭露內容的創新概念係已經關於其示範實施例而描述且說明，並不受限於在本文所揭示的示範實施例，且修改係可在未脫離該等創新概念的範疇之情況下而作成。

100‧‧‧第一電流槽

101‧‧‧控制放大器

102‧‧‧場效電晶體(FET)

105‧‧‧第二電流槽

106‧‧‧控制放大器

107‧‧‧場效電晶體(FET)

110‧‧‧第三電流槽

111‧‧‧控制放大器

112‧‧‧場效電晶體(FET)

115‧‧‧第四電流槽

116‧‧‧控制放大器

117‧‧‧場效電晶體(FET)

120‧‧‧電阻式分壓器

Claims (12)

1. 一種序列線性LED驅動器電路，其包含：複數個電流槽，其中該複數個電流槽的各者係裝配以被耦合到一個發光二極體(LED)串或位在該LED串內的一個分接頭；及一個分壓器，其產生複數個參考電壓，其中該複數個參考電壓的各者係施加到該複數個電流槽的各別電流槽；其中該複數個電流槽的各個電流槽之一個輸出係連接在一個總和節點。
2. 如申請專利範圍第1項之序列LED驅動器電路，其中各個電流槽係包含：一個控制放大器，其具有一個參考端子與一個反饋端子；及一個場效電晶體(FET)，其具有一個閘極端子、一個源極端子、與一個汲極端子。
3. 如申請專利範圍第2項之序列LED驅動器電路，其中各個電流槽之該控制放大器的一個輸出係耦合到在該各別電流槽中之該FET的該閘極端子。
4. 如申請專利範圍第2項之序列LED驅動器電路，其中該複數個參考電壓的各者係施加到各別電流槽之該控制放大器的該參考端子。
5. 如申請專利範圍第2項之序列LED驅動器電路，其中各個FET的該源極端子係耦合到該各別電流槽中之該控制放大器的該反饋端子。
6. 如申請專利範圍第2項之序列LED驅動器電路，其中各個FET的該汲極端子係耦合到該LED串或位在該LED串內的一個分接頭。
7. 如申請專利範圍第2項之序列LED驅動器電路，其中各個FET的該源極端子係耦合到該總和節點。
8. 如申請專利範圍第2項之序列LED驅動器電路，其中各個控制放大器的該參考端子係連接到一個第一參考電壓。
9. 如申請專利範圍第8項之序列LED驅動器電路，其中各個控制放大器的該反饋端子係連接到該複數個參考電壓的一者。
10. 如申請專利範圍第9項之序列LED驅動器電路，其中一個第一電流槽之一個第一控制放大器的該反饋端子係耦合到該總和節點。
11. 如申請專利範圍第10項之序列LED驅動器電路，其中該分壓器的一個第一端係耦合到該總和節點，且該分壓器的一個第二端係連接到接地。
12. 如申請專利範圍第11項之序列LED驅動器電路，其更包含：一個電阻器，其具有經耦合到該總和節點的一個第一端與經耦合到接地的一個第二端。