TW201717042A - 共享網目技術 - Google Patents

共享網目技術 Download PDF

Info

Publication number
TW201717042A
TW201717042A TW105117410A TW105117410A TW201717042A TW 201717042 A TW201717042 A TW 201717042A TW 105117410 A TW105117410 A TW 105117410A TW 105117410 A TW105117410 A TW 105117410A TW 201717042 A TW201717042 A TW 201717042A
Authority
TW
Taiwan
Prior art keywords
core component
mesh
coupled
shared
core
Prior art date
Application number
TW105117410A
Other languages
English (en)
Other versions
TWI721989B (zh
Inventor
巴哈 法喜
彥成 劉
仲琦 王
小唐納德Ｃ 索提斯
泰瑞Ｃ 黃
特捷波 辛格
奉真 鄭
納薩爾Ｓ 海德
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201717042A publication Critical patent/TW201717042A/zh
Application granted granted Critical
Publication of TWI721989B publication Critical patent/TWI721989B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/254—Centralised controller, i.e. arbitration or scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1064—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in cache or content addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

一種共享網目包含一網目站。該網目站用以耦接至至少一第一核心組件及一第二核心組件。該網目站包括一邏輯單元。該網目站由至少該第一核心組件及該第二核心組件共享。一記憶體耦接至該網目站。

Description

共享網目技術 發明領域
本文中所描述之實施例大體上關於資料處理系統之領域，且詳言之(但非排他地)係關於互連系統。
發明背景
當前，使用多核心架構來解決對較高計算輸送量之需求。通常，多核心處理器包括讀取及執行程式指令之兩個或兩個以上獨立處理單元(「核心」)。通常，該等核心經整合至積體電路晶粒上，或整合至單一晶片封裝中之多個晶粒上。
晶片上之核心及其他組件係使用通訊網路(例如，晶片上互連件)來互連。通常，晶片上互連件包括接線導體及其他傳輸媒體以在晶片上之處理單元及儲存單元之間傳達資料。單一晶片上的核心數目之顯著升高已導致互連網狀架構之複雜度增加。
一般而言，網目互連網狀架構係指網目之每一節點(站)轉送網路之資料的網路拓撲。所有網目節點在將資料分散於網路中時合作。節點全部彼此連接之網狀網路為完 全連接之網路。完全連接之網路具有安全性及可靠性之優點。然而，在此等網路中，連接之數目且因此成本隨著節點之數目增加而快速地增長。
當前，高頻寬網目互連件消耗大量電力及晶片面積，此使製造成本增加。
依據本發明之一實施例，係特地提出一種共享網目，其包含：包含一邏輯單元之一網目站，其耦接至至少一第一核心組件及一第二核心組件，其中該網目站係由至少該第一核心組件及該第二核心組件共享；以及一記憶體，其耦接至該網目站。
100‧‧‧共享網目
101、222、226、228、231、234、305、307、312、444、445、446、458、501‧‧‧網目站
102、106、109、462、463、521‧‧‧邏輯單元
103、104、107、111、112‧‧‧埠
105、108、221、224、229、232、303、304、311、314、408、413、414、459、461、502、503‧‧‧核心組件
113‧‧‧互連網狀架構
114、313、457、1232、1234‧‧‧記憶體
115、406、411‧‧‧記憶體控制器
121、122‧‧‧網目站之側
200‧‧‧方塊圖/共享網目互連系統
201‧‧‧晶粒
202、203、204、205、206、207、208、209、211、212、213、214‧‧‧方塊
210‧‧‧共享網目互連網狀架構
215、216、217、218、219‧‧‧互連部分
223、233‧‧‧記憶體模組
225、227‧‧‧系統代理
300‧‧‧視圖
301、401‧‧‧習知網目系統
302、402、500‧‧‧共享網目系統
306、308‧‧‧快取記憶體
316、317、1292、1296‧‧‧介面
400‧‧‧平面佈局圖
403、404‧‧‧插圖
407、412、454、455、456‧‧‧網目站邏輯
421、422、423、431、432、433、434、435、436‧‧‧網目軌道
441、442、443、451、452、453‧‧‧系統組件
464、465‧‧‧中繼器區塊
504、505‧‧‧緩衝器
506‧‧‧多工器
509‧‧‧解多工器
507、513‧‧‧添加埠
508、514‧‧‧丟棄埠
511、512‧‧‧輸出端
515、516‧‧‧通訊線
517‧‧‧組件代理
522、523‧‧‧輸入端
600、700、800、900、1000‧‧‧方法
601、602、603、701、702、703、704、801、802、803、804、901、902、903、904、1001、1002、1003、1004‧‧‧操作
1100‧‧‧資料結構
1102‧‧‧核心編碼
1103‧‧‧廣播向量(BV)
1200‧‧‧多處理器系統
1214‧‧‧I/O裝置
1216、1220‧‧‧匯流排
1218‧‧‧匯流排橋接器
1222‧‧‧鍵盤/滑鼠
1224‧‧‧音訊輸入/輸出
1227‧‧‧通訊裝置
1228‧‧‧儲存單元
1230‧‧‧資料
1238‧‧‧高效能圖形單元
1239‧‧‧高效能圖形互連件
1250、1252、1254‧‧‧點對點互連件
1270、1280‧‧‧處理器
1272、1282‧‧‧整合式記憶體控制器單元(IMC)
1276、1278、1286、1288、1294、1298‧‧‧點對點(P-P)介面
1290‧‧‧晶片組
本發明之實施例可藉由參考用以說明本發明之實施例的以下描述及隨附圖式來最佳地理解。在圖式中：圖1為展示根據一個實施例之共享網目之方塊圖的視圖。
圖2為說明根據一個實施例的晶粒上之共享網目互連系統的方塊圖。
圖3為說明根據一個實施例的習知網目系統之一部分及共享網目系統之一部分的視圖。
圖4為說明根據一個實施例的晶粒上之習知網目系統之一部分及晶粒上之共享網目系統之一部分的平面佈局視圖。
圖5為根據一個實施例之共享網目系統之一部分 的方塊圖。
圖6展示根據一個實施例之組配共享網目站之方法的流程圖。
圖7展示根據一個實施例之提供共享網目之方法的流程圖。
圖8展示根據一個實施例之調整耦接至共享網目站之記憶體之方法的流程圖。
圖9展示根據一個實施例之操作共享網目站之方法的流程圖。
圖10展示根據一個實施例之提供共享網目之方法的流程圖。
圖11為展示根據一個實施例的儲存於記憶體中之例示性資料結構的視圖，該資料結構將與核心組件相關聯之識別符映射至廣播向量。
圖12為根據一個實施例之多處理器系統的方塊圖。
較佳實施例之詳細說明
本文中描述用以提供具成本效益之共享網目網狀架構的方法及設備。一共享網目包含一網目站。該網目站用以耦接至至少一第一核心組件及一第二核心組件。該網目站包括一邏輯單元。該網目站由至少該第一核心組件及該第二核心組件共享。一記憶體經耦接至該網目站。
在以下描述中，將使用熟習此項技術者通常所使 用之術語來描述說明性實施之各種態樣，以向熟習此項技術者傳達其工作之本質。然而，熟習此項技術者將顯而易見，僅用所描述態樣中之一些即可實踐本文中所描述之實施例。出於解釋之目的，陳述特定數字、材料及組態以便提供對說明性實施之透徹理解。然而，熟習此項技術者將顯而易見，可無需此等特定細節實踐本發明之實施例。在其他情況下，省略或簡化熟知特徵以便不混淆說明性實施。
各種操作將依次被描述多個離散操作，其方式對理解本發明之實施例幫助最大，然而，描述之次序不應被解釋為暗示此等操作必需次序相依。詳言之，此等操作不必以呈現之次序執行。
儘管特定例示性實施例經描述且展示於隨附圖式中，但應理解，此等實施例僅為說明性而非限制性定，且該等實施例不限於所展示及所描述之特定構造及配置，此係因為修改可被一般熟習此項技術者想到。
貫穿本說明書中的對「一個實施例」、「另一實施例」或「一實施例」之參考意謂結合實施例所描述之特定特徵、結構或特性包括於至少一個實施例中。因此，諸如「一個實施例」及「一實施例」之片語貫穿本說明書中各種位置的出現未必全部參考同一實施例。此外，可在一或多個實施例中以任何適合方式組合特定特徵、結構或特性。
此外，發明性態樣在於少於單一所揭示實施例之全部特徵。因此，【實施方式】之後的申請專利範圍特此明確地併入本詳細描述中，其中每一技術方案獨自作為獨立 實施例。儘管例示性實施例已在本文中描述，但熟習此項技術者將認識到，此等例示性實施例可經實踐而具有修改及更改，如本文中所描述。描述因此應被視為說明性而非限制性的。
中央處理單元(CPU)晶粒上互連件可用於伺服器設計及用戶端設計。通常，伺服器設計係基於網目相干互連(例如，半環之半環)，其提供用於晶粒上通信之高頻寬、低潛時網狀架構。用戶端設計網目互連係基於環形互連。伺服器設計網目相干互連係靈活的且高度可縮放的以支援大量核心及系統代理。通常，針對有限數目個核心及系統代理，CPU晶粒上互連件提供低潛時網狀架構及足以縮放之頻寬。一般而言，網目相干互連提供儲存於多個本端記憶體(例如，快取記憶體)中之共享資源資料之一致性。
一般而言，核心組件指執行指令時所涉及的處理器組件，例如，算術邏輯單元(ALU)、浮點單元(FPU)及其他執行指令之邏輯單元。非核心組件指不在核心中之組件。非核心組件包括(例如)互連件控制器、窺探代理管線、晶粒上記憶體控制器及周邊控制器。至核心之非核心介面與末階快取(LLC)介接且負責管理快取一致性。LLC為最高階快取，其係在存取記憶體之前調用。為聚集非核心設計及共享共同相干互連，需要使用用於所有伺服器設計(包括微伺服器)之伺服器網目可縮放相干互連。然而，當前網目互連由於與經設計至高度可縮放性之網目代理相關聯的面積及功率影響而不符合微伺服器成本目標，儘管針對晶片 之特定區段提供比所需互連頻寬高的互連頻寬。
本文中所描述之共享網目相干網狀架構之實施例提供用於按比例縮放網目互連網狀架構以符合更有效率之伺服器成本目標的面積高效解決方案。在一個實施例中，可選第二晶粒內(IDI)介面被引入可縮放相干網狀架構上之每個網目代理，以將額外核心連接至充當網目終止點(mesh stop)之網目站，如下文所更詳細描述。在一個實施例中，該第二IDI介面為核心至非核心介面，如下文所更詳細描述。亦即，產生一網目代理，其具有平面佈局選項以支援一個或兩個IDI埠。網目代理之用以連接至額外核心的第二IDI介面有利地減小基線網目設計之面積。網目代理之用以連接至額外核心的第二IDI介面提供組合1：1方塊及2：1方塊之優點，其顯著提高平面佈局靈活性且最佳化總體成本、功率及晶粒面積。
在一個實施例中，引入第二IDI埠，其共享充當共同網目終止點之網目站上的現有添加/丟棄埠。替代每個核心具有專用網目終止點，共享共同網目終止點上之現有添加/丟棄埠的第二IDI埠經由共享網目終止點而減少網目額外負擔。視平面佈局約束而定，此可使總體晶粒面積與習知完全網目組態相比減小至少約10%至約18%。
圖1為展示根據一個實施例之共享網目100之方塊圖的視圖。網目站101包括邏輯單元102、埠103、埠104及埠112。如圖1中所示，網目站101由核心組件105及核心組件108共享。如圖1中所示，核心組件105係相對於核心組 件108關於共享網目站反射(「倒裝」)。在一個實施例中，用以連接至網目站之埠定位於核心組件之預定側。當核心組件108之埠111連接至網目站101之側121處的埠104時，核心組件105經倒裝以將埠107連接至網目站101之側122處的埠103，如圖1中所示。在一個實施例中，網目站101可組配成使一個埠連接至一核心組件或使至少兩個埠連接至至少兩個組件。在一個實施例中，網目站101之邏輯單元102包含快取及本籍代理(CHA)。在一個實施例中，在其他特徵中，CHA包括管理對系統快取記憶體之存取的快取代理及管理對系統記憶體之存取的本籍代理之功能性。在一個實施例中，邏輯單元102之快取及本籍代理用以起始異動至相干記憶體中、用以保持快取結構中之複本、用以將相干記憶體內容之複本提供至其他快取及本籍代理、用以服務相干異動(包括交握)、用以維持記憶體之給定位址空間之一致性。在一個實施例中，邏輯單元102包含添加邏輯、丟棄邏輯，或添加邏輯及丟棄邏輯兩者。
埠103耦接至核心組件105，且埠104耦接至核心組件108。埠112耦接至互連網狀架構113。在一個實施例中，網目站101為互連網狀架構113之一部分。在一個實施例中，互連網狀架構113連接CPU晶粒或任何其他晶片上之組件。在一個實施例中，互連網狀架構113用以在代理之間傳達資料以執行一或多個功能。在一個實施例中，互連網狀架構113包含彼此互連的網目站之矩陣。在一個實施例中，網目站101為互連網狀架構113之網目站中之一者。在 一個實施例中，網目站101為組件(例如，網路之核心、記憶體、記憶體控制器、緩衝器及其他組件)的共同網目終止點(CMS)以連接至網狀架構113。一般而言，互連網狀架構113載運相干訊務及非相干訊務。在一個實施例中，互連網狀架構113為共享網目相干互連網狀架構。
核心組件105具有邏輯單元106及埠107。核心組件108具有邏輯單元109及埠111。記憶體114耦接至網目站101。在一個實施例中，記憶體114為快取記憶體。在一個實施例中，記憶體114為快取記憶體片段。在更特定實施例中，記憶體114為LLC快取記憶體。在替代實施例中，記憶體114為一階(L1)快取記憶體、二階(L2)快取記憶體或任何其他階快取記憶體。在一個實施例中，記憶體114由至少核心組件105及108共享。
記憶體控制器115耦接至網目站101，如圖1所示。在一個實施例中，邏輯單元102用以發送資料至互連網狀架構113及自互連網狀架構113接收資料。在一個實施例中，邏輯單元102包含處理器或其他邏輯。在一個實施例中，邏輯單元106及109中之每一者包含處理器、算術邏輯單元(ALU)、浮點單元(FPU)、其他執行指令之邏輯單元或其任何組合。在一個實施例中，核心組件105及108中之每一者包含核心代理以執行一或多個核心組件功能。一般而言，代理指儲存於記憶體中且由邏輯單元執行以執行一或多個功能的一組指令、應用程式或任何其他電腦程式。
在一個實施例中，埠103及埠104中之每一者包含 IDI介面。在一個實施例中，埠103及104中之每一者之IDI介面為用以連接核心組件與一或多個非核心組件之核心至非核心介面。在一個實施例中，網目站101包含非核心組件。在一個實施例中，埠103及104為耦接至添加埠之多工器之一部分。在一個實施例中，網目站101包含一或多個緩衝器。在一個實施例中，埠103及104為耦接至丟棄埠之解多工器之部分，如下文關於圖5及圖式10所更詳細描述。
在一個實施例中，邏輯單元102經組配以識別共享網目站之核心組件105及核心組件108中之每一者。在一個實施例中，共享網目站之核心組件中之每一者係使用編碼來唯一地識別。亦即，通過共享網目網狀架構之訊務載運指示源代理(例如，核心組件、其他代理)及目的地代理(例如，核心組件或其他代理)的資料。在一個實施例中，為支援共享網目拓撲，網目站之CHA在同一源網目站之窺探濾波器/末階快取核心有效狀態下單獨地對核心中之每一者進行編碼。在一個實施例中，經組配以對擁有特定快取片段(或特定快取位址)之核心進行編碼的窺探濾波器/末階快取核心有效狀態與同一網目站匹配。在一個實施例中，窺探濾波器為快取記憶體之一部分。在一個實施例中，對擁有快取行(或快取位址空間)之核心進行編碼的快取之狀態係用網目站來映射。在一個實施例中，邏輯單元102經組配以將與核心組件105相關聯之識別符映射至廣播向量及將與核心組件108相關聯之識別符映射至廣播向量。共享網目站之核心係使用映射唯一地識別。
圖11為展示根據一個實施例的儲存於記憶體中之例示性資料結構1100的視圖，該資料結構將與核心組件相關聯之識別符(例如，核心編碼1102)映射至適當廣播向量(BV)1103。在一個實施例中，資料結構1100係儲存於記憶體115中。在一個實施例中，網目站之CHA將以核心有效向量編碼之每一核心組件映射至失效(IV)環上之適當廣播向量。在一個實施例中，IV環為以核心為目標之窺探環。在一個實施例中，共享網目訊務包括一標頭，其基於核心有效向量中之資訊而指示網目站後之哪個核心需要被窺探。在一個實施例中，邏輯單元102經組配以調整記憶體114之大小。
在一個實施例中，增大記憶體114之大小以支援多個核心。在一個實施例中，記憶體114為容量經增大以支援兩個核心組件的LLC。在一個實施例中，LLC之容量的增大並不與核心之數目成比例。在一個特定實施例中，支援兩個核心組件之單一LLC之容量小於分別支援兩個組件之兩個LLC之容量的總和。在另一特定實施例中，支援兩個組件之單一LLC之容量大於分別支援兩個組件之兩個LLC之容量的總和。在另一實施例中，增加記憶體分配以支援多個核心。在一個實施例中，為了維持有效的中性窺探濾波器(SF)及LLC容量，每一網目站CHA提供一可參數化選項以增加用以支援多個核心之SF/LLC。然而，此並不產生相對於等效全網目設計的增加之潛時。在一個實施例中，判定指示為了支援多個核心組件需要添加之記憶體之一部分 的一或多個參數(例如，記憶體單元(例如，路徑組(way set)，或其他記憶體單元)之數目、記憶體容量之某一百分比、記憶體分配或其任何組合)。記憶體係基於該一或多個參數進行調整。
在一個實施例中，邏輯單元102經組配以判定該第一核心組件及該第二核心組件之信用。在一個實施例中，CMS之邏輯單元改變需要在接收訊息之前針對至少兩個核心獲取的信用。此確保核心之目標解碼並不受關鍵(效能)路徑影響。在一個實施例中，對於以共享網目站為目標之訊息，信用係在共享網目站後為核心中之每一者提供。在接收訊息之前，共享網目站並不知道哪個核心為目標。共享網目站假定兩個核心為目標且接收兩個核心之信用。共享網目站不消耗信用，直至共享網目站接收指示作為目標之核心的訊息。
在一個實施例中，核心(例如，核心組件105及108，或其他核心組件)提供將核心至非核心訊息之發佈速率抑制至每隔一個時脈的能力。在一個實施例中，非核心組件提供允許對來自兩個核心之訊息進行多工的滑動緩衝器(skid buffer)。此允許共享網目終止點上之單一埠，如下文更詳細地描述。
圖2為說明根據一個實施例的晶粒201上之共享網目互連系統的方塊圖200。如圖2中所示，多個方塊(諸如方塊202、203、204、205、206、207、208、209、211、212、213及214)經耦接至形成於晶粒201上之共享網目互連網狀 架構210之部分。共享網目互連網狀架構210包含在多個方向上延伸之多個環形互連部分，如圖2中所示。舉例而言，互連部分215及216在水平方向上延伸。互連部分217、218及219在垂直方向上延伸，如圖2中所示。在一個實施例中，該等互連部分為環形互連部分。多個方塊包含系統代理方塊(例如，方塊205及206)、非核心組件代理方塊(例如，方塊207)、核心組件代理方塊(例如，方塊202及208)。在一個實施例中，晶粒201上之共享網目互連系統包括共享網目相干網狀架構。
方塊205包含耦接至網目站226之系統代理225。方塊206包含耦接至網目站228之系統代理227。在一個實施例中，系統代理225為相干IC埠或其他系統代理。方塊207包含耦接至網目站231之非核心代理229。方塊202包含耦接至網目站222、核心組件221及核心組件224之記憶體模組223。網目站222由核心組件221及核心組件224共享，如圖2中所示。在替代實施例中，記憶體模組223包含快取記憶體、快取記憶體片段、記憶體控制器、記憶體介面或其任何組合。在一個實施例中，記憶體模組223包含末階快取(LLC)之一或多個部分。
方塊208包含耦接至網目站234、核心組件229及核心組件232之記憶體模組233。網目站234由核心組件229及核心組件232共享，如圖2中所示。在替代實施例中，記憶體模組233包含快取記憶體、快取記憶體片段、記憶體控制器、記憶體介面或其任何組合。在一個實施例中，記憶 體模組233包含末階快取(LLC)之一或多個部分。在一個實施例中，網目站(諸如網目站222、226、228、231及234)為網目終止點。在一個實施例中，網目站中之至少一者(例如，網目站222、網目站234)表示網目站101。
在各種實施例中，晶粒201上之共享網目之方塊可包括嵌入式DRAM控制器(EDC)、外部記憶體控制器介面(EMI)、記憶體控制器、裝置間互連組件(諸如周邊組件互連(PCI)控制器及快速路徑互連(QPI)控制器)以及其他實例。
如圖2中所示，網目站中之每一者經耦接至互連網目以發送及接收資料。舉例而言，網目站222經耦接至網目互連部分217以接收來自源網目站之訊息或其他資料且發送訊息或其他資料至目的地網目站。網目站228及234中之每一者經耦接至網目互連部分218以接收來自源網目站之訊息或其他資料且發送訊息或其他資料至目的地網目站。網目站231經耦接至互連部分219以接收來自源網目站之訊息或其他資料且發送訊息或其他資料至目的地網目站。
圖3為說明根據一個實施例的習知網目系統301之一部分及共享網目系統302之一部分的視圖300。習知網目系統301包含晶粒上之核心303及核心304。網目站305及快取記憶體306附接至核心304。網目站307及快取記憶體308附接至核心304，如圖3中所示。在習知網目系統301中，每一網目站僅由一個處理核心存取。在習知網目系統301 中，網目站並不由多個處理核心共享。
共享網目系統302包含經由介面316耦接至核心組件311且經由介面317耦接至核心組件314之網目站312。對網目站312之存取由核心組件311及核心組件314共享。在一個實施例中，網目站312表示網目站101。核心組件311表示核心組件108。核心組件314表示核心組件105。
記憶體313經耦接至網目站312及核心組件311及314。記憶體313由核心組件311及314共享。如圖3中所示，核心組件314係相對於核心組件311倒裝。在一個實施例中，記憶體313為快取記憶體。在更特定實施例中，記憶體313為LLC。在一個實施例中，記憶體313表示記憶體114。如圖3中所示，與習知網目系統301相比，共享網目系統302消耗實質上較少空間。與習知網目系統相比，共享網目系統中之網目站之數目至少減少一半，此有利地減少網目系統所消耗之電力。共享記憶體313之大小經調整以支援兩個核心組件311及314。如圖3中所示，記憶體313之大小稍微增大以支援兩個核心組件。在一個實施例中，記憶體313之大小增大小於50%以支援兩個核心組件。
圖4為說明根據一個實施例的晶粒上之習知網目系統401之一部分及晶粒上之共享網目系統402之一部分的平面佈局視圖400。插圖403展示習知網目系統301之部分且插圖404展示圖3中所說明之共享網目系統302之部分。習知網目系統401包含經由對應網目站耦接至網目軌道421、422及423的核心組件408、304及303、系統組件441、442及443、 記憶體控制器406、快取記憶體306及308。核心組件303附接至網目站307，核心組件304附接至網目站305。記憶體控制器406係具有與網目站邏輯407之介面。系統組件441與網目站444介接，系統組件442與網目站445介接，且系統組件443與網目站446介接。核心組件中之每一者附接至對應快取記憶體。核心組件304與快取記憶體306介接。核心組件303與快取記憶體308介接。
共享網目系統402包含多個組件，諸如包含核心代理之核心組件、包含系統代理之系統組件、一或多個記憶體控制器、一或多個中繼器區塊、一或多個共享記憶體及一或多個共享網目站。核心組件(例如，核心組件311、314、413、414、459及461)、系統組件(例如，系統組件451、452及453)、一或多個記憶體控制器(例如，記憶體控制器411)、一或多個共享記憶體(例如，記憶體313及457)、一或多個中繼器區塊(例如，中繼器區塊464及465)係經由至少某些共享網目站耦接至在多個方向上延伸之網目軌道。如圖4中所示，網目軌道431、432及433在垂直方向上延伸，而網目軌道434、435、436在水平方向上延伸。在共享網目系統402中，網目站中之至少一些在多個組件(例如，系統組件、核心組件、一或多個記憶體控制器組件或其任何組合)之間共享。如上所述，包含邏輯單元463之網目站312由至少核心組件311及314共享。包含邏輯單元462之網目站458由至少核心組件459及461共享。記憶體控制器411經耦接而與網目站邏輯412介接。包含系統代理451之系統組件經耦接而 與網目站邏輯454介接。包含系統代理452之系統組件經耦接而與網目站邏輯455介接。包含系統代理453之系統組件經耦接而與網目站邏輯456介接，如圖4中所示。在一個實施例中，一或多個中繼器區塊(例如，正反器、鎖存器或兩者)經組配以符合網目上之資料訊務的時序要求。
在一個實施例中，網目站中之至少一些(例如網目站458)係由網目站101表示。在一個實施例中，核心組件中之至少一些(例如核心組件459)係由核心組件108表示。在一個實施例中，至少某些其他核心組件(例如核心組件461)係由核心組件105表示。在一個實施例中，邏輯單元462及463中之每一者係由邏輯單元102表示。
如圖4中所示，共享記憶體457耦接至網目站458及核心組件459及461。在一個實施例中，共享記憶體中之至少一些(例如記憶體313及記憶體457)係由記憶體114表示。如圖4中所示，與習知網目系統401相比，共享網目系統402消耗實質上較少空間。與習知網目系統401相比，共享網目系統402中之網目站之數目至少減少一半，此有利地減少網目系統所消耗之電力。如上所述，共享記憶體之大小經調整以支援至少兩個核心組件。
圖5為根據一個實施例之共享網目系統500之一部分的方塊圖。網目站501包含耦接至添加埠0 507、添加埠1 513、丟棄埠0 508及丟棄埠1 514之邏輯單元521。一般而言，添加埠提供來自網目代理的用以將訊息推送至網目網狀架構/互連件上之介面。丟棄埠提供網目代理之用以接 收來自註定為目標之網目網狀架構之訊息的介面。丟棄埠使用提供於訊息之欄位中的資訊來判定給定目標為訊息之期望接收者。添加埠使用由源代理提供之欄位(包括路徑選擇資訊，例如，源識別符、目標識別符及其他路徑選擇拓撲資訊)以使得網目終止點能夠根據網目互連路徑選擇規則成功地輸送訊息。多工器506耦接至添加埠0 507以耦接至至少一核心組件核心0 502及核心組件核心1 503。在一個實施例中，核心組件502表示組件105及108中之一者。在一個實施例中，核心組件503表示組件105及108中之一者。在一個實施例中，網目站501表示網目站101。在一個實施例中，邏輯單元521表示邏輯單元102。
緩衝器504耦接至多工器506之輸入端522。緩衝器505耦接至多工器506之輸入端523。在一個實施例中，緩衝器504及緩衝器505中之每一者為滑動緩衝器以對來自至少兩個核心之訊息進行多工以共享網目站上之單一埠。多工器506用以選擇核心組件核心0 502及核心組件核心1 503中之一者，基於來自源之有效向量資訊(例如，有效請求)而自選定核心組件經由添加埠507推送訊務資料。
如圖5中所示，經由緩衝器504自核心組件核心0 502傳輸至輸入端522的訊務資料及經由緩衝器505自核心組件核心1 503傳輸至輸入端523的訊務資料係藉由多工器506多工。來自多工器506之經多工資料被發送至添加埠507。在一個實施例中，為避免來自兩個核心核心1及核心0之訊息在同一時脈週期在添加埠507處碰撞，來自核心1及 核心0中之一者之訊息被推遲至少一個時脈週期，而來自核心1及及核心0中之另一者之訊息通過網目站。在一個實施例中，核心中之每一者使用滑動緩衝器每隔一個時脈週期發出一或多個訊息至共享網目站。在一個實施例中，滑動緩衝器為一個輸入項緩衝器/佇列，其在與競爭同一添加埠之另一源的碰撞發生時儲存較低優先權訊息達一額外時脈週期。在另一實施例中，至少一個額外添加埠/丟棄埠被添加至共享網目站，以允許核心中之每一者每隔一個時脈週期發出一或多個訊息至共享網目站而不使用滑動緩衝器。
解多工器509耦接至丟棄埠508。經由丟棄埠508傳輸之訊務資料係藉由解多工器509解多工。解多工器508用以基於所接收訊息中之標頭資訊而選擇核心組件核心0 502及核心組件核心1 503中之哪一者接收經由丟棄埠508發送之訊務資料。經解多工之核心0資料係經由解多工器之輸出端511傳輸。經解多工之核心1資料係經由解多工器之輸出端512傳輸。來自組件代理517之訊務資料係在通訊線515上輸入至添加埠1 513。組件代理資料係經由丟棄埠1 514在通訊線516上傳輸。在一個實施例中，組件代理517為非核心組件代理。在另一實施例中，組件代理517為核心組件代理。在一個實施例中，記憶體快取記憶體(圖中未示)耦接至網目站501。在一個實施例中，記憶體控制器(圖中未示)耦接至網目站501，如上所述。
圖6展示根據一個實施例之組配共享網目站之方法600的流程圖。在操作601，將第一核心組件連接至網目 站之第一埠。在操作602，判定第二核心組件是否應連接至網目站之第二埠。若應連接第二核心組件，則在操作603，將第二核心組件連接至網目站之第二埠。若不應連接第二核心組件，則方法600返回操作601。在一個實施例中，第一埠及第二埠中之每一者包含IDI介面，如上所述。在一個實施例中，第一埠及第二埠中之每一者表示網目站之埠中之一者，如上所述。
圖7展示根據一個實施例之提供共享網目之方法700的流程圖。在操作701，在網目站處接收訊務資料。在操作702，識別與訊務資料相關聯之核心組件，如上所述。在操作703，將與核心組件相關聯之核心編碼(例如，核心識別符)映射至對應廣播向量，如上所述。在操作704，基於對應廣播向量來傳輸訊務資料，如上所述。
圖8展示根據一個實施例之調整耦接至共享網目站之記憶體之方法800的流程圖。在操作801，在共享網目站處接收訊務資料。在操作802，識別與資料相關聯之一或多個核心組件，如上所述。在操作803，判定是否應調整用於一或多個核心組件之記憶體。若應調整記憶體，則在操作804調整記憶體。在一個實施例中，調整記憶體之大小。在一個實施例中，判定指示為了支援多個核心組件需要添加之記憶體之一部分的一或多個參數，且基於該一或多個參數來調整記憶體，如上所述。若判定不應調整記憶體，則方法800返回操作801。
圖9展示根據一個實施例之操作共享網目站之方 法900的流程圖。在操作901，藉由網目站來獲取至少一第一核心組件及第二核心組件之信用。在操作902，在網目站接收資料(例如，訊息或其他資料)。在一個實施例中，網目站視需要改變以在接收資料之前獲取第一核心組件及第二核心組件之信用，如上所述。在操作903，基於資料而識別第一核心組件及第二核心組件中之至少一者。在操作904，使用第一核心組件及第二核心組件中的經識別之至少一者之信用。
圖10展示根據一個實施例之提供共享網目之方法1000的流程圖。在操作1001，在網目站接收與第一核心組件相關聯之第一資料、與第二核心組件相關聯之第二資料及與非核心組件相關聯之第三資料。在操作1002，緩衝第一資料、第二資料及第三資料中之至少一者。在操作1003，在添加埠對第一資料、第二資料及第三資料中之至少兩者進行多工。在操作1004，在丟棄埠對第一資料、第二資料及第三資料中之至少兩者進行解多工，如上所述。
圖12為根據一個實施例之多處理器系統1200的方塊圖。如圖12中所示，多處理器系統1200為點對點互連系統，且包括經由點對點互連件1250耦接之第一處理器1270及第二處理器1280。處理器1270及1280中之每一者可為某一版本之處理器。在一個實施例中，互連件1252及1254為串列的點對點相干互連網狀架構之部分。儘管經展示具有僅兩個處理器1270、1280，但應理解，本發明之實施例之範疇不限於此。在其他實施例中，系統1200包含一或多 個額外處理器。
處理器1270及1280經展示分別包括整合式記憶體控制器單元1272及1282。處理器1270包括點對點(P-P)介面1276及1278。處理器1280包括P-P介面1286及1288。處理器1270、1280可使用P-P介面1278、1288經由P-P互連件1250來交換資訊。如圖12中所示，IMC 1272及1282將處理器耦接至各別記憶體，例如記憶體1232及記憶體1234。在一個實施例中，記憶體1232及記憶體1234為本端附接至各別處理器之主記憶體之部分。
處理器1270、1280各自使用點對點介面1276、1294、1286、1298經由P-P互連件1252、1254與晶片組1290交換資訊。晶片組1290亦沿著高效能圖形互連件1239經由介面1292與高效能圖形單元1238交換資訊。
共享快取記憶體(未中未示)可包括於兩個處理器中之任一者中或在兩個處理器外部；又經由P-P互連件與處理器連接，使得可將兩個處理器中之任一者或兩者之本端快取記憶體資訊儲存於共享快取記憶體中(在處理器置放於低功率模式中之情況下)。晶片組1290可經由介面1296耦接至匯流排1216。在一個實施例中，匯流排1216為周邊組件互連(PCI)匯流排、快速PCI匯流排或另一第三代I/O互連匯流排，儘管本發明之實施例之範疇不限於此。如圖12中所示，I/O裝置1214、音訊輸入/輸出1224及匯流排橋接器1218耦接至匯流排1216。匯流排橋接器1218將匯流排1216耦接至匯流排1220。在一個實施例中，各種裝置耦接至匯 流排1220，該等裝置包含(例如)鍵盤、滑鼠或兩者1222、通訊裝置1227及儲存單元1228(例如，上面儲存有一或多組指令(例如，軟體)及資料的磁碟機或其他大容量儲存裝置1230)。應注意，在所包括之組件及互連架構改變的情況下，其他架構係可能的。舉例而言，替代圖12之點對點架構，系統可實施多點匯流排或其他此架構。在替代實施例中，資料處理系統1200可連接(例如，網路連接)至區域網路(LAN)、企業內部網路、企業間網路或網際網路中之其他機器。資料處理系統1200可以伺服器用戶端網路環境中之伺服器機器或用戶端機器的身分而操作，或作為同級間(或分散式)網路環境中之同級機器而操作。
資料處理系統1200可為個人電腦(PC)、平板PC、機上盒(STB)、個人數位助理(PDA)、蜂巢式電話、網路器具、伺服器、網路路由器、交換器或橋接器，或能夠(依序或以其他方式)執行規定將由該資料處理系統進行之動作之一組指令的任何機器。此外，儘管僅說明單一資料處理系統，但「資料處理系統」一詞亦應被理解為包括個別地或聯合地執行一組(或多組)指令以執行本文中所描述之方法中之任何一或多者的資料處理系統之任何集合。
處理器1270及1280中之每一者表示一或多個通用處理裝置，諸如微處理器、中央處理單元或其他處理裝置。更特定而言，處理器1270及1280中之每一者可為複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、超長指令字(VLIW)微處理器、實施其他指令集之處 理器，或實施指令集之組合的處理器。處理器1270及1280中之每一者亦可為一或多個專用處理裝置，諸如特殊應用積體電路(ASIC)、場可規劃閘陣列(FPGA)、數位信號處理器(DSP)、網路處理器或類似者。處理器1270及1280中之每一者經組配以控制用於執行本文中關於圖1至圖11所描述之操作的處理邏輯。
資料處理系統1200可包括許多組件。在一個實施例中，此等組件附接至一或多個主機板。在一替代實施例中，此等組件係製造至單一系統單晶片(SoC)晶粒上，而非製造至主機板上。資料處理系統1200中之組件包括(但不限於)積體電路晶粒及至少一個通訊晶片。在一些實施中，通訊晶片經製造為積體電路晶粒之部分。積體電路晶粒可包括一個或多個處理器、一晶粒上記憶體(通常用作快取記憶體)，晶粒上記憶體可由諸如嵌入式DRAM(eDRAM)或自旋轉移力矩記憶體(STTM或STTM-RAM)之技術提供。
資料處理系統1200可包括可以或可不實體地且電氣地耦接至主機板或製造於SoC晶粒內之其他組件。此等其他組件包括(但不限於)依電性記憶體(例如，DRAM)、非依電性記憶體(例如，ROM或快閃記憶體)、圖形處理單元(例如，高效能圖形單元1238)、數位信號處理器、密碼處理器(執行硬體內之加密演算法之特殊處理器)、晶片組、天線、顯示器或觸控式螢幕顯示器、觸控式螢幕控制器、電池或其他電源、功率放大器、全球定位系統(GPS)裝置、羅盤、一或多個感測器(該一或多個感測器可包括用以量測節點 所消耗之電力、系統所消耗之電力或其兩者的功率感測器；運動感測器或其他感測器)、揚聲器、攝影機、使用者輸入裝置(例如，I/O裝置1214，諸如鍵盤、滑鼠、觸控筆及觸控板)，及大容量儲存裝置(例如，資料儲存器1228，諸如硬碟機、緊密光碟(CD)、數位化通用光碟(DVD)等)。
通訊晶片實現用於傳送資料至資料處理系統及傳送來自資料處理系統之資料的無線通訊。「無線」一詞及其衍生詞可用以描述可經由非固態媒體經由使用經調變之電磁輻射來傳達資料之電路、裝置、系統、方法、技術、通訊頻道等。該術語並不暗示相關聯裝置不含有任何導線，但在一些實施例中，相關聯裝置可能含有導線。系統1200之通訊晶片可實施許多無線標準或協定中任一者，該等無線標準或協定包括(但不限於)Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生標準或協定，以及表示為3G、4G、5G及以外的任何其他無線協定。資料處理系統1200可包括多個通訊晶片。舉例而言，第一通訊晶片可專用於較短距離無線通訊(諸如，Wi-Fi及藍芽)且第二通訊晶片可專用於較長距離無線通訊(諸如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他)。「處理器」一詞可指任何裝置或裝置之部分，其處理來自暫存器及/或記憶體之電子資料以將彼電子資料變換成可存儲於暫存器及/或記憶體中之其他電子資料。
在各種實施例中，資料處理系統1200可為膝上型電腦、迷你筆記型電腦、筆記型電腦、超級本電腦、智慧型電話、平板電腦、個人數位助理(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描儀、監控器、機上盒、娛樂控制單元、數位相機、攜帶型音樂播放器或數位視訊記錄器。在另外實施中，資料處理系統1200可為處理資料之任何其他電子裝置。
儲存單元1228可包括機器可存取儲存媒體(或更具體言之，電腦可讀儲存媒體)，其上儲存有體現本文中所描述之方法或功能中之任何一或多者的一或多組指令及資料1230。軟體亦可完全地或至少部分地駐留於依電性記憶體、非依電性記憶體、晶粒上記憶體內及/或在軟體由資料處理系統1200執行期間駐留於一或多個處理器內，晶粒上記憶體及一或多個處理器亦構成機器可讀儲存媒體。一或多組指令及資料可進一步經由網路介面裝置在網路上傳輸或接收。
「機器可讀儲存媒體」一詞應被理解為包括單一媒體或多個媒體(例如，集中式或分散式資料庫，及/或相關聯快取記憶體及伺服器)，其儲存一或多組指令。「機器可讀儲存媒體」一詞亦應理解為包括能夠儲存或編碼用於由機器執行之一組指令且使機器執行本文中所描述之實施例中之任何一或多者的任何媒體。「機器可讀儲存媒體」一詞應相應地理解為包括(但不限於)固態記憶體及光學及磁性媒體。
本發明之所說明實施例的以上描述(包括發明摘 要中所描述之內容)並不意欲為詳盡的或將本發明限於所揭示之精確形式。儘管本文中出於說明性目的來描述本發明之特定實施及實例，但如熟習相關技術者將認識到，在本發明之範疇內，各種等效修改係可能的。
根據以上詳細描述，可對本發明作出此等修改。以下申請專利範圍中所用之術語不應被解釋為將本發明限於本說明書及申請專利範圍中所揭示之特定實施。實情為，本發明之範疇應完全由以下申請專利範圍來判定，申請專利範圍將根據技術方案解釋之已確立原則來解釋。
以下實例係關於其他實施例。
在一個實施例中，一種共享網目包含：包含一邏輯單元之一網目站，其用以耦接至至少一第一核心組件及一第二核心組件。該網目站由至少該第一核心組件及該第二核心組件共享。一記憶體經耦接至該網目站。
在一個實施例中，一種共享網目包含：包含一邏輯單元之一網目站，其用以耦接至至少一第一核心組件及一第二核心組件。該網目站由至少該第一核心組件及該第二核心組件共享。一記憶體經耦接至該網目站。一第一埠用以耦接至該第一核心組件。一第二埠用以耦接至該第二核心組件。
在一個實施例中，一種共享網目包含：包含一邏輯單元之一網目站，其用以耦接至至少一第一核心組件及一第二核心組件。該網目站由至少該第一核心組件及該第二核心組件共享。一記憶體經耦接至該網目站。該第一核 心組件及該第二核心組件中之一者經倒裝。
在一個實施例中，一種共享網目包含：包含一邏輯單元之一網目站，其用以耦接至至少一第一核心組件及一第二核心組件。該網目站由至少該第一核心組件及該第二核心組件共享。一記憶體經耦接至該網目站。該記憶體為一快取記憶體。
在一個實施例中，一種共享網目包含：包含一邏輯單元之一網目站，其用以耦接至至少一第一核心組件及一第二核心組件。該網目站由至少該第一核心組件及該第二核心組件共享。一記憶體經耦接至該網目站。一記憶體控制器經耦接至該網目站。
在一個實施例中，一種共享網目包含：包含一邏輯單元之一網目站，其用以耦接至至少一第一核心組件及一第二核心組件。該網目站由至少該第一核心組件及該第二核心組件共享。一記憶體經耦接至該網目站。該邏輯單元用以識別該第一核心組件及該第二核心組件中之每一者。
在一個實施例中，一種共享網目包含：包含一邏輯單元之一網目站，其用以耦接至至少一第一核心組件及一第二核心組件。該網目站由至少該第一核心組件及該第二核心組件共享。一記憶體經耦接至該網目站。該邏輯單元用以將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量及將與該第二核心組件相關聯之一第二識別符映射至一第二廣播向量。
在一個實施例中，一種共享網目包含：包含一邏 輯單元之一網目站，其用以耦接至至少一第一核心組件及一第二核心組件。該網目站由至少該第一核心組件及該第二核心組件共享。一記憶體經耦接至該網目站。該邏輯單元用以調整該記憶體之一大小。
在一個實施例中，一種共享網目包含：包含一邏輯單元之一網目站，其用以耦接至至少一第一核心組件及一第二核心組件。該網目站由至少該第一核心組件及該第二核心組件共享。一記憶體經耦接至該網目站。該邏輯單元用以判定該第一核心組件及該第二核心組件之信用。
在一個實施例中，一種共享網目包含：包含一邏輯單元之一網目站，其用以耦接至至少一第一核心組件及一第二核心組件。該網目站由至少該第一核心組件及該第二核心組件共享。一記憶體經耦接至該網目站。該網目站包含一第一添加埠及一第一丟棄埠。一多工器經耦接至該第一添加埠。一緩衝器經耦接至該多工器。一解多工器經耦接至該第一丟棄埠。
在一個實施例中，一種共享網目包含：包含一邏輯單元之一網目站，其用以耦接至至少一第一核心組件及一第二核心組件。該網目站由至少該第一核心組件及該第二核心組件共享。一記憶體經耦接至該網目站。該網目站用以耦接至一非核心組件。
在一個實施例中，一種共享網目系統包含：包含一邏輯單元之一網目站。一第一添加埠經耦接至該邏輯單元。一第一丟棄埠經耦接至該邏輯單元。一多工器經耦接 至該第一添加埠從而耦接至至少一第一核心組件及一第二核心組件。
在一個實施例中，一種共享網目系統包含：包含一邏輯單元之一網目站。一第一添加埠經耦接至該邏輯單元。一第一丟棄埠經耦接至該邏輯單元。一多工器經耦接至該第一添加埠從而耦接至至少一第一核心組件及一第二核心組件。一緩衝器經耦接至該多工器。
在一個實施例中，一種共享網目系統包含：包含一邏輯單元之一網目站。一第一添加埠經耦接至該邏輯單元。一第一丟棄埠經耦接至該邏輯單元。一多工器經耦接至該第一添加埠從而耦接至至少一第一核心組件及一第二核心組件。一解多工器經耦接至該第一丟棄埠。
在一個實施例中，一種共享網目系統包含：包含一邏輯單元之一網目站。一第一添加埠經耦接至該邏輯單元。一第一丟棄埠經耦接至該邏輯單元。一多工器經耦接至該第一添加埠從而耦接至至少一第一核心組件及一第二核心組件。一第二添加埠用以耦接至一非核心組件。一第二丟棄埠用以耦接至該非核心組件。
在一個實施例中，一種共享網目系統包含：包含一邏輯單元之一網目站。一第一添加埠經耦接至該邏輯單元。一第一丟棄埠經耦接至該邏輯單元。一多工器經耦接至該第一添加埠。該第一核心組件經耦接至該多工器。該第二核心組件經耦接至該多工器。
在一個實施例中，一種共享網目系統包含：包含 一邏輯單元之一網目站。一第一添加埠經耦接至該邏輯單元。一第一丟棄埠經耦接至該邏輯單元。一多工器經耦接至該第一添加埠從而耦接至至少一第一核心組件及一第二核心組件。該第一核心組件及該第二核心組件中之一者經倒裝。
在一個實施例中，一種共享網目系統包含：包含一邏輯單元之一網目站。一第一添加埠經耦接至該邏輯單元。一第一丟棄埠經耦接至該邏輯單元。一多工器經耦接至該第一添加埠從而耦接至至少一第一核心組件及一第二核心組件。一快取記憶體經耦接至該網目站。
在一個實施例中，一種共享網目系統包含：包含一邏輯單元之一網目站。一第一添加埠經耦接至該邏輯單元。一第一丟棄埠經耦接至該邏輯單元。一多工器經耦接至該第一添加埠從而耦接至至少一第一核心組件及一第二核心組件。一記憶體控制器經耦接至該網目站。
在一個實施例中，一種共享網目系統包含：包含一邏輯單元之一網目站。一第一添加埠經耦接至該邏輯單元。一第一丟棄埠經耦接至該邏輯單元。一多工器經耦接至該第一添加埠從而耦接至至少一第一核心組件及一第二核心組件。該邏輯單元用以識別該第一核心組件及該第二核心組件中之每一者。
在一個實施例中，一種共享網目系統包含：包含一邏輯單元之一網目站。一第一添加埠經耦接至該邏輯單元。一第一丟棄埠經耦接至該邏輯單元。一多工器經耦接至該第一添加埠從而耦接至至少一第一核心組件及一第二 核心組件。該邏輯單元用以將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量及將與該第二核心組件相關聯之一第二識別符映射至一第二廣播向量。
在一個實施例中，一種共享網目系統包含：包含一邏輯單元之一網目站。一第一添加埠經耦接至該邏輯單元。一第一丟棄埠經耦接至該邏輯單元。一多工器經耦接至該第一添加埠從而耦接至至少一第一核心組件及一第二核心組件。該邏輯單元用以調整該記憶體之一大小。
在一個實施例中，一種共享網目系統包含：包含一邏輯單元之一網目站。一第一添加埠經耦接至該邏輯單元。一第一丟棄埠經耦接至該邏輯單元。一多工器經耦接至該第一添加埠從而耦接至至少一第一核心組件及一第二核心組件。該邏輯單元用以判定該第一核心組件及該第二核心組件之信用。
在一個實施例中，一種提供一共享網目之方法包含識別一第一核心組件、將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量以及基於該第一廣播向量來傳輸資料。
在一個實施例中，一種提供一共享網目之方法包含識別一第一核心組件、調整耦接至該第一核心組件之一記憶體之一大小、將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量以及基於該第一廣播向量來傳輸資料。
在一個實施例中，一種提供一共享網目之方法包含識別一第一核心組件、判定至少該第一核心組件之一信 用、將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量、基於該第一廣播向量來傳輸資料。
在一個實施例中，一種提供一共享網目之方法包含識別一第一核心組件、識別一第二核心組件、將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量、將與該第二核心組件相關聯之一第二識別符映射至一第二廣播向量、基於該第一廣播向量來傳輸資料以及基於該第二廣播向量來傳輸資料。
在一個實施例中，一種提供一共享網目之方法包含對與該第一核心組件相關聯之資料及與一第二核心組件相關聯之資料進行多工、識別一第一核心組件、將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量以及基於該第一廣播向量來傳輸資料。
在一個實施例中，一種提供一共享網目之方法包含識別一第一核心組件、將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量、對與該第一核心組件相關聯之資料及與一第二核心組件相關聯之資料進行解多工以及基於該第一廣播向量來傳輸資料。
在一個實施例中，一種提供一共享網目之方法包含緩衝與該第一核心組件相關聯之資料、識別一第一核心組件、將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量以及基於該第一廣播向量來傳輸資料。
在一個實施例中，一種非暫時性機器可讀媒體包含使一資料處理系統執行包含以下各者之操作的指令：識 別一第一核心組件、將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量以及基於該第一廣播向量來傳輸資料。
在一個實施例中，一種非暫時性機器可讀媒體包含使一資料處理系統執行包含以下各者之操作的指令：識別一第一核心組件、調整耦接至該第一核心組件之一記憶體之一大小、將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量以及基於該第一廣播向量來傳輸資料。
在一個實施例中，一種非暫時性機器可讀媒體包含使一資料處理系統執行包含以下各者之操作的指令：識別一第一核心組件、判定至少該第一核心組件之一信用、將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量、基於該第一廣播向量來傳輸資料。
在一個實施例中，一種非暫時性機器可讀媒體包含使一資料處理系統執行包含以下各者之操作的指令：識別一第一核心組件、識別一第二核心組件、將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量、將與該第二核心組件相關聯之一第二識別符映射至一第二廣播向量、基於該第一廣播向量來傳輸資料以及基於該第二廣播向量來傳輸資料。
在一個實施例中，一種非暫時性機器可讀媒體包含使一資料處理系統執行包含以下各者之操作的指令：對與該第一核心組件相關聯之資料及與一第二核心組件相關聯之資料進行多工、識別一第一核心組件、將與該第一核 心組件相關聯之一第一識別符映射至一第一廣播向量以及基於該第一廣播向量來傳輸資料。
在一個實施例中，一種非暫時性機器可讀媒體包含使一資料處理系統執行包含以下各者之操作的指令：識別一第一核心組件、將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量、對與該第一核心組件相關聯之資料及與一第二核心組件相關聯之資料進行解多工以及基於該第一廣播向量來傳輸資料。
在一個實施例中，一種非暫時性機器可讀媒體包含使一資料處理系統執行包含以下各者之操作的指令：緩衝與該第一核心組件相關聯之資料、識別一第一核心組件、將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量以及基於該第一廣播向量來傳輸資料。
在一個實施例中，一種資料處理系統包含一記憶體及耦接至該記憶體之一處理器，其中該處理器用以識別一第一核心組件，其中該處理器用以將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量，且其中該處理器用以基於該第一廣播向量來傳輸資料。
在一個實施例中，一種資料處理系統包含一記憶體及耦接至該記憶體之一處理器，其中該處理器用以識別一第一核心組件，其中該處理器用以調整耦接至該第一核心組件之一記憶體之一大小，其中該處理器用以將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量，且其中該處理器用以基於該第一廣播向量來傳輸資料。
在一個實施例中，一種資料處理系統包含一記憶體及耦接至該記憶體之一處理器，其中該處理器用以識別一第一核心組件，其中該處理器用以判定至少該第一核心組件之一信用，其中該處理器用以將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量，且其中該處理器用以基於該第一廣播向量來傳輸資料。
在一個實施例中，一種資料處理系統包含一記憶體及耦接至該記憶體之一處理器，其中該處理器用以識別一第一核心組件，其中該處理器用以識別一第二核心組件，其中該處理器用以將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量，其中該處理器用以將與該第二核心組件相關聯之一第二識別符映射至一第二廣播向量，其中該處理器用以基於該第一廣播向量來傳輸資料，且其中該處理器用以基於該第二廣播向量來傳輸資料。
在一個實施例中，一種資料處理系統包含一記憶體及耦接至該記憶體之一處理器，其中該處理器用以對與該第一核心組件相關聯之資料及與一第二核心組件相關聯之資料進行多工，其中該處理器用以識別一第一核心組件，其中該處理器用以將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量，且其中該處理器用以基於該第一廣播向量來傳輸資料。
在一個實施例中，一種資料處理系統包含一記憶體及耦接至該記憶體之一處理器，其中該處理器用以識別一第一核心組件，其中該處理器用以將與該第一核心組件 相關聯之一第一識別符映射至一第一廣播向量，其中該處理器用以對與該第一核心組件相關聯之資料及與一第二核心組件相關聯之資料進行解多工，且其中該處理器用以基於該第一廣播向量來傳輸資料。
在一個實施例中，一種資料處理系統包含一記憶體及耦接至該記憶體之一處理器，其中該處理器用以緩衝與該第一核心組件相關聯之資料，其中該處理器用以識別一第一核心組件，其中該處理器用以將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量，且其中該處理器用以基於該第一廣播向量來傳輸資料。
100‧‧‧共享網目
101‧‧‧網目站
102、106、109‧‧‧邏輯單元
103、104、107、111、112‧‧‧埠
105、108‧‧‧核心組件
113‧‧‧互連網狀架構
114‧‧‧記憶體
115‧‧‧記憶體控制器
121、122‧‧‧網目站之側

Claims (20)

  1. 一種共享網目，其包含：包含一邏輯單元之一網目站，該網目站耦接至至少一第一核心組件及一第二核心組件，其中該網目站係由至少該第一核心組件及該第二核心組件共享；以及一記憶體，其耦接至該網目站。
  2. 如請求項1之共享網目網狀架構，其中該共享網目網狀架構包含耦接至該第一核心組件之一第一埠及耦接至該第二核心組件之一第二埠。
  3. 如請求項1之共享網目網狀架構，其中該記憶體為一快取記憶體，且其中該第一核心組件及該第二核心組件中之一者經倒裝。
  4. 如請求項1之共享網目網狀架構，其進一步包含一記憶體控制器，其耦接至該網目站。
  5. 如請求項1之共享網目網狀架構，其中該邏輯單元係用以識別該第一核心組件及該第二核心組件中之每一者、將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量，及將與該第二核心組件相關聯之一第二識別符映射至一第二廣播向量，且判定該第一核心組件及該第二核心組件之信用。
  6. 如請求項1之共享網目，其中該網目站包含一第一添加埠及一第一丟棄埠；且其中該共享網目進一步包含一多工器，其耦接至該第一添加埠； 一緩衝器，其耦接至該多工器；以及一解多工器，其耦接至該第一丟棄埠。
  7. 如請求項1之共享網目，其中該網目站係耦接至一非核心組件。
  8. 一種共享網目系統，其包含：一網目站，其包含一邏輯單元、一耦接至該邏輯單元之第一添加埠及一耦接至該邏輯單元之第一丟棄埠；以及耦接至該第一添加埠之一多工器，其耦接至至少一第一核心組件及一第二核心組件。
  9. 如請求項8之共享網目系統，其進一步包含一緩衝器，其耦接至該多工器。
  10. 如請求項8之共享網目系統，其進一步包含一解多工器，其耦接至該第一丟棄埠。
  11. 如請求項8之共享網目系統，其中該網目站進一步包含一第二添加埠，其耦接至一非核心組件；以及一第二丟棄埠，其耦接至該非核心組件。
  12. 如請求項8之共享網目系統，其進一步包含耦接至該多工器之該第一核心組件；以及耦接至該多工器之該第二核心組件。
  13. 如請求項8之共享網目系統，其進一步包含一快取記憶體，其耦接至該網目站。
  14. 一種提供一共享網目之方法，其包含識別一第一核心組件； 將與該第一核心組件相關聯之一第一識別符映射至一第一廣播向量；以及根據該第一廣播向量來傳輸資料。
  15. 如請求項14之方法，其進一步包含調整耦接至該第一核心組件之一記憶體之大小。
  16. 如請求項14之方法，其進一步包含判定至少該第一核心組件之信用。
  17. 如請求項14之方法，其進一步包含識別一第二核心組件；將與該第二核心組件相關聯之一第二識別符映射至一第二廣播向量；以及根據該第二廣播向量來傳輸資料。
  18. 如請求項14之方法，其進一步包含對與該第一核心組件相關聯之資料及與一第二核心組件相關聯之資料進行多工。
  19. 如請求項14之方法，其進一步包含對與該第一核心組件相關聯之資料及與一第二核心組件相關聯之資料進行解多工。
  20. 如請求項14之方法，其進一步包含緩衝與該第一核心組件相關聯之資料。
TW105117410A 2015-07-15 2016-06-02 共享網目技術 TWI721989B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/800,552 US10193826B2 (en) 2015-07-15 2015-07-15 Shared mesh
US14/800,552 2015-07-15

Publications (2)

Publication Number Publication Date
TW201717042A true TW201717042A (zh) 2017-05-16
TWI721989B TWI721989B (zh) 2021-03-21

Family

ID=57757310

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105117410A TWI721989B (zh) 2015-07-15 2016-06-02 共享網目技術

Country Status (4)

Country Link
US (1) US10193826B2 (zh)
DE (1) DE112016003147T5 (zh)
TW (1) TWI721989B (zh)
WO (1) WO2017011082A1 (zh)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6687818B1 (en) 1999-07-28 2004-02-03 Unisys Corporation Method and apparatus for initiating execution of an application processor in a clustered multiprocessor system
US6686759B1 (en) * 2000-11-28 2004-02-03 Cadence Design Systems, Inc. Techniques for testing embedded cores in multi-core integrated circuit designs
US6754757B1 (en) 2000-12-22 2004-06-22 Turin Networks Full mesh interconnect backplane architecture
US7298971B2 (en) 2003-10-15 2007-11-20 Sprint Communications Company L.P. Hybrid optical ring-mesh protection in a communication system
US20090031314A1 (en) * 2007-07-25 2009-01-29 Microsoft Corporation Fairness in memory systems
US8284766B2 (en) 2007-12-28 2012-10-09 Intel Corporation Multi-core processor and method of communicating across a die
US8307198B2 (en) 2009-11-24 2012-11-06 Advanced Micro Devices, Inc. Distributed multi-core memory initialization
US9367462B2 (en) 2009-12-29 2016-06-14 Empire Technology Development Llc Shared memories for energy efficient multi-core processors
US8892924B2 (en) 2011-05-31 2014-11-18 Intel Corporation Reducing power consumption of uncore circuitry of a processor
WO2013101086A1 (en) 2011-12-29 2013-07-04 Intel Corporation Boot strap processor assignment for a multi-core processing unit
WO2013103339A1 (en) * 2012-01-04 2013-07-11 Intel Corporation Bimodal functionality between coherent link and memory expansion
US9619006B2 (en) 2012-01-10 2017-04-11 Intel Corporation Router parking in power-efficient interconnect architectures
US8982695B2 (en) 2012-09-29 2015-03-17 Intel Corporation Anti-starvation and bounce-reduction mechanism for a two-dimensional bufferless interconnect
WO2014209347A1 (en) 2013-06-28 2014-12-31 Intel Corporation Mechanism to control resource utilization with adaptive routing
EP3014420A4 (en) 2013-06-29 2017-04-05 Intel Corporation On-chip mesh interconnect
US20150261709A1 (en) * 2014-03-14 2015-09-17 Emilio Billi Peripheral component interconnect express (pcie) distributed non- transparent bridging designed for scalability,networking and io sharing enabling the creation of complex architectures.
US9588914B2 (en) * 2014-04-09 2017-03-07 International Business Machines Corporation Broadcast and unicast communication between non-coherent processors using coherent address operations

Also Published As

Publication number Publication date
TWI721989B (zh) 2021-03-21
WO2017011082A1 (en) 2017-01-19
US10193826B2 (en) 2019-01-29
US20170019350A1 (en) 2017-01-19
DE112016003147T5 (de) 2018-04-05

Similar Documents

Publication Publication Date Title
US10204064B2 (en) Multislot link layer flit wherein flit includes three or more slots whereby each slot comprises respective control field and respective payload field
US11385795B2 (en) Method and apparatus to enable individual non volatile memory express (NVMe) input/output (IO) queues on differing network addresses of an NVMe controller
CN105740195B (zh) Or链式总线的增强数据总线反转编码的方法和装置
CN103827776B (zh) 通过pci高速组件减少功耗的活动状态功率管理（aspm）
US20140115208A1 (en) Control messaging in multislot link layer flit
KR101736593B1 (ko) 온-다이 상호접속부의 아키텍처
TW201036366A (en) Memory network methods, apparatus, and systems
CN114185829A (zh) 用于多种通信业务的共享的资源
US20220206979A1 (en) Communications for field programmable gate array device
TW201106159A (en) Directory cache allocation based on snoop response information
JP6092351B2 (ja) クロスダイ・インタフェース・スヌープ又はグローバル観測メッセージの順序付け
US20150188797A1 (en) Adaptive admission control for on die interconnect
WO2022178675A1 (zh) 一种互联系统、数据传输方法以及芯片
TW201717042A (zh) 共享網目技術
KR20180023543A (ko) 시리얼 통신으로 메모리를 제공하기 위한 장치 및 방법
US8782318B2 (en) Increasing Input Output Hubs in constrained link based multi-processor systems
US11003616B1 (en) Data transfer using point-to-point interconnect
US20150378957A1 (en) Employing multiple i2c devices behind a microcontroller in a detachable platform