TW201714110A - 複合基板感測裝置及其製造方法 - Google Patents

Abstract

一種複合基板感測裝置至少包含：第一基板感測晶片，具有上表面、下表面、側面及掃描與接收電路元；第二基板，連接至第一基板感測晶片；絕緣層組，包含多個絕緣層，位於一個虛擬共平面上的第二基板及第一基板感測晶片之上表面上；掃描與接收電極元，位於實體共平面上之絕緣層組之上表面，虛擬共平面實質上平行於實體共平面；以及掃描與接收導線，部分或全部形成於絕緣層組中，分別將此等掃描與接收電極元電連接至此等掃描與接收電路元，使接收電路元透過接收電極元及接收導線感測靠近物體的電場變化。上述感測裝置之製造方法亦一併提供。

Description

複合基板感測裝置及其製造方法

本發明通常是關於一種電場陣列感測裝置及其製造方法，且特別是有關於一種複合基板感測裝置及其製造方法。

傳統的非光學式陣列感測裝置，譬如是電場/電容、熱感應、壓力感應等例如應用於指紋感測裝置，因為必須對手指的紋路進行感測動作，所以其感測面積需要維持與手指接觸的必要面積，才能得到足夠的感測準確度。以電場/電容式的指紋感測器為例，其具有多個排列成陣列的感測元，這些感測元所佔的面積與手指的面積是一比一地對應。例如具有解析度500dpi的指紋感測器的設計，感測陣列中的感測元的節距(pitch)大約等於50微米(um)，每一個感測元同時包含了一感測電極元及其下面所對應的感測電路元，其通常的製作方式係將二者整合於半導體積體電路(IC)製程，例如互補式金屬氧化物半導體(CMOS)製程，藉由製程中的最上表層金屬(top metal)作為感測電極元，以定義出感測元的節距，同時使每個感測電極元下方成為所對應的感測電路元，以形成一種單石型(monolithic)的設計。然而這樣的單石型設計，對於面積型的感測器(area sensor)而言，如果需要有多大的感測面積，就需要有多大的感測電極元陣列以及其所對應的感測電路元陣列，也就是說傳統的電極元及電路元都是一對一對應的面積，要多大的感測面積就要多大的半導體晶片面積。例如，感測陣列具有100 X 100個感測元，則會有約5mm X 5mm的感測電極元面積及其下方的5mmx5mm的感測電路元面積，如果再加上周邊的類比及數位電路，則整個指紋感測器或晶片的面積將會相當大，使得成本相當高昂。

因此，如何縮小感測電路元的面積，卻仍保有等效大的感測面積，實為本案所欲解決的問題。

因此，本發明之一個目的係提供一種能縮小掃描電路元的面積，卻仍保有等效大的感測面積的感測裝置及其製造方法。

為達上述目的，本發明提供一種複合基板感測裝置，至少包含：一第一基板感測晶片，具有一上表面、一下表面、連接至上表面及下表面之多個側面及位於上表面下方的多個掃描電路元及多個接收電路元；一第二基板，連接至第一基板感測晶片之此等側面之其中一個或多個；一絕緣層組，包含多個絕緣層，位於第二基板之一上表面及第一基板感測晶片之上表面上，第二基板之上表面與第一基板感測晶片之上表面位於一個虛擬共平面上；多個掃描電極元及多個接收電極元，位於絕緣層組之一上表面，絕緣層組之上表面位於一個實體共平面上，虛擬共平面實質上平行於實體共平面；以及多條掃描導線及多條接收導線，部分或全部形成於絕緣層組中，各掃描導線將此等掃描電極元之其中一列電連接至此等掃描電路元之對應的其中一個，各接收導線將此等接收電極元之其中一行電連接至此等接收電路元之對應的其中一個，此等掃描電路元發出一個或多個掃描信號至此等掃描電極元，使此等接收電路元透過此等接收電極元及此等接收導線感測一靠近物體的電場變化。

本發明亦提供一種複合基板感測裝置的製造方法，至少包含以下步驟：提供一第一基板感測晶片，第一基板感測晶片具有一上表面、一下表面、多個連接至上表面及下表面之多個側面及多個位於上表面下方的多個掃描電路元及多個接收電路元；提供一第二基板，包圍連接至第一基板感測晶片之此等側面之其中一個或多個；於第二基板之一上表面及第一基板感測晶片之上表面上方形成一個包含多個絕緣層的絕緣層組以及部分或全部位於絕緣層組中的多條掃描導線及多條接收導線；以及於絕緣層組之一上表面形成多個掃描電極元及多個接收電極元，各掃描導線將此等掃描電極元之其中一列電連接至此等掃描電路元之對應的其中一個，各接收導線將此等接收電極元之其中一行電連接至此等接收電路元之對應的其中一個，此等掃描電路元發出一個或多個掃描信號至此等掃描電極元，此等掃描電極元透過此等多條導線電連接至此等掃描電路元，使此等接收電 路元透過此等接收電極元及此等接收導線感測一靠近物體的電場變化。

藉由本發明之裝置及方法，可以利用小面積的感測晶片製作出適合於感測手指指紋的複合基板感測裝置。因此，可以降低指紋感測裝置的製造成本。此外，利用側向電場來感測指紋，接收電路元與掃描電路元的總數遠少於接收電極元與掃描電極元的總數，故可以有效降低第一基板感測晶片的體積，進而降低成本。

為讓本發明之上述內容能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

F‧‧‧手指

PCP‧‧‧實體共平面

VCP‧‧‧虛擬共平面

10‧‧‧第一基板感測晶片

10A‧‧‧晶片保護層

11‧‧‧上表面

12‧‧‧下表面

13‧‧‧側面

15‧‧‧掃描電路元

20‧‧‧第二基板/模塑料層

20C‧‧‧凹槽

21‧‧‧上表面

30‧‧‧掃描電極元

32‧‧‧感測單元

35‧‧‧第二掃描電極元

40‧‧‧掃描導線

45‧‧‧第二掃描導線

50‧‧‧第二基板感測晶片

51‧‧‧上表面

52‧‧‧下表面

53‧‧‧側面

55‧‧‧第二掃描電路元

60‧‧‧裝置保護層

70‧‧‧絕緣層組

71、72、73‧‧‧絕緣層

75‧‧‧上表面

80‧‧‧分隔導電層

90‧‧‧電場發射元

92‧‧‧訊號源

95‧‧‧覆蓋板

100‧‧‧複合基板感測裝置

130‧‧‧接收電極元

140‧‧‧接收導線

150‧‧‧接收電路元

150A‧‧‧傳輸電極

150B‧‧‧接收電路元實體部分

350‧‧‧第二接收電極元

450‧‧‧第二接收導線

550‧‧‧第二接收電路元

圖1顯示依據本發明第一實施例的複合基板感測裝置之剖面示意圖。

圖2顯示依據本發明第一實施例之連接示意圖。

圖3顯示依據本發明第一實施例之俯視示意圖。

圖4顯示依據本發明第一實施例之接收電路元的示意圖。

圖5顯示依據本發明第二實施例之前視示意圖。

圖6顯示依據本發明第三實施例之俯視示意圖。

圖7A與圖7B顯示依據本發明第四實施例的兩個例子之前視示意圖。

圖8至圖9顯示第一實施例之製造方法之各步驟的剖面示意圖。

圖10顯示第一實施例之製造方法之另一例子的剖面示意圖。

圖11A至圖11G顯示第一基板感測晶片與第二基板的各種配置的示意圖。

圖12顯示本發明的一個感測單元的尺寸的示意圖。

本發明的實施例利用埋植感測晶片(可以視為第一基板)於一第二基板中或將感測晶片連接至第二基板的一側，該第二基板在本實施例中可以為一種模塑料，而結合成組合體後(該組合體可以稱之為複合基 板)，對組合體進行佈線及電極的形成，以形成複合基板式電場陣列感測裝置，其可以例如應用於指紋感測裝置及任何感測靠近物體的電場變化(特別是側向電場變化)的裝置。在本發明中，該第二基板可以不限定於模塑料，也可以是任意的例如半導體矽基板及絕緣特性的例如玻璃基板等等。如此一來，感測晶片與掃描電極元是在不同的製程中形成。在不改變掃描電極元陣列的尺寸的情況下，感測晶片可以有效被縮小，藉此可以降低生產成本。再者，多個感測晶片可以透過本發明實施例的技術被整合在一起，以符合各種不同的需求。

圖1顯示依據本發明第一實施例的複合基板感測裝置100之剖面示意圖。圖2顯示依據本發明第一實施例之連接示意圖。圖3顯示依據本發明第一實施例之俯視示意圖。值得注意的是，圖1僅為示意顯示結構的連接關係，但並未完全對應至圖2與圖3，此外，圖3並未繪製出掃描導線及接收導線。

如圖1至圖3所示，本實施例之複合基板感測裝置100至少包含一第一基板感測晶片10、一第二基板(模塑料層)20、一絕緣層組70、多個掃描電極元30、多個接收電極元130以及多條掃描導線40及多條接收導線140。

第一基板感測晶片10具有一上表面11、一下表面12、連接至該上表面11及該下表面12之多個側面13及位於該上表面11下方的多個掃描電路元15及多個接收電路元150。這些掃描電路元15可以是由一個掃描電路配合多個開關單元所組成，亦可以是彼此獨立的掃描電路。這些接收電路元150可以是一個接收電路配合多個開關單元所組成，亦可以是彼此獨立的接收電路。

該第一基板感測晶片10係被埋植於該第二基板20中而彼此成為一共平面的設計，此舉可以完全節省完成後裝置的厚度(完全相同於習知技術利用矽基板完成感測元陣列的設計)，這一點對於應用於例如手機等產品是非常重要的，在此該第二基板20係為一模塑料層20，包圍該第一基板感測晶片10之此等側面13。絕緣層組70包含多個絕緣層(譬如是絕緣層71、72、73)，位於該模塑料層20之一上表面21及該第一基板感測晶片10之該上表面11上，該模塑料層20之該上表面21與該第一基板 感測晶片10之該上表面11位於一個虛擬共平面VCP上。於另一實施例中，第二基板係連接至第一基板感測晶片之其中一個側面，譬如將圖1的第一基板感測晶片10往左邊或右邊移動到左邊界或右邊界，只要第一基板感測晶片的右側面或左側面可以連接至模塑料層20即可。亦即，第二基板與第一基板感測晶片之其中一個側面可以直接接觸即可。

多個掃描電極元30及多個接收電極元130是位於該絕緣層組70之一上表面75並且垂直水平交錯配置，該絕緣層組70之該上表面75位於一個實體共平面PCP上，該虛擬共平面VCP實質上平行於該實體共平面PCP，並與實體共平面PCP隔開一段距離，此段距離是絕緣層組70的垂直距離。於本實施例中，此等掃描電極元30與接收電極元130均勻(homogeneous)分佈於第一基板感測晶片10與第二基板20的上方，以使第一基板感測晶片10的面積最小化，而沒有犧牲複合基板感測裝置100的一物理感測面積(外露成與手指接觸的面積)。於另一實施例中，此等掃描電極元30及此等接收電極元130係不均勻(heterogeneous)分佈於第一基板感測晶片10與第二基板20的上方。於又另一實施例中，此等掃描電極元30與此等接收電極元130僅位於第二基板20的上方，而沒有在第一基板感測晶片10的正上方。

多條掃描導線40與多條接收導線140是部分或全部形成於該絕緣層組70中(因為某些掃描導線40與某些接收導線140可以形成於絕緣層組70的上面或下面)，各掃描導線40將此等掃描電極元30之其中一列電連接至此等掃描電路元15之對應的其中一個(譬如一掃描導線40將上方的一個掃描電路元15電連接至上方的一列的四個掃描電極元30)。各接收導線140將此等接收電極元130之其中一行電連接至此等接收電路元150之對應的其中一個(譬如一接收導線140將上方的一個接收電路元150電連接至左方的一行的三個接收電極元130)。此等掃描電路元15發出一個或多個掃描信號至此等掃描電極元30，使此等接收電路元150透過此等接收電極元130及此等接收導線140感測一靠近物體的電場變化。於本實施例中是以感測一手指F的指紋作為非限制例子作說明，因為藉由電場變化可以計算出手指F的紋峰或紋谷對與此掃描電極元鄰近的接收電極元的干擾，藉此可獲得手指F的紋峰或紋谷之間的差異信息。於本實施例中， 一列的掃描電極元30彼此電連接在一起，且一行的接收電極元130彼此電連接在一起。

於本實施例中，多個掃描電路元15係組成一掃描電路元陣列，掃描電路元15及掃描電極元30的數目是一對多地對應。於其他實施例中，一個掃描電路元15可以對應至多條掃描導線40及多個掃描電極元30，使得掃描電路元15的數量及第一基板感測晶片的面積可以更加縮小；或一個掃描電路元15可以對應至多條掃描導線及一個掃描電極元，避免失效的導線影響到產品的良率。此外，多個接收電路元150係組成一接收電路元陣列。接收電路元150及接收電極元130的數目是一對多地對應。於其他實施例中，一個接收電路元150可以對應至多條接收導線140及多個接收電極元130，使得接收電路元150的數量及第一基板感測晶片的面積可以更加縮小；或一個接收電路元150可以對應至多條接收導線及一個接收電極元，避免失效的導線影響到產品的良率。此外，多個掃描電極元30與多個接收電極元130組成一掃描接收電極元陣列。至此，本發明另一重要特色為，僅需要用一維線性(linear)接收電路元150，便可以設計出一種二維感測陣列元件，這是從未被提出的。當然本實施例圖2的幾何安排只是為了加以說明本發明的特色，而不是用以限定本發明僅能適用於此一線路布局安排。

此外，複合基板感測裝置100可以更包含一裝置保護層60，位於該絕緣層組70及此等掃描電極元30與此等接收電極元130上，該裝置保護層60與該手指F直接或間接接觸，可以保護掃描電極元30及接收電極元130，該保護層可以是單一材料或者複合層材料的組成。由於第一基板感測晶片10與模塑料層20當作兩個基板，所以將本實施例稱為複合基板感測裝置100。掃描電極元30、接收電極元130、掃描導線40與接收導線140都是位於第一基板感測晶片10與模塑料層20上方，亦即，將掃描電極元30、接收電極元130、掃描導線40、接收導線140、掃描電路元15與接收電路元150正投影於虛擬共平面VCP或實體共平面PCP時，掃描導線40的涵蓋範圍涵蓋了掃描電路元15的涵蓋範圍，以及/或掃描電極元30的涵蓋範圍涵蓋了掃描電路元15的涵蓋範圍，以及/或接收導線140的涵蓋範圍涵蓋了接收電路元150的涵蓋範圍，以及/或接收電極元130的 涵蓋範圍涵蓋了接收電路元150的涵蓋範圍。

圖4顯示依據本發明第一實施例之接收電路元150的示意圖。如圖4所示，接收電路元150包含一傳輸電極150A及一個電連接至傳輸電極150A的接收電路元實體部分150B，傳輸電極150A與接收導線140電連接，當作一個信號傳輸使用。傳輸電極150A與接收導線140電連接，當作一個信號傳輸使用。於一例子中，接收電路元實體部分150B可以包含部分或全部的前端感測電路、類比數位轉換電路、增益放大電路、運算放大器等電路。值得注意的是，接收電路元150在尚未與第二基板(模塑料層)20結合時，傳輸電極150A的上面可以覆蓋有一晶片保護層10A，因為可以在同一片晶圓上製作出多個第一基板感測晶片10後進行切割及封裝，因此，晶片保護層10A可以保護傳輸電極150A。

再次參考圖1，於本實施例中，該絕緣層組70是由三個絕緣層所組成。於其他實施例中，該絕緣層組70可以由四個或更多絕緣層所組成，這取決於導線佈局的困難度。當掃描電路元15的水平方向的面積與掃描電極元30的水平方向的面積的比例越小時，所需之絕緣層的數目越多。

如圖2與圖3所示，此等掃描電路元15排列成一個一維的第一陣列，此等掃描電極元30及此等接收電極元130排列成一個二維的第二陣列，該第一陣列及該第二陣列具有互相垂直的X軸及Y軸，該第一陣列在該X軸上的尺寸小於或等於該第二陣列在該X軸上的尺寸，該第一陣列在該Y軸上的尺寸小於或等於該第二陣列在該Y軸上的尺寸。亦即，掃描導線40與接收導線140是從掃描電路元15到掃描電極元30是作一維或二維的外擴。

圖5顯示依據本發明第二實施例之前視示意圖。如圖5所示，本實施例之複合基板感測裝置100係類似於第一實施例，不同之處在於更包含一第二基板感測晶片50、多個第二掃描電極元35及多個第二接收電極元350、多條第二掃描導線45以及多條第二接收導線450。

第二基板感測晶片50具有一上表面51、一下表面52、多個連接至該上表面51及該下表面52之側面53及位於該第二基板感測晶片50的該上表面11的下方的多個第二掃描電路元55及多個第二接收電路元 550，該模塑料層20連接該第二基板感測晶片50之此等側面53之其中一個或多個(於本實施例中是包圍該第二基板感測晶片50之此等側面53，且此處的連接譬如是直接連接)，該絕緣層組70位於該模塑料層20之該上表面21、該第一基板感測晶片10之該上表面11及該第二基板感測晶片50之該上表面51上。多個第二掃描電極元35及多個第二接收電極元350位於該絕緣層組70之該上表面75及該第二基板感測晶片50之該上表面11上。多條第二掃描導線45及多條第二接收導線450是部分或全部形成於該絕緣層組70中，各第二掃描導線45將此等第二掃描電極元35之其中一列電連接至此等第二掃描電路元55之對應的其中一個，各第二接收導線450將此等第二接收電極元350之其中一行電連接至此等第二接收電路元550之對應的其中一個，此等第二掃描電路元55發出一個或多個第二掃描信號至此等第二掃描電極元35，使此等第二接收電路元550透過此等第二接收電極元350及此等第二接收導線450，配合該接收電路元150來感測該手指F的指紋。

於本實施例中，第二基板感測晶片50與第一基板感測晶片10可以具有相同功能、尺寸，並且該第二基板感測晶片50與該第一基板感測晶片10係實際電性連接的(圖中未式)，例如電源供應或者同步的時脈(clock)，並且也可以將其中一者的資料傳輸到另一者，再由另一者將合併的資料傳送到外界，種種不同的設計可以視為是獨立晶片間的系統設計及資料傳輸，然而本發明的最大特色卻是藉此以最少的晶片面積，整合出最大的物理感測面積。如此一來，感測晶片可以被大量生產，當作標準的感測晶片使用，當設計者需要多個感測晶片以完成複合基板感測裝置時，可以使用多個感測晶片。於其他實施例中，第二基板感測晶片50與第一基板感測晶片10可以具有不同功能、尺寸，當作兩個標準元件，由設計者選用。值得注意的是，在第二基板感測晶片50與第一基板感測晶片10中，不一定所有掃描電路元都需要連接至掃描電極元，不一定所有接收電路元都需要連接至接收電極元，以符合設計者的需求。

圖6顯示依據本發明第三實施例之俯視示意圖。如圖6所示，本實施例係類似於第一實施例，不同之處在於導線40是從掃描電路元15到掃描電極元30是作一維的外擴，也就是僅沿著X軸方向外擴。因 此，第一陣列在該X軸上的尺寸實質上等於該第二陣列在該X軸上的尺寸，該第一陣列在該Y軸上的尺寸小於該第二陣列在該Y軸上的尺寸。這樣的好處是可以將第一基板感測晶片10製作成長條形，且僅作一維的外擴的佈線會有簡便的效果。綜合圖4及圖6，本發明具有的另一特徵為該電極感測元係依設計被分布於該第一及該第二基板上方，以得到最小的感測晶片以及最小的感測裝置的幾何面積，卻沒有犧牲物理感測面積。當然本實施例的精神也可以包括該掃描電極元僅位於該第二基板上方。

圖7A與圖7B顯示依據本發明第四實施例的兩個例子之前視示意圖。如圖7A所示，本實施例係類似於第二實施例，不同之處在於複合基板感測裝置更包含兩個分隔導電層80，設置於接收電極元130與接收電路元150之間，並耦接至一固定電位(例如可以是5V，3.3V或接地電位)，用於遮蔽接收電極元130與接收電路元150免於互相干擾。各分隔導電層80處於同一平面。值得注意的是，分隔導電層80與導線40、140、45及145並無電連接，且只要有一個分隔導電層80即可達成遮蔽的效果。如圖7B中所示，此例子類似於圖7A，不同之處在於分隔導電層80是分別位於兩個不同平面，且在正投影於水平面時可以是部分重疊或完全不重疊。

圖8至圖9顯示第一實施例之製造方法之各步驟的剖面示意圖。複合基板感測裝置100的製造方法至少包含以下步驟。首先，如圖8所示，提供第一基板感測晶片10，該第一基板感測晶片10具有上表面11、下表面12、連接至該上表面11及該下表面12之多個側面13及位於該上表面11下方的多個掃描電路元15及多個接收電路元150。第一基板感測晶片10譬如是由矽晶圓透過半導體製程來製作完成。第一基板感測晶片10上面可以具有上述之晶片保護層10A，當然於其他例子中也可以沒有晶片保護層10A。

然後，提供模塑料層20，包圍該第一基板感測晶片10之此等側面13或連接至此等側面13之一個或多個。模塑料層20也覆蓋住第一基板感測晶片10以及晶片保護層10A。細節說明如下。首先，將第一基板感測晶片10放入一個模具(未顯示)中，灌注該模塑料層20包圍該第一基板感測晶片10之此等側面13、該上表面11及該下表面12，如圖8所 示。然後，執行回磨以移除位於該第一基板感測晶片10的該上表面11上方的該模塑料層20，露出掃描電路元15及接收電路元150，特別是露出接收電路元150之傳輸電極150A，如圖9與圖4所示。亦即執行回磨步驟以移除位於該第一基板感測晶片10之晶片保護層10A，直到露出接收電路元150之傳輸電極150A為止。當然該移除動作也可以停止於晶片保護層10A，該傳輸電極150A可以藉由一般的光刻技術予以裸露。

值得注意的是，於另一實施例中，可以提供模塑料層20使其連接至此等側面13之一個或多個，可以藉由灌注第二基板20連接至第一基板感測晶片10之其中一個側面13、上表面11及下表面，然後執行回磨以移除位於第一基板感測晶片10的上表面11上方的第二基板20。

接著，如圖1所示，於該模塑料層20之上表面11及該第一基板感測晶片10之該上表面11上方形成一個包含多個絕緣層71、72、73的絕緣層組70以及部分或全部位於該絕緣層組70中的多條掃描導線40及多條接收導線140。導線40及絕緣層71、72、73可以透過包含但不限於電鍍、蝕刻、沈積等製程來完成，特別是相容於半導體製程的配線形成製程。由於本領域具有通常知識者可以輕易理解到如何實施此種技術，故於此不再贅述。

接著，如圖1所示，於該絕緣層組70之上表面75形成多個掃描電極元30及多個接收電極元130，各掃描導線40將此等掃描電極元30之其中一列電連接至此等掃描電路元15之對應的其中一個，各接收導線140將此等接收電極元130之其中一行電連接至此等接收電路元150之對應的其中一個，此等掃描電路元15發出一個或多個掃描信號至此等掃描電極元30。如此，此等接收電路元150可以透過此等接收電極元130及此等接收導線140感測手指F的指紋。當然，可以於該絕緣層組70、此等掃描電極元30及此等接收電極元130上形成裝置保護層60，該裝置保護層60與該手指F直接或間接接觸。裝置保護層60較佳是由耐磨材料所組成，當然也可以包含不同顏色之塗層，抑或更可以將另一絕緣層基板(例如藍寶石基板)覆蓋於其上，以供防止手指甲或異物刮傷。

當然上述的製造流程係為了熟悉該技藝者得以實施而據以說明，本發明的精神不限於此，譬如，圖10顯示第一實施例之製造方法 之另一例子的剖面示意圖。該第二基板20也可以是任意的例如半導體及絕緣特性的例如玻璃基板等等，其製作流程可以先於該第二基板20定義相同或略大的該第一基板感測晶片10的幾何尺寸的一凹槽20C，並將該第一基板感測晶片10埋植於該第二基板20中，並藉由圖8至9的流程予以整合，以製作該絕緣層組70，該複數導線40、該掃描電極元30陣列以及該裝置保護層60。值得注意的是，圖10的凹槽20C沒有貫通第二基板20，故可在植入第一基板感測晶片10後，施以研磨來去除第二基板20的底層部分，以獲得如圖9所示的結構。當然，亦可以直接提供貫通第二基板20的凹槽20C，然後將第一基板感測晶片10植入第二基板20中，以獲得如圖9所示的結構。或者，第二基板20的底層部分也可不必被移除。

圖11A至圖11G顯示第一基板感測晶片與第二基板的各種配置的示意圖。如圖11A所示，第一基板感測晶片10位於第二基板20的左側，且在Y軸具有與第二基板20相同的尺寸。如圖11B所示，第一基板感測晶片10的X軸與Y軸的尺寸都小於第二基板20的尺寸。如圖11C所示，第一基板感測晶片10位於第二基板20的一個角落。如圖11D所示，第一基板感測晶片10位於第二基板20的兩個角落。如圖11E所示，第一基板感測晶片10位於第二基板20的左側及右側。如圖11F所示，第一基板感測晶片10位於第二基板20的四個角落。如圖11G所示，第一基板感測晶片10位於第二基板20的中央部位。

圖12顯示本發明的一個感測單元32的尺寸的示意圖。如圖12所示，相鄰的兩個掃描電極元30與相鄰的兩個接收電極元130組成一個感測單元32。於本發明的實施例中，感測單元32呈現一個正方形。感測單元32的尺寸介於20至100微米之間，較佳是介於40至60微米之間，譬如是50微米(對應至500dpi)，以符合指紋感測的解析度需求。由於這麼高解析度的需求，藉由傳統的有機基板製造及晶片黏合封裝技術，是不容易完成完整的線路布局的。這也是本發明特色，藉由晶圓級複合基板的製造技術，可以將該複合基板視為如一般的矽晶圓，並藉由矽晶圓的半導體光刻技術，在該晶圓級複合基板上方完成高解析度的掃描及接收線路布局，這也是從未被提及的設計。

藉由本發明之上述實施例，可以利用小面積的感測晶片製 作出適合於感測手指指紋的複合基板感測裝置。因此，可以降低指紋感測裝置的製造成本。此外，利用側向電場來感測指紋，接收電路元與掃描電路元的總數遠少於接收電極元與掃描電極元的總數，故可以有效降低第一基板感測晶片的體積，進而降低成本。

在較佳實施例之詳細說明中所提出之具體實施例僅用以方便說明本發明之技術內容，而非將本發明狹義地限制於上述實施例，在不超出本發明之精神及以下申請專利範圍之情況，所做之種種變化實施，皆屬於本發明之範圍。

F‧‧‧手指

PCP‧‧‧實體共平面

VCP‧‧‧虛擬共平面

10‧‧‧第一基板感測晶片

11‧‧‧上表面

12‧‧‧下表面

13‧‧‧側面

15‧‧‧掃描電路元

20‧‧‧第二基板/模塑料層

21‧‧‧上表面

30‧‧‧掃描電極元

40‧‧‧掃描導線

60‧‧‧裝置保護層

70‧‧‧絕緣層組

71、72、73‧‧‧絕緣層

75‧‧‧上表面

100‧‧‧複合基板感測裝置

130‧‧‧接收電極元

140‧‧‧接收導線

150‧‧‧接收電路元

Claims (18)

1. 一種複合基板感測裝置，至少包含：一第一基板感測晶片，具有一上表面、一下表面、連接至該上表面及該下表面之多個側面及位於該上表面下方的多個掃描電路元及多個接收電路元；一第二基板，連接至該第一基板感測晶片之該等側面之其中一個或多個；一絕緣層組，包含多個絕緣層，位於該第二基板之一上表面及該第一基板感測晶片之該上表面上，該第二基板之該上表面與該第一基板感測晶片之該上表面位於一個虛擬共平面上；多個掃描電極元及多個接收電極元，位於該絕緣層組之一上表面，該絕緣層組之該上表面位於一個實體共平面上，該虛擬共平面實質上平行於該實體共平面；以及多條掃描導線及多條接收導線，部分或全部形成於該絕緣層組中，各該掃描導線將該等掃描電極元之其中一列電連接至該等掃描電路元之對應的其中一個，各該接收導線將該等接收電極元之其中一行電連接至該等接收電路元之對應的其中一個，該等掃描電路元發出一個或多個掃描信號至該等掃描電極元，使該等接收電路元透過該等接收電極元及該等接收導線感測一靠近物體的電場變化。
2. 如申請專利範圍第1項所述之複合基板感測裝置，更包含： 一第二基板感測晶片，具有一上表面、一下表面、多個連接至該上表面及該下表面之側面及位於該第二基板感測晶片的該上表面的下方的多個第二掃描電路元及多個第二接收電路元，該第二基板連接該第二基板感測晶片之該等側面之其中一個或多個，該絕緣層組位於該第二基板之該上表面、該第一基板感測晶片之該上表面及該第二基板感測晶片之該上表面上；多個第二掃描電極元及多個第二接收電極元，位於該絕緣層組之該上表面及該第二基板感測晶片之該上表面上；以及多條第二掃描導線及多條第二接收導線，部分或全部形成於該絕緣層組中，各該第二掃描導線將該等第二掃描電極元之其中一列電連接至該等第二掃描電路元之對應的其中一個，各該第二接收導線將該等第二接收電極元之其中一行電連接至該等第二接收電路元之對應的其中一個，該等第二掃描電路元發出一個或多個第二掃描信號至該等第二掃描電極元，使該等第二接收電路元透過該等第二接收電極元及該等第二接收導線，配合該接收電路元來感測該靠近物體的電場變化。
3. 如申請專利範圍第1項所述之複合基板感測裝置，其中該絕緣層組包含三個絕緣層。
4. 如申請專利範圍第1項所述之複合基板感測裝置，其中該等掃描電路元排列成一個一維的第一陣列，該等掃描電極元及該 等接收電極元排列成一個二維的第二陣列，該第一陣列及該第二陣列具有互相垂直的X軸及Y軸，該第一陣列在該X軸上的尺寸小於或等於該第二陣列在該X軸上的尺寸，該第一陣列在該Y軸上的尺寸小於或等於該第二陣列在該Y軸上的尺寸。
5. 如申請專利範圍第1項所述之複合基板感測裝置，其中該等掃描電路元排列成一個一維的第一陣列，該等掃描電極元及該等接收電極元排列成一個二維的第二陣列，該第一陣列及該第二陣列具有互相垂直的X軸及Y軸，該第一陣列在該Y軸上的尺寸實質上等於該第二陣列在該Y軸上的尺寸，該第一陣列在該X軸上的尺寸小於或等於該第二陣列在該X軸上的尺寸。
6. 如申請專利範圍第1項所述之複合基板感測裝置，更包含一裝置保護層，位於該絕緣層組及該等掃描電極元及該等接收電極元上，該裝置保護層直接或間接與該物體接觸。
7. 如申請專利範圍第1項所述之複合基板感測裝置，其中該等掃描電極元及該等接收電極元分佈於該第一基板感測晶片與該第二基板的上方，以使該第一基板感測晶片的面積最小化，而沒有犧牲該複合基板感測裝置的一物理感測面積。
8. 如申請專利範圍第1項所述之複合基板感測裝置，更包含一分隔導電層，設置於該等接收電極元與該接收電路元之間，並耦接至一固定電位，用於遮蔽該等接收電極元與該等接收電路元免於互相干擾。
9. 如申請專利範圍第1項所述之複合基板感測裝置，其中該第二基板包圍該第一基板感測晶片之該等側面。
10. 如申請專利範圍第1項所述之複合基板感測裝置，其中該第二基板與該第一基板感測晶片之該等側面之其中一個直接接觸。
11. 如申請專利範圍第1項所述之複合基板感測裝置，其中相鄰的兩個掃描電極元與相鄰的兩個接收電極元組成一個感測單元，該感測單元的尺寸介於20至100微米之間。
12. 一種複合基板感測裝置的製造方法，至少包含以下步驟：(a)提供一第一基板感測晶片，該第一基板感測晶片具有一上表面、一下表面、連接至該上表面及該下表面之多個側面及位於該上表面下方的多個掃描電路元及多個接收電路元；(b)提供一第二基板，連接至該第一基板感測晶片之該等側面之其中一個或多個；(c)於該第二基板之一上表面及該第一基板感測晶片之該上表面上方形成一個包含多個絕緣層的絕緣層組以及部分或全部位於該絕緣層組中的多條掃描導線及多條接收導線；以及(d)於該絕緣層組之一上表面形成多個掃描電極元及多個接收電極元，各該掃描導線將該等掃描電極元之其中一列電連接至該等掃描電路元之對應的其中一個，各該接收導線將該等接收電極元之其中一行電連接至該等接收電路元之對應的其中一個，該等掃描電路元發出一個或多個掃描信號至該等掃描電極元，使該等接 收電路元透過該等接收電極元及該等接收導線感測一靠近物體的電場變化。
13. 如申請專利範圍第12項所述之製造方法，其中該步驟(b)至少包含：(b1)灌注該第二基板包圍該第一基板感測晶片之該等側面、該上表面及該下表面；以及(b2)執行回磨以移除位於該第一基板感測晶片的該上表面上方的該第二基板。
14. 如申請專利範圍第13項所述之製造方法，其中該步驟(b)被執行，以移除位於該第一基板感測晶片之一晶片保護層，直到露出該等接收電路元之傳輸電極為止。
15. 如申請專利範圍第12項所述之製造方法，更包含以下步驟：(e)於該絕緣層組、該等掃描電極元及該等接收電極元上形成一裝置保護層，該裝置保護層與該物體直接或間接接觸。
16. 如申請專利範圍第12項所述之製造方法，其中該步驟(b)至少包含：於該第二基板形成一凹槽；以及將該第一基板感測晶片置入於該凹槽中。
17. 如申請專利範圍第12項所述之製造方法，其中該步驟(b)至少包含：(b1)灌注該第二基板連接至該第一基板感測晶片之該等側面之其中一個、該上表面及該下表面；以及 (b2)執行回磨以移除位於該第一基板感測晶片的該上表面上方的該第二基板。
18. 如申請專利範圍第11項所述之製造方法，其中相鄰的兩個掃描電極元與相鄰的兩個接收電極元組成一個感測單元，該感測單元的尺寸介於20至100微米之間。