TW201710899A - 動態邏輯分段方法以及使用該方法的裝置 - Google Patents

動態邏輯分段方法以及使用該方法的裝置 Download PDF

Info

Publication number
TW201710899A
TW201710899A TW104130053A TW104130053A TW201710899A TW 201710899 A TW201710899 A TW 201710899A TW 104130053 A TW104130053 A TW 104130053A TW 104130053 A TW104130053 A TW 104130053A TW 201710899 A TW201710899 A TW 201710899A
Authority
TW
Taiwan
Prior art keywords
storage unit
length
data
logical
storage
Prior art date
Application number
TW104130053A
Other languages
English (en)
Other versions
TWI534619B (zh
Inventor
郁達儒
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW104130053A priority Critical patent/TWI534619B/zh
Priority to CN201510669456.1A priority patent/CN106528452B/zh
Priority to US15/145,676 priority patent/US9836242B2/en
Application granted granted Critical
Publication of TWI534619B publication Critical patent/TWI534619B/zh
Publication of TW201710899A publication Critical patent/TW201710899A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本發明的實施例提出一種動態分段方法，由處理單元執行，包含下列步驟。取得關聯於儲存單元的儲存單元識別碼，其中之儲存單元耦接於處理單元。取得相應於儲存單元識別碼的多個參數，以及依據參數計算實體超頁面長度。取得資料緩存器的長度，依據實體超頁面長度及資料緩存器的長度計算邏輯區段數量，以及儲存邏輯區段數量於動態隨機存取記憶體。

Description

動態邏輯分段方法以及使用該方法的裝置
本發明關連於一種快閃記憶體裝置，特別是一種動態邏輯分段方法以及使用該方法的裝置。
快閃記憶體裝置通常分為NOR快閃裝置與NAND快閃裝置。NOR快閃裝置為隨機存取裝置，而可於位址腳位上提供任何的位址，用以存取NOR快閃裝置的主裝置(host)，並及時地由NOR快閃裝置的資料腳位上獲得儲存於該位址上的資料。相反地，NAND快閃裝置並非隨機存取，而是序列存取。NAND快閃裝置無法像NOR快閃裝置一樣，可以存取任何隨機位址，主裝置反而需要寫入序列的位元組(bytes)的值到NAND快閃裝置中，用以定義請求命令(command)的類型(如，讀取、寫入、抹除等)，以及用在此命令上的位址。位址可指向一個頁面(在快閃記憶體中的一個寫入作業的最小資料塊)或一個區塊(在快閃記憶體中的一個抹除作業的最小資料塊)。實際上，NAND快閃裝置通常從記憶體單元(memory cells)上讀取或寫入完整的數頁資料。當一整頁的資料從陣列讀取到裝置中的緩存器(buffer)後，藉由使用提取訊號(strobe signal)順序地敲出(clock out)內容，讓主單元可逐位元組或字元組(words)存取資料。快閃記憶體裝置中可配備不同的儲存單元類型，而邏輯區 段數量也會因應不同的儲存單元類型改變。傳統上，需要準備不同版本的韌體來因應不同的邏輯區段數量。因此，本發明提出一種動態邏輯分段方法以及使用該方法的裝置，用以克服上述的缺陷。
本發明的實施例提出一種動態分段方法，由處理單元執行，包含下列步驟。取得關聯於儲存單元的儲存單元識別碼，其中之儲存單元耦接於處理單元。取得相應於儲存單元識別碼的多個參數，以及依據參數計算實體超頁面長度。取得資料緩存器的長度，依據實體超頁面長度及資料緩存器的長度計算邏輯區段數量，以及儲存邏輯區段數量於動態隨機存取記憶體。
本發明的實施例提出一種動態分段裝置，至少包含存取介面，耦接於儲存單元；以及處理單元。處理單元透過存取介面取得關聯於儲存單元的儲存單元識別碼，其中之儲存單元耦接於處理單元。處理單元取得相應於儲存單元識別碼的多個參數，以及依據參數計算實體超頁面長度。處理單元取得資料緩存器的長度，依據實體超頁面長度及資料緩存器的長度計算邏輯區段數量，以及儲存邏輯區段數量於動態隨機存取記憶體。
10‧‧‧系統
110‧‧‧處理單元
120‧‧‧資料緩存器
130‧‧‧動態隨機存取記憶體
140‧‧‧唯讀記憶體
150‧‧‧存取介面
160‧‧‧主裝置
170‧‧‧存取介面
170_0~170_j‧‧‧存取子介面
180‧‧‧儲存單元
180_0_0~180_j_i‧‧‧儲存子單元
320_0_0~320_0_i‧‧‧晶片致能控制訊號
400‧‧‧實體超頁面
S510~S560‧‧‧方法步驟
600_0、600_1、600_2、600_3‧‧‧邏輯區段
S710~S771‧‧‧方法步驟
810、830‧‧‧區塊
P0_Pg0~P3_Pg255‧‧‧頁面
第1圖係依據本發明實施例之快閃記憶體的系統架構示意圖。
第2圖係依據本發明實施例之存取介面與儲存單元的方塊圖。
第3圖係依據本發明實施例之一個存取子介面與多個儲存子單元的連接示意圖。
第4圖係依據本發明實施例之實體超頁面示意圖。
第5圖係依據本發明實施例之計算邏輯區段數量的方法流程圖。
第6圖係依據本發明實施例之邏輯區段示意圖。
第7圖係依據本發明實施例之資料讀取方法流程圖。
第8圖係依據本發明實施例之跨區塊的循序讀取示意圖。
以下說明係為完成發明的較佳實現方式，其目的在於描述本發明的基本精神，但並不用以限定本發明。實際的發明內容必須參考之後的權利要求範圍。
必須了解的是，使用於本說明書中的”包含”、”包括”等詞，係用以表示存在特定的技術特徵、數值、方法步驟、作業處理、元件以及/或組件，但並不排除可加上更多的技術特徵、數值、方法步驟、作業處理、元件、組件，或以上的任意組合。
於權利要求中使用如”第一”、"第二"、"第三"等詞係用來修飾權利要求中的元件，並非用來表示之間具有優先權順序，先行關係，或者是一個元件先於另一個元件，或者是執行方法步驟時的時間先後順序，僅用來區別具有相同名字的元件。
第1圖係依據本發明實施例之快閃記憶體的系統架構示意圖。快閃記憶體的系統架構10中包含處理單元110，用以寫入資料到儲存單元180中的指定位址，以及從儲存單元180中的指定位址讀取資料。詳細來說，處理單元110透過存取介面170寫入資料到儲存單元180中的指定位址，以及從儲存單元180中的指定位址讀取資料。系統架構10使用數個電子訊號來協調處理單元110與儲存單元180間的資料與命令傳遞，包含資料線(data line)、時脈訊號(clock signal)與控制訊號(control signal)。資料線可用以傳遞命令、位址、讀出及寫入的資料；控制訊號線可用以傳遞晶片致能(chip enable,CE)、位址提取致能(address latch enable,ALE)、命令提取致能(command latch enable,CLE)、寫入致能(write enable,WE)等控制訊號。存取介面170可採用雙倍資料率(double data rate,DDR)通訊協定與儲存單元180溝通，例如，開放NAND快閃(open NAND flash interface,ONFI)、雙倍資料率開關(DDR toggle)或其他介面。處理單元110另可使用存取介面150透過指定通訊協定與主裝置160進行溝通，例如，通用序列匯流排(universal serial bus,USB)、先進技術附著(advanced technology attachment,ATA)、序列先進技術附著(serial advanced technology attachment,SATA)、快速周邊元件互聯(peripheral component interconnect express,PCI-E)或其他介面。快閃記憶體另配置資料緩存器120，用以暫存欲寫入儲存單元180的資料以及從儲存單元180讀出的資料。資料緩存器120可以靜態隨機存取記憶體(SRAM,Static Random Access Memory)實施。
儲存單元180可包含多個儲存子單元，每一個儲存子單元實施於一個晶粒(die)上，各自使用關聯的存取子介面與處理單元110進行溝通。第2圖係依據本發明實施例之存取介面與儲存單元的方塊圖。快閃記憶體10可包含j+1個存取子介面170_0至170_j，存取子介面又可稱為通道(channel)，每一個存取子介面連接i+1個儲存子單元。換句話說，i+1個儲存子單元共享一個存取子介面。例如，當快閃記憶體10包含4個通道(j=3)且每一個通道連接4個儲存單元(i=3)時，快閃記憶體10一共擁有16個儲存單元180_0_0至180_j_i。處理單元110可驅動存取子介面170_0至170_j中之一者，從指定的儲存子單元讀取資料。每個儲存子單元擁有獨立的晶片致能(CE)控制訊號。換句話說，當欲對指定的儲存子單元進行資料讀取時，需要驅動關聯的存取子介面致能此儲存子單元的晶片致能控制訊號。第3圖係依據本發明實施例之一個存取子介面與多個儲存子單元的連接示意圖。處理單元110可透過存取子介面170_0使用獨立的晶片致能控制訊號320_0_0至320_0_i來從連接的儲存子單元180_0_0至180_0_i中選擇出其中一者，接著，透過共享的資料線310_0從選擇出的儲存子單元的指定位置讀取資料。第4圖係依據本發明實施例之實體超頁面(super page)示意圖。假設儲存單元180包含八個儲存子單元180_0_0~180_1_3，而每一個儲存子單元又可稱為一個資料平面(data plane)。每個資料平面可儲存多個頁面(pages)的資料，每個頁面為固定大小長度，例如4K、8K、16K位元組。每個資料平面中的一個特定頁面集合形成一個實體超頁面。例如，資料平面180_0_0~180_1_3中的第0 個頁面集合形成實體超頁面400。
由於快閃記憶體中可設置不同類型的儲存單元180，所以，於開機後，需要據此計算邏輯區段(logical partitions)的數量。第5圖係依據本發明實施例之計算邏輯區段數量的方法流程圖。此方法由處理單元110於載入並執行特定韌體時實施。首先，取得儲存單元識別碼(步驟S510)及相應於儲存單元識別碼的參數(步驟S520)。於步驟S510，處理單元110可透過存取介面170向儲存單元180詢問儲存單元識別碼。儲存單元識別碼又可稱為快閃識別碼(flash ID)，快閃識別碼可使用6位元組(bytes)表示。於步驟S520，唯讀記憶體140可儲存一個對照表，並且對照表儲存每一個儲存單元識別碼對應的多個參數。參數包含頁面長度、儲存子單元數量以及每個儲存子單元中的資料頁面數量。處理單元110藉由查找對照表取得相應於儲存單元識別碼的參數。範例之對照表可參考表1。
接著，依據參數計算實體超頁面長度(步驟S530)。處理單元110可使用公式(1)計算此實體超頁面長度：α=p*q*r (1) 其中，α代表實體超頁面長度，p代表頁面長度，q代表儲存子單元數量，以及r代表每一儲存子單元的資料頁面數量。此外，另取得資料緩存器120的長度(步驟S540)。依據實體超頁面的長度以及資料緩存器120的長度計算邏輯區段數量(步驟S550)。處理單元110可使用公式(2)計算邏輯區段數量：N p =α/gcd(α,β) (2)其中，N p 代表邏輯區段數量，gcd()代表最大公因數函數，α代表實體超頁面長度，以及β代表資料緩存器120的長度。最後，儲存邏輯區段數量於動態隨機存取記憶體130(步驟S560)。假設資料緩存器120的長度為16K位元組。舉一個例子來說，表1中儲存單元識別碼為1的實體超頁面的長度為64K位元組，則計算後的邏輯區段數量為4(=64/gcd(64,16))。第6圖係依據本發明實施例之邏輯區段示意圖。依據計算後的結果，一個實體超頁面切分為4個邏輯區段。例如，儲存子單元180_0_0以及儲存子單元180_0_1的第0個頁面形成第0個邏輯區段600_0，儲存子單元180_0_2以及儲存子單元180_0_3的第0個頁面形成第1個邏輯區段600_1，依此類推。表2顯示使用公式(1)及(2)計算後的邏輯區段切分結果。
計算出的邏輯區段數量可使用於後續的資料讀取作業。第7圖係依據本發明實施例之資料讀取方法流程圖。此方法由處理單元110於載入並執行特定韌體時實施。從主裝置160接收一或多個讀取命令後(步驟S710)，判斷主裝置160所請求的資料是否形成一個循序讀取作業(步驟S720)。如果不是，則透過存取介面170傳送隨機讀取命令給儲存單元180，用以讀取特定邏輯區塊位址的資料(步驟S771)。如果是，則執行循序讀取程序，以精簡(compact)的讀取命令從儲存單元180讀取大量的循序資料(步驟S731至S757)。
於循序讀取程序中，處理單元透過存取介面170傳送區塊讀取(block read)命令給儲存單元180，用以指示接下來的讀取命令係用以讀取特定區塊的資料(步驟S731)。接著，反覆執行一個快取讀取迴圈(cache-read loop)，用以讀取特定區塊中的所有資料(步驟S733至S753)。於快取讀取迴圈中，處理單元110傳送快取讀取命令(cache-read command)給儲存單元180，用以讀取此區塊中的第0個或下一個邏輯區段的資料(步驟S733)並且將計數器設為零(步驟S734)。於步驟S733，發送一個快取讀取命令可讀取一個邏輯區段中所有特定頁面的資料，例如第0個邏輯區段中所有第0頁的資料。於此須注意的是，快取讀取命令中省略了讀取區塊的資訊。接著，透過存取介面170從儲存單元180讀取此邏輯區段的所有此頁面資料(步驟S735)，將計數器加一(步驟S737)，並且判斷是否接收完所有邏輯區段的資料(步驟S751)。若是，則繼續判斷是否接收完此 區塊中的所有頁面資料(步驟S753)；否則，從儲存單元180讀取下一個邏輯區段中的所有此頁面資料(步驟S735)。於步驟S753，詳細來說，處理單元110讀取動態隨機存取記憶體130中的邏輯區段數量，並且判斷計數器是否等於邏輯區段數量乘以一個資料平面擁有的頁面數量。若是，則代表接收完此區塊中的所有頁面資料。當接收完此區塊中的所有頁面資料時(步驟S753中”是”的路徑)，繼續判斷是否處理完主裝置160請求的所有資料讀取(步驟S755)。此外，當尚未接收完此區塊中的所有頁面資料時(步驟S753中”否”的路徑)，透過存取介面170繼續傳送一個快取讀取命令，用以讀取下一個邏輯區段中所有特定頁面的資料(步驟S733)。當處理完所有的資料讀取時(步驟S755中”是”的路徑)，結束整個流程。當尚未處理完所有的資料讀取時(步驟S755中”否”的路徑)，透過存取介面170傳送快取讀取結束命令給儲存單元180(步驟S757)，接著，透過存取介面170傳送區塊讀取(block read)命令給儲存單元180，用以指示接下來的讀取命令係用以讀取下一個區塊的資料(步驟S731)。
第8圖係依據本發明實施例之跨區塊的循序讀取示意圖。假設每一個資料平面擁有256個頁面，且儲存單元180中的資料平面可將劃分出4個邏輯區段。當判斷計數器以計數到1024(步驟S753中”是”的路徑)以及尚未處理完所有的資料讀取時(步驟S755中”否”的路徑)，透過存取介面170傳送一個快取讀取結束命令給儲存單元180(步驟S757)，接著，透過存取介面170傳送區塊讀取(block read)命令給儲存單元180，用以指示接下來的讀取命令係用以讀取區塊830的資料(步驟S731)。
雖然第1圖中包含了以上描述的元件，但不排除在不違反發明的精神下，使用更多其他的附加元件，已達成更佳的技術效果。此外，雖然第5以及7圖的流程圖採用指定的順序來執行，但是在不違法發明精神的情況下，熟習此技藝人士可以在達到相同效果的前提下，修改這些步驟間的順序，所以，本發明並不侷限於僅使用如上所述的順序。此外，熟習此技藝人士亦可以將若干步驟整合為一個步驟，或者是除了這些步驟外，循序或平行地執行更多步驟，本發明亦不因此而侷限。
雖然本發明使用以上實施例進行說明，但需要注意的是，這些描述並非用以限縮本發明。相反地，此發明涵蓋了熟習此技藝人士顯而易見的修改與相似設置。所以，申請權利要求範圍須以最寬廣的方式解釋來包含所有顯而易見的修改與相似設置。
S510~S560‧‧‧方法步驟

Claims (18)

  1. 一種動態邏輯分段方法，由一處理單元執行，包含：取得關聯於一儲存單元的一儲存單元識別碼，其中上述儲存單元耦接於上述處理單元；取得相應於上述儲存單元識別碼的多個參數；依據上述參數計算一實體超頁面長度；取得一資料緩存器的一長度；依據上述實體超頁面長度及上述資料緩存器的上述長度計算一邏輯區段數量；以及儲存上述邏輯區段數量於一動態隨機存取記憶體。
  2. 如申請專利範圍第1項所述的動態邏輯分段方法，其中，於取得關聯於一儲存單元的一儲存單元識別碼的步驟，更包含：透過一存取介面向上述儲存單元詢問上述儲存單元識別碼。
  3. 如申請專利範圍第1項所述的動態邏輯分段方法，其中，於取得相應於上述儲存單元識別碼的多個參數的步驟，更包含：藉由查找一唯讀記憶體中的一對照表取得一頁面長度、一儲存子單元數量以及每一儲存子單元包含的一資料頁面數量。
  4. 如申請專利範圍第3項所述的動態邏輯分段方法，其中，上述實體超頁面長度使用公式(1)計算：α=p*q*r (1) 其中，α代表上述實體超頁面長度，p代表上述頁面長度，q代表上述儲存子單元數量，以及r代表每一上述儲存子單元的上述資料頁面數量。
  5. 如申請專利範圍第4項所述的動態邏輯分段方法，其中，上述邏輯區段數量使用公式(2)計算：N p =α/gcd(α,β) (2)其中，N p 代表上述邏輯區段數量，gcd()代表最大公因數函數，α代表上述實體超頁面長度，以及β代表上述資料緩存器的上述長度。
  6. 如申請專利範圍第1項所述的動態邏輯分段方法，更包含：於一循序讀取程序中，判斷是否接收完一區塊中的所有頁面資料以及尚未處理完所有的資料讀取；以及若是，則透過一存取介面傳送一快取讀取結束命令給上述儲存單元，以及透過上述存取介面傳送一區塊讀取命令給上述儲存單元，用以指示接下來的讀取命令係用以讀取下一區塊的資料。
  7. 如申請專利範圍第6項所述的動態邏輯分段方法，其中，讀取完上述區塊中之一邏輯區段的所有頁面資料後，將一計數器加一。
  8. 如申請專利範圍第7項所述的動態邏輯分段方法，其中，於判斷是否接收完一區塊中的所有頁面資料的步驟，更包含：讀取上述動態隨機存取記憶體中的上述邏輯區段數量；判斷上述計數器是否等於上述邏輯區段數量乘以每一資料平面擁有的一頁面數量；以及 若是，則代表接收完上述區塊中的所有頁面資料。
  9. 如申請專利範圍第6項所述的動態邏輯分段方法，更包含：若否，透過上述存取介面傳送一快取讀取命令給上述儲存單元，用以讀取下一邏輯區段中的所有頁面資料。
  10. 一種動態邏輯分段裝置，包含：一存取介面，耦接於一儲存單元；一處理單元，透過上述存取介面取得關聯於上述儲存單元的一儲存單元識別碼，其中上述儲存單元耦接於上述處理單元；取得相應於上述儲存單元識別碼的多個參數；依據上述參數計算一實體超頁面長度；取得一資料緩存器的一長度；依據上述實體超頁面長度及上述資料緩存器的上述長度計算一邏輯區段數量；以及儲存上述邏輯區段數量於一動態隨機存取記憶體。
  11. 如申請專利範圍第10項所述的動態邏輯分段裝置，其中上述處理單元透過上述存取介面向上述儲存單元詢問上述儲存單元識別碼。
  12. 如申請專利範圍第10項所述的動態邏輯分段裝置，其中，上述處理單元藉由查找一唯讀記憶體中的一對照表取得一頁面長度、一儲存子單元數量以及每一儲存子單元包含的一資料頁面數量。
  13. 如申請專利範圍第12項所述的動態邏輯分段裝置，其中，上述實體超頁面長度使用公式(1)計算：α=p*q*r (1) 其中，α代表上述實體超頁面長度，p代表上述頁面長度，q代表上述儲存子單元數量，以及r代表每一上述儲存子單元的上述資料頁面數量。
  14. 如申請專利範圍第13項所述的動態邏輯分段裝置，其中，上述邏輯區段數量使用公式(2)計算：N p =α/gcd(α,β) (2)其中，N p 代表上述邏輯區段數量，gcd()代表最大公因數函數，α代表上述實體超頁面長度，以及β代表上述資料緩存器的上述長度。
  15. 如申請專利範圍第10項所述的動態邏輯分段裝置，其中，上述處理單元於一循序讀取程序中，判斷是否接收完一區塊中的所有頁面資料以及尚未處理完所有的資料讀取；以及，若是，則透過一存取介面傳送一快取讀取結束命令給上述儲存單元，以及透過上述存取介面傳送一區塊讀取命令給上述儲存單元，用以指示接下來的讀取命令係用以讀取下一區塊的資料。
  16. 如申請專利範圍第15項所述的動態邏輯分段裝置，其中，上述處理單元讀取完上述區塊中之一邏輯區段的所有頁面資料後，將一計數器加一。
  17. 如申請專利範圍第16項所述的動態邏輯分段裝置，其中，上述處理單元讀取上述動態隨機存取記憶體中的上述邏輯區段數量；判斷上述計數器是否等於上述邏輯區段數量乘以每一資料平面擁有的一頁面數量；以及若是，則代表接收完上述區塊中的所有頁面資料。
  18. 如申請專利範圍第15項所述的動態邏輯分段裝置，其中，若否，上述處理單元透過上述存取介面傳送一快取讀取命令給上述儲存單元，用以讀取下一邏輯區段中的所有頁面資料。
TW104130053A 2015-09-11 2015-09-11 動態邏輯分段方法以及使用該方法的裝置 TWI534619B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104130053A TWI534619B (zh) 2015-09-11 2015-09-11 動態邏輯分段方法以及使用該方法的裝置
CN201510669456.1A CN106528452B (zh) 2015-09-11 2015-10-13 动态逻辑分段方法以及使用该方法的装置
US15/145,676 US9836242B2 (en) 2015-09-11 2016-05-03 Methods for dynamic partitioning and apparatuses using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104130053A TWI534619B (zh) 2015-09-11 2015-09-11 動態邏輯分段方法以及使用該方法的裝置

Publications (2)

Publication Number Publication Date
TWI534619B TWI534619B (zh) 2016-05-21
TW201710899A true TW201710899A (zh) 2017-03-16

Family

ID=56509380

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104130053A TWI534619B (zh) 2015-09-11 2015-09-11 動態邏輯分段方法以及使用該方法的裝置

Country Status (3)

Country Link
US (1) US9836242B2 (zh)
CN (1) CN106528452B (zh)
TW (1) TWI534619B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114185487A (zh) * 2021-11-25 2022-03-15 深圳市德明利技术股份有限公司 冷热数据识别方法、装置、计算机设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667700B1 (en) * 2002-10-30 2003-12-23 Nbt Technology, Inc. Content-based segmentation scheme for data compression in storage and transmission including hierarchical segment representation
US20060253682A1 (en) * 2005-05-05 2006-11-09 International Business Machines Corporation Managing computer memory in a computing environment with dynamic logical partitioning
US8046522B2 (en) * 2006-12-26 2011-10-25 SanDisk Technologies, Inc. Use of a direct data file system with a continuous logical address space interface and control of file address storage in logical blocks
KR20090087689A (ko) * 2008-02-13 2009-08-18 삼성전자주식회사 다중 채널 플래시 메모리 시스템 및 그것의 액세스 방법
CN101645888B (zh) * 2009-06-02 2012-11-21 中国科学院声学研究所 一种基于访问频度变长逻辑分段的数据分发方法
US8688894B2 (en) * 2009-09-03 2014-04-01 Pioneer Chip Technology Ltd. Page based management of flash storage
CN101944387A (zh) * 2010-09-03 2011-01-12 深圳市国微电子股份有限公司 一种分段式反熔丝编程方法、装置及编程器
US9405700B2 (en) * 2010-11-04 2016-08-02 Sonics, Inc. Methods and apparatus for virtualization in an integrated circuit
KR101938210B1 (ko) * 2012-04-18 2019-01-15 삼성전자주식회사 낸드 플래시 메모리, 가변 저항 메모리 및 컨트롤러를 포함하는 메모리 시스템의 동작 방법
TWI492051B (zh) * 2012-09-05 2015-07-11 Silicon Motion Inc 資料儲存裝置與快閃記憶體控制方法
US9684568B2 (en) * 2013-12-26 2017-06-20 Silicon Motion, Inc. Data storage device and flash memory control method

Also Published As

Publication number Publication date
TWI534619B (zh) 2016-05-21
CN106528452A (zh) 2017-03-22
CN106528452B (zh) 2020-03-13
US9836242B2 (en) 2017-12-05
US20170075621A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
US10628319B2 (en) Methods for caching and reading data to be programmed into a storage unit and apparatuses using the same
US11630766B2 (en) Memory system and operating method thereof
TWI660346B (zh) 記憶體管理方法以及儲存控制器
CN107111452B (zh) 应用于计算机系统的数据迁移方法和装置、计算机系统
US11620066B2 (en) Storage device with expandible logical address space and operating method thereof
TWI512609B (zh) 讀取命令排程方法以及使用該方法的裝置
TW201835757A (zh) 垃圾回收方法以及使用該方法的裝置
TWI626540B (zh) 一般及垃圾回收的資料存取方法以及使用該方法的裝置
US20190266110A1 (en) Scalable, parameterizable, and script-generatable buffer manager architecture
TWI534619B (zh) 動態邏輯分段方法以及使用該方法的裝置
CN115048034A (zh) 用于sgl的存储空间映射方法及其装置
US20160291897A1 (en) Data storage device and devices having the same
JP6100927B2 (ja) 情報処理装置
TW201710898A (zh) 內部資料搬移方法以及使用該方法的裝置
CN105701060B (zh) 基于fpga的高速实时数据记录系统
TWI670599B (zh) 記憶體管理方法以及儲存控制器
TWI616755B (zh) 儲存裝置及其資料映射方法
WO2016201981A1 (zh) 数据缓存处理方法及装置
TW201926333A (zh) 記憶體系統及其操作方法
TWI810876B (zh) 因應主機丟棄命令的資料存取方法及產品電腦程式及裝置
TWI835027B (zh) 更新主機與閃存位址對照表的方法及電腦程式產品及裝置
US20240264946A1 (en) Memory controller, method of driving memory controller, and memory system
TW201638786A (zh) 包含固態硬碟的計算機裝置以及存取固態硬碟的方法