TW201624894A - 電源式電磁干擾抑制濾波器 - Google Patents

電源式電磁干擾抑制濾波器 Download PDF

Info

Publication number
TW201624894A
TW201624894A TW103143866A TW103143866A TW201624894A TW 201624894 A TW201624894 A TW 201624894A TW 103143866 A TW103143866 A TW 103143866A TW 103143866 A TW103143866 A TW 103143866A TW 201624894 A TW201624894 A TW 201624894A
Authority
TW
Taiwan
Prior art keywords
power supply
modulation circuit
circuit
electromagnetic interference
noise
Prior art date
Application number
TW103143866A
Other languages
English (en)
Other versions
TWI524640B (zh
Inventor
陳東暘
Original Assignee
晶焱科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶焱科技股份有限公司 filed Critical 晶焱科技股份有限公司
Priority to TW103143866A priority Critical patent/TWI524640B/zh
Priority to US14/641,543 priority patent/US20160173053A1/en
Application granted granted Critical
Publication of TWI524640B publication Critical patent/TWI524640B/zh
Publication of TW201624894A publication Critical patent/TW201624894A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0153—Electrical filters; Controlling thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0405—Non-linear filters

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Filters And Equalizers (AREA)

Abstract

一種電源式電磁干擾抑制濾波器，電性耦接於一主晶片之電源供應線與一負載端之間，主晶片由電源供應線供給電源後，因主晶片內部電路的運作產生一輸出電壓雜訊與輸出電流雜訊，由於電源雜訊之諧振影響輸出電壓雜訊與輸出電流雜訊間具有一相位差。電磁干擾抑制濾波器係包括位準參考電路與至少一並聯於該位準參考電路之濾波調變電路。位準參考電路根據主晶片之輸出電壓雜訊或輸出電流雜訊產生一位準參考訊號。至少一濾波調變電路係根據此位準參考訊號進行電壓與電流特徵向量值之計算，以控制輸出電壓雜訊與輸出電流雜訊間之強度及相位差逐漸趨近於零。藉此，負載端接收到之訊號即可被調整為一濾除雜訊後之直流訊號。

Description

電源式電磁干擾抑制濾波器
本發明係關於一種電磁干擾抑制濾波器；特別是關於一種用以解決電源端所產生之電磁干擾的抑制濾波器。
按，基於電子產品電路基板(printed circuit board，PCB)的設計要面臨許多訊號的載送，各種諧振(harmonic)頻率的疊加(superposition)，除了影響訊號的品質，也造成訊號與訊號間的干擾。而干擾訊號的元兇除了以上的問題外，在電源端更是被耦合了複雜的諧振頻率波也是主要的問題之一。產生這些頻率波的來源，主要即來自於主要的功能性積體電路晶片(main functional IC)內部電路的運作，於此，這些諧振波更是造成電子產品電磁干擾(electromagnetic interference)的主要來源，目前已知電容及各種形式濾波器的使用，係為現今主要解決EMI問題之工具。
然而，在電路基板(PCB)上，訊號完整性(signal integrity，SI)與電源完整性(power integrity，PI)的設計，必須充分掌握主晶片電路特性與系統板特性，以及邊界條件的設定。但這在分工細密的今日，已變得相當困難。為了要達成這樣的協同模擬(co-simulation)設計，單就系統設計者而言，是很難取得完整的晶片特性的資訊，而晶片設計者也僅能 就其訊號特性設計，而獲得較佳的特性分析，對於連接到系統的問題，相對掌握度也不高。而電源的諧振頻率雜訊之特性部分，無論是系統設計端或是晶片設計端，都是一個未知及無解的問題，最多僅能在主晶片中的邏輯電路之設定中下手去規避。除此之外，在許多電子產品之價格競爭激烈下，電路基板的設計係由六層板降為四層板，四層板降為二層板，在此情況下，電源完整性(PI)的設計更顯得格外困難，習知可使用的濾波元件顯然已不符使用，因此目前業界面對電源端上的雜訊及EMI問題，其處理之方法大多還是僅能利用效率相當低的嚐試錯誤(try and error)方式進行，相當不符合經濟及成本效益。
再者，由於電源端之EMI問題主要係發生於，電源在某一個特定頻率的諧振雜訊由於與其他雜訊波互相的耦合作用，造成此頻率的電壓小訊號與電流小訊號在大多狀態下不是同步的行進，而電壓雜訊經過單一路徑的電容器後，其電流雜訊的相位無法完全被耦合掉，甚至更差的情況下，會出現訊號之波峰對到波谷此種嚴重的問題產生。這樣的合成電流，不僅造成通過此節點之後到電路基板其他位置的電源路徑上，而導線也產生寄生電感效應的特性，更嚴重影響到電壓特性變化的連鎖反應。
是以，本發明人係有感於上述缺失之可改善，且依據多年來從事此方面之相關經驗，悉心觀察且研究之，並配合學理之運用，而提出一種設計新穎且有效改善上述缺失之本發明，其係揭露一種電源式電磁干擾抑制濾波器，其係利用此濾波電路兩端式的電性耦接於電源端與主要的功能性晶片之間，其具體之架構及實施方式將詳述於下。
為解決習知技術存在的問題，本發明之一目的係在於提供一種電源式電磁干擾抑制濾波器，其係首創揭露一種完全創新的電路設計，並藉由此設計解決電源端上產生之電磁干擾與耦合之諧振頻率波。
本發明之又一目的係在於提供一種電源式電磁干擾抑制濾波器，其係利用對電壓與電流進行特徵向量值之計算，精確地匹配出由電阻、電容與電感其中之至少一被動元件組成之濾波器結構，相較於習知僅能利用嚐試錯誤的作法，更具備有較佳之經濟及時間成本效益。
本發明之再一目的係在於提供一種電源式電磁干擾抑制濾波器，其係為一種兩端式電性耦接的濾波電路，不僅可有效過濾電源線上之高頻雜訊(例如：100MHz以上至數GHz)，更可在有效過濾雜訊的同時，維持一定的電源完整性以及訊號完整性。
是以，根據本發明所揭示之電源式電磁干擾抑制濾波器，其係主要包括有一位準參考電路以及至少一濾波調變電路。其中，此電源式電磁干擾抑制濾波器係電性耦接於主晶片之電源供應線與負載端之間，並且，主晶片在受電後係產生一輸出電壓與一輸出電流，其中該輸出電壓與該輸出電流係各自有一輸出電壓雜訊與輸出電流雜訊。由於電源雜訊之諧振影響下，該輸出電壓雜訊與輸出電流雜訊間係具有一相位差。
根據本發明之實施例，位準參考電路係電性耦接於所述的主晶片，並根據輸出電壓雜訊與輸出電流雜訊其中之至少一者，產生一位準參考訊號。至少一濾波調變電路係並聯所述之位準參考電路，以接收並根據該位準參考訊號對輸出電壓雜訊與輸出電流雜訊其中之至少一者進行特徵向量值之計算，藉此調變該二者間之相位差及其強度逐漸趨近於零。最 後，於負載端所接收到的電壓及電流訊號係可為係為一濾除雜訊及諧振干擾後之直流訊號。
更進一步而言，本發明更可選擇性地包括至少一第一、第二、第三、及第四調變電路，利用該些調變電路可同時存在，或僅設置至少其一之巧妙設計，基於該些調變電路係為由電阻、電容與電感其中之至少一被動元件組成之特性，搭配控制開關根據參考訊號所形成之相依電壓電流特性，完成對輸出電壓電流的特徵向量值計算，藉此實現對電源線上產生之雜訊干擾進行濾波之動作，以達成本發明之發明目的。
底下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
1‧‧‧電源式電磁干擾抑制濾波器
1’‧‧‧電源式電磁干擾抑制濾波器
10‧‧‧主晶片
20‧‧‧負載端
30‧‧‧控制開關
31‧‧‧第一調變電路
32‧‧‧第二調變電路
33‧‧‧第三調變電路
34‧‧‧第四調變電路
100‧‧‧位準參考電路
200‧‧‧濾波調變電路
第1圖係為根據本發明電源式電磁干擾抑制濾波器之示意圖。
第2圖係為根據本發明具有複數個濾波調變電路之電源式電磁干擾抑制濾波器之示意圖。
第3A圖係為根據本發明第一實施例之電源式電磁干擾抑制濾波器之示意圖。
第3B圖係為根據本發明第二實施例之電源式電磁干擾抑制濾波器之示意圖。
第3C圖係為根據本發明第三實施例之電源式電磁干擾抑制濾波器之示意圖。
第4A圖係為根據本發明第四實施例之電源式電磁干擾抑制濾波器之 示意圖。
第4B圖係為根據本發明第五實施例之電源式電磁干擾抑制濾波器之示意圖。
第4C圖係為根據本發明第六實施例之電源式電磁干擾抑制濾波器之示意圖。
第5A圖係為根據本發明第七實施例之電源式電磁干擾抑制濾波器之示意圖。
第5B圖係為根據本發明第八實施例之電源式電磁干擾抑制濾波器之示意圖。
第5C圖係為根據本發明第九實施例之電源式電磁干擾抑制濾波器之示意圖。
第6A圖係為根據本發明第十實施例之電源式電磁干擾抑制濾波器之示意圖。
第6B圖係為根據本發明第十一實施例之電源式電磁干擾抑制濾波器之示意圖。
第6C圖係為根據本發明第十二實施例之電源式電磁干擾抑制濾波器之示意圖。
第7圖係為根據本發明第6B圖實施例其內部詳細電路之示意圖。
第8圖係為根據本發明第3C圖實施例其內部詳細電路之示意圖。
第9圖係為根據本發明第7圖實施例之S參數響應之數據圖。
第10圖係為根據本發明第7圖實施例之實際相位量測之數據圖。
第11圖係為根據本發明第8圖實施例之S參數響應之數據圖。
第12圖係為根據本發明第8圖實施例之實際相位量測之數據圖。
以上有關於本發明的內容說明，與以下的實施方式係用以示範與解釋本發明的精神與原理，並且提供本發明的專利申請範圍更進一步的解釋。有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
請參閱第1圖所示，其係為根據本發明實施例之電源式電磁干擾抑制濾波器之示意圖。如第1圖所示，本發明所揭示之電源式電磁干擾抑制濾波器1係電性耦接於一主晶片10之電源供應線VDD與一負載端20之間，其中，該主晶片10由其電源供應線VDD供給電源後，係產生一輸出電壓及輸出電流，其各自具有一輸出電壓雜訊V(t)與一輸出電流雜訊I(t)，由於電源諧振影響小訊號的關係，此輸出電壓雜訊V(t)與輸出電流雜訊I(t)之波形會具有一相位差Φc，本發明所揭露之電源式電磁干擾抑制濾波器1主要係為了消弭此相位差Φc，使得輸出電壓雜訊V(t)與輸出電流雜訊I(t)在經過此電源式電磁干擾抑制濾波器1之濾波作用後可達強度最小並同步(Synchronous)的行進，因此在負載端20所接收到時，如圖中所示之電壓訊號Voc(t)與電流訊號Ip(t)即可為直流(direct current，DC)訊號。
詳細而言，本發明所揭露之電源式電磁干擾抑制濾波器1，其係主要包括一位準參考電路100以及至少一濾波調變電路200。其中，位準參考電路100係電性耦接於主晶片10，並根據該輸出電壓雜訊V(t)與輸出電流雜訊I(t)其中之至少一者，產生一位準參考訊號Ref(t)。換言之，當位準參考電路100所擷取到之訊號係為輸出電壓雜訊V(t)時，其所輸出的位準參 考訊號Ref(t)係為一電壓訊號。相對地，當位準參考電路100所擷取到之訊號係為輸出電流雜訊I(t)時，則所輸出的位準參考訊號Ref(t)則係為一電流訊號，皆可可用以實施本發明之技術手段。濾波調變電路200係並聯於該位準參考電路100，並接收位準參考電路100提供位準參考訊號Ref(t)。在此情況之下，濾波調變電路200係可根據該位準參考訊號Ref(t)對該輸出電壓雜訊V(t)或輸出電流雜訊I(t)進行特徵向量值(Eigenvalue)之計算，藉此調整該輸出電壓雜訊V(t)與輸出電流雜訊I(t)間之相位差Φc，使得此相位差Φc可逐漸地趨近於零，最後，在負載端20所接收到之訊號Voc(t)與Ip(t)即可不具有雜訊之干擾，而係為直流訊號。
值得說明的是，本發明所揭露之電源式電磁干擾抑制濾波器並不以濾波調變電路200之數量為限。換言之，此電源式電磁干擾抑制濾波器中更可包括一個以上並聯的濾波調變電路200，其電路示意圖請參閱第2圖所示。在第2圖中，本發明另一實施例中的電源式電磁干擾抑制濾波器1’則係包括有位準參考電路100以及複數個濾波調變電路200。其中，每一濾波調變電路200係電性耦接於位準參考電路100，以根據位準參考電路100提供之位準參考訊號Ref(t),Ref’(t),Ref”(t)進行電壓或電流之特徵向量值之計算，同樣可用以實現本發明之發明目的。惟以下為便於說明及理解本發明所述計算特徵向量值之技術，其係以電源式電磁干擾抑制濾波器包括單一濾波調變電路200作為一示範例之說明，然並非用以限定本發明之發明範疇。
首先，本發明係針對濾波調變電路200之內部組成進行說明。請參閱第3A圖與第3B圖所示，其中濾波調變電路200係包含有一控制開 關30與至少一第一調變電路31，控制開關30與第一調變電路31係相互串接，並耦接於該電源供應線VDD與接地端VSS之間。其中，第一調變電路31之設置位置可選擇性地設於控制開關30與電源供應線VDD之間(參第3A圖)，或者第一調變電路31可設於控制開關30與接地端VSS之間(參第3B圖)。除此之外，濾波調變電路200更可另外包括至少一第二調變電路32，其係與所述之控制開關30、第一調變電路31串接，形成控制開關30、第一調變電路31、及第二調變電路32三者相互串聯於電源供應線VDD與接地端VSS之間之實施例(參第3C圖)。
更進一步而言，控制開關30、第一調變電路31以及第二調變電路32三者之連接關係及其設置數量亦不為本發明之限制。以下，第4A~4C圖以及5A~5C圖係為本發明其他諸多不同之實施例。其中，根據第3A圖之實施例，位準參考電路100之一端亦可選擇性地僅連接於接地端VSS，在此情況下，其改良態樣係為第4A圖所揭示。更進一步而言，第一調變電路31之數量亦可為一個以上，此實施例即為第4B圖所揭示之實施態樣。至於，本發明第4C圖所揭露之電路架構，則係為根據第3C圖所示之位準參考電路100，其一端僅連接於接地端VSS之改良。
同樣地，根據第3B圖之實施例，當位準參考電路100之一端僅連接於電源供應線VDD時，其係為本發明第5A圖所揭示之態樣。至於，第5B圖則提供濾波調變電路包括一個以上之第一調變電路31之實施態樣，而第5C圖則係為根據第3C圖所示之位準參考電路100，其一端僅連接於電源供應線VDD之改良。
除此之外，本發明所揭示之電源式電磁干擾抑制濾波器除了 包含以上所述之位準參考電路100與濾波調變電路200以外，更可進一步地包含至少一第三調變電路33及/或至少一第四調變電路34，其實施例係參考本發明第6A~6C圖所示。其中，第6A圖係為電源式電磁干擾抑制濾波器僅包含一第三調變電路33，且該第三調變電路33連接於電源供應線VDD與濾波調變電路200間之實施例；第6B圖係為電源式電磁干擾抑制濾波器僅包含一第三調變電路33，而該第三調變電路33係連接於濾波調變電路200與接地端VSS間之實施例；至於，第6C圖則係為電源式電磁干擾抑制濾波器同時包括有一第三調變電路33與一第四調變電路34，其中，第三調變電路33、第四調變電路34與濾波調變電路200係相互串聯耦接於電源供應線VDD與接地端VSS之間之實施例。總括以上眾多之實施態樣而言，本發明主要係利用第一、第二、第三、第四調變電路可同時存在，或僅設置至少其一之巧妙設計，基於該些電路係為由電阻、電容與電感其中之至少一被動元件組成之特性，並搭配控制開關的電壓電流特性及位準參考電路所提供之參考訊號，藉此完成對電源線上產生之雜訊干擾進行濾波之分析，達到本發明之發明目的。以下，本發明將針對其中之實施例揭露其內部之詳細電路組成與其作動原理之說明。
首先，請參閱第7圖所示，其係為根據本發明第6B圖實施例其內部詳細電路之示意圖。其中，位準參考電路100係包含一組相互串聯之參考電容C1與參考電阻R1，濾波調變電路200係包含一控制開關30，其係耦接於該參考電容C1與參考電阻R1之連接節點；以及一第二電阻R2，連接於電源供應線VDD與控制開關30之間。在此實施例中，濾波調變電路200係包括一第一調變電路31(即該第二電阻R2)，而並未包括第二調變電路。一第 二電容C2係連接該參考電阻R1、控制開關30與接地端VSS，此第二電容C2係對應前述之第三調變電路33。在此實施例中，作為控制開關30之元件可以為N型金氧半場效電晶體(metal oxide semiconductor，MOS)、P型金氧半場效電晶體(PMOS)、雙載子接面電晶體(bipolar junction transistor，BJT)等。惟可自位準參考電路100接收參考訊號，而形成相依之電壓或電流的控制開關皆可用以實施本發明。本實施例僅是以N型金氧半場效電晶體作為一範例之說明，然並非用以限定本發明。
其中，以N型金氧半場效電晶體為例，此N型金氧半場效電晶體之閘極係可連接至位準參考電路100中之其中任一點(例如：參考電容C1與參考電阻R1之連接節點)，以作為其開關閘極之參考電壓Vgs(t)，並注意其偏壓值以控制此N型金氧半場效電晶體可操作於不同之操作區域，例如：線性區(或稱非飽和區(non-saturation region))、飽和區、或主動區等等。此時，此N型金氧半場效電晶體就如同一個電壓耦合的電流開關，其導通電流即可隨著參考電壓而變。本發明即是利用此N型金氧半場效電晶體位於不同操作區域的電壓電流特性產生一非線性方程，由於分支的兩電路電流Ic1(t),Ic2(t)，由N型金氧半場效電晶體的特性使其具有相依性，而使得二次方程式的解答為一二次曲線與直線的交集解，藉由適當調整電路中該些被動元件值的係數，即可使其有解，再加上電壓訊號Voc(t)可定位出i0及vo的電路方程式關係，在本實施例中由N型金氧半場效電晶體主動元件所控制的濾波調變電路即可藉由特徵向量值(Eigenvalue)的計算來調整該些被動元件的值以期控制訊號i0及vo的波動行為達到最小化，其計算公式係可依據下列式(1)~(9)所進行。
I(t)=I 0+i 0 e jwt (1)
Ic(t)=I c1(t)+I c2(t) (6)
I p (t)=I(t)-I c (t) (7)
其中，Ic(t),Ic1(t),Ic2(t)分別為流經第二電容C2、參考電容C1及第二電阻R2之電流值；VC1(t),VC2(t),VL1(t),VL2(t)分別為參考電容C1、第二電容C2、電感L1及電感L2兩端之跨壓值；μn、Cox、W、L係分別為N型金氧半場效電晶體之電晶體參數。依據上式(1)~(9)之計算結果，求解相位差Φc為零時之i0及vo的解，即可設計出本發明所揭露之有效電源式電磁干擾抑制濾波器。在實務上，設計者亦可使用模擬軟體(例如：SPICE)來求得上式(1)~(9)之交集解，藉此調變參考電容C1、參考電阻R1、第二電容C2及第二電阻R2之值，在滿足相位差Φc為零時，即代表該組電路組成可視為成功之電源式電磁干擾濾波器，完全地消弭掉電源線上之諧振雜訊，完成訊號同步之目的。
再者，請參閱第8圖所示，其係為根據本發明第3C圖實施例其內部詳細電路之示意圖。其中，位準參考電路100係包含一組相互串聯之 參考電容C1與參考電阻R1，濾波調變電路200係包含一控制開關30、一第二電阻R2以及一第二電容C2。其中，該控制開關30係耦接於參考電容C1與參考電阻R1之連接節點；第二電阻R2係耦接於電源供應線VDD與控制開關30之汲極之間；第二電容C2係耦接於控制開關30之源極與接地端VSS之間。對照第3B圖所示，本實施例中的濾波調變電路200係包括一第一調變電路31(即該第二電阻R2)，以及一第二調變電路32(即該第二電容C2)。濾波器結構中並未設置有第三及第四調變電路(顯示為短路)。同樣地，在此實施例中，作為控制開關30之元件可為N型金氧半場效電晶體(metal oxide semiconductor，MOS)、P型金氧半場效電晶體(PMOS)、雙載子接面電晶體(bipolar junction transistor，BJT)等。惟可自位準參考電路100接收參考訊號，而形成相依之電壓或電流的控制開關皆可用以實施本發明。本實施例僅是以N型金氧半場效電晶體作為一範例之說明，然並非用以限定本發明。
如前一實施例所述，此N型金氧半場效電晶體之閘極係可連接至位準參考電路100中之其中任一點(例如：參考電容C1與參考電阻R1之連接節點)，以作為其開關閘極之參考電壓Vgs(t)，利用擷取到此位準參考訊號並注意其偏壓值，以控制N型金氧半場效電晶體操作於非飽和區，以進一步計算電壓電流之特徵向量值(Eigenvalue)，其計算之公式係如式(10)~(18)所進行。
I(t)=I 0+i 0 e jwt (10)
Ic(t)=I c1(t)+I c2(t) (15)
I p (t)=I(t)-I c (t) (16)
是以，依據上式(10)~(18)之計算結果，求解相位差Φc為零時之i0及vo的解，即可設計出本發明所揭露之有效電源式電磁干擾抑制濾波器。在實務上，設計者同樣可利用模擬軟體(例如：SPICE)來求得上式之交集解，藉此調變參考電容C1、參考電阻R1、第二電容C2及第二電阻R2之值，在滿足相位差Φc為零時之電源式電磁干擾濾波器。基於類似之設計及計算原理，本發明其餘之實施例亦可透過此些計算特徵向量值之公式求得其交集解，故不再重複進行說明。以下，本發明係提供實作之實驗數據，以佐證本發明所揭露之電磁干擾抑制濾波器，實係為一種設計良好且可有效消弭在電源端引起之諧振雜訊之濾波電路。
以第7圖所示之實施例而言，本發明在量測時係以主晶片10作為輸入端，負載端20作為輸出端，以量測其S參數(S-parameter)，並以50歐姆的阻抗匹配進行訊號的擷取與量測，藉此可得到如第9圖及第10圖之數據結果。由此二圖可以看出，本實施例之設計可將電源端上280MHz至1.6GHz間頻率範圍之雜訊都降至6dB以下，換言之，在此頻率範圍內之雜訊訊號強度皆可減弱為一半以上，在實務上儼然是相當成功的架構。
同樣地，第11圖及第12圖係為以第8圖所示之實施例實際量測驗證之數據分析圖。由第11圖所示之S21響應、以及第12圖所示之實際相位量測圖，可以明顯看出在電源端上由200MHz至1.4GHz間頻率範圍之雜訊都可以降超過6dB的能量，即減半的強度，由此同樣成功地驗證了本發明所揭露之電磁干擾抑制濾波器確實可有效地解決習知電源完整性(PI)及電磁干擾(EMI)的問題，兼具實務及市場上之競爭力。
是以，綜上所述，本發明所揭示之電源式電磁干擾抑制器，其係為一種新穎而獨樹一格之電路設計，不僅可解決電源端上之諧振頻率雜訊，更可藉由此兩端式之濾波器結構維持電源之完整性。由此觀之，相較於習知技術僅能以嚐試錯誤的方式佈局濾波電路，本發明不僅兼具有製程上之低複雜度、低成本及高效能之優勢，更可使得積體電路具備有效過濾高頻雜訊(由100MHZ以上甚至到數GHz)的功能，相較於習知技術，實具有極佳之產業利用性及競爭力。
以上所述之實施例僅係為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。
1‧‧‧電源式電磁干擾抑制濾波器
10‧‧‧主晶片
20‧‧‧負載端
100‧‧‧位準參考電路
200‧‧‧濾波調變電路

Claims (18)

  1. 一種電源式電磁干擾抑制濾波器，其係電性耦接於一主晶片之電源供應線與一負載端之間，該主晶片由該電源供應線供給電源後，產生一輸出電壓與一輸出電流，其中該輸出電壓與該輸出電流係各自有一輸出電壓雜訊與一輸出電流雜訊，且該輸出電壓雜訊與該輸出電流雜訊在該電源之雜訊諧振影響下具有一相位差，該電源式電磁干擾抑制濾波器係包括：一位準參考電路，電性耦接於該主晶片，並根據該輸出電壓雜訊與該輸出電流雜訊其中之至少一者，產生一位準參考訊號；以及至少一濾波調變電路，並聯該位準參考電路，其中該至少一濾波調變電路係根據該位準參考訊號對該輸出電壓雜訊與該輸出電流雜訊其中之至少一者進行特徵向量值之計算，使得該輸出電壓雜訊與該輸出電流雜訊之強度及其之間的該相位差逐漸趨近於零，且該負載端所接收到之該輸出電壓與該輸出電流係為直流訊號。
  2. 根據請求項1所述之電源式電磁干擾抑制濾波器，其中該至少一濾波調變電路更包括一控制開關與至少一第一調變電路，該控制開關與該至少一第一調變電路係相互串接，並耦接於該電源供應線與一接地端之間。
  3. 根據請求項2所述之電源式電磁干擾抑制濾波器，其中該第一調變電路係電性耦接於該電源供應線與該控制開關之間，且該控制開關係連接該位準參考電路以接收該位準參考訊號。
  4. 根據請求項3所述之電源式電磁干擾抑制濾波器，其中該濾波調變電路更包括至少一第二調變電路，該第二調變電路係電性耦接於該控制開關與該接地端之間。
  5. 根據請求項2所述之電源式電磁干擾抑制濾波器，其中該第一調變電路係為電性耦接於該控制開關與該接地端之間，且該控制開關係連接該位準參考電路以接收該位準參考訊號。
  6. 根據請求項5所述之電源式電磁干擾抑制濾波器，其中該濾波調變電路更包括至少一第二調變電路，該第二調變電路係電性耦接於該電源供應線與該控制開關之間。
  7. 根據請求項2所述之電源式電磁干擾抑制濾波器，其中該第一調變電路係為由電阻、電容與電感其中之至少一被動元件組成之電路結構。
  8. 根據請求項4或6所述之電源式電磁干擾抑制濾波器，其中該第二調變電路係為由電阻、電容與電感其中之至少一被動元件組成之電路結構。
  9. 根據請求項1所述之電源式電磁干擾抑制濾波器，更包括複數個該濾波調變電路，以同時利用該些濾波調變電路進行電壓或電流特徵向量值之計算，使得該輸出電壓雜訊與該輸出電流雜訊間之該相位差係逐漸趨近於零。
  10. 根據請求項1所述之電源式電磁干擾抑制濾波器，其中該位準參考訊號係可為一電壓訊號或一電流訊號。
  11. 根據請求項2所述之電源式電磁干擾抑制濾波器，其中該位準參考電路係包括一參考電容與一參考電阻，其中該參考電容與該參考電阻係相互串聯，且該控制開關係耦接於該參考電容與該參考電阻之連接節點上。
  12. 根據請求項2所述之電源式電磁干擾抑制濾波器，其中該控制開關係為一金氧半場效型電晶體或雙載子接面電晶體，以利用該電晶體位於不同操作區域之電壓電流特性進行該特徵向量值之計算，使得該輸出電壓雜訊 與該輸出電流雜訊間之該相位差可趨近於零。
  13. 根據請求項1所述之電源式電磁干擾抑制濾波器，更包括至少一第三調變電路，該第三調變電路與該濾波調變電路係相互串接，並耦接於該電源供應線與一接地端之間。
  14. 根據請求項13所述之電源式電磁干擾抑制濾波器，其中該第三調變電路係電性耦接於該電源供應線與該濾波調變電路之間，且該第三調變電路係為由電阻、電容與電感其中之至少一被動元件組成之電路結構。
  15. 根據請求項14所述之電源式電磁干擾抑制濾波器，更包括至少一第四調變電路，該第四調變電路係電性耦接於該濾波調變電路與該接地端之間。
  16. 根據請求項13所述之電源式電磁干擾抑制濾波器，其中該第三調變電路係電性耦接於該濾波調變電路與該接地端之間，且該第三調變電路係為由電阻、電容與電感其中之至少一被動元件組成之電路結構。
  17. 根據請求項16所述之電源式電磁干擾抑制濾波器，更包括至少一第四調變電路，該第四調變電路係電性耦接於該電源供應線與該濾波調變電路之間。
  18. 根據請求項15或17所述之電源式電磁干擾抑制濾波器，其中該第四調變電路係為由電阻、電容與電感其中之至少一被動元件組成之電路結構。
TW103143866A 2014-12-16 2014-12-16 電源式電磁干擾抑制濾波器 TWI524640B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103143866A TWI524640B (zh) 2014-12-16 2014-12-16 電源式電磁干擾抑制濾波器
US14/641,543 US20160173053A1 (en) 2014-12-16 2015-03-09 Power shunt electromagnetic interference filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103143866A TWI524640B (zh) 2014-12-16 2014-12-16 電源式電磁干擾抑制濾波器

Publications (2)

Publication Number Publication Date
TWI524640B TWI524640B (zh) 2016-03-01
TW201624894A true TW201624894A (zh) 2016-07-01

Family

ID=56085400

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103143866A TWI524640B (zh) 2014-12-16 2014-12-16 電源式電磁干擾抑制濾波器

Country Status (2)

Country Link
US (1) US20160173053A1 (zh)
TW (1) TWI524640B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI785700B (zh) * 2021-07-28 2022-12-01 余宜璋 具主動式濾除emi功能之電源系統

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109106191B (zh) * 2017-06-26 2021-09-21 佛山市顺德区美的电热电器制造有限公司 烹饪机及其的控制装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI785700B (zh) * 2021-07-28 2022-12-01 余宜璋 具主動式濾除emi功能之電源系統

Also Published As

Publication number Publication date
US20160173053A1 (en) 2016-06-16
TWI524640B (zh) 2016-03-01

Similar Documents

Publication Publication Date Title
Pandit et al. Power integrity for I/O interfaces: with signal integrity/power integrity co-design
Böcker et al. Experimental comparison and 3D FEM based optimization of current measurement methods for GaN switching characterization
Richelli et al. Design of a folded cascode opamp with increased immunity to conducted electromagnetic interference in 0.18 μm CMOS
Trung et al. Analysis and PCB design of class D inverter for wireless power transfer systems operating at 13.56 MHz
TWI524640B (zh) 電源式電磁干擾抑制濾波器
Tsai et al. Common mode EMI noise characterization and improvement for GaN switched-capacitor converter
Aiello et al. A new MagFET-based integrated current sensor highly immune to EMI
Hashino et al. Separation measurement of parasitic impedance on a power electronics circuit board using TDR
TWI521843B (zh) 消弭電源式電磁干擾之濾波器
Dghais et al. Novel extraction of a table-based I–Q behavioral model for high-speed digital buffers/drivers
Joo et al. Analysis of switching voltage regulator noise coupling to a high-speed signal
Hazenboom et al. A comparison of substrate noise coupling in lightly and heavily doped CMOS processes for 2.4-GHz LNAs
JP2012098156A (ja) 電源の評価方法、電源評価装置、電源の供給方法、それらを用いた試験装置、エミュレート機能付きの電源装置、電源環境のエミュレート方法
Overney et al. Effects of metallic gates on AC measurements of the quantum Hall resistance
Florian et al. An active bias network for the characterization of low-frequency dispersion in high-power microwave electron devices
CN104578755B (zh) 电源式电磁干扰抑制滤波器
Chen et al. Analysis and measurement of small inductance of loops and vias on printed circuit board
Lai Experimental Noise and Signal Analysis on Printed Circuits Board Design
Raffo et al. Linear versus nonlinear de-embedding: Experimental investigation
Kchikach et al. Modeling and simulation for conducted common-mode current in switching circuits
Singh et al. Analysis of Switching Voltage Regulator Noise Coupling to Signal Via Using a Novel Simulation Approach
Kaneko et al. Novel negative impedance converter with an emitter follower circuit for stable non-foster elements
TWI430567B (zh) 用於降低干擾之配置裝置
Vincenzi et al. Open-Thru de-embedding for Graphene RF devices
Curbow Model Development and Assessment of the Gate Network in a High-Performance SiC Power Module