TW201617875A - 資料儲存裝置以及快閃記憶體控制方法 - Google Patents

資料儲存裝置以及快閃記憶體控制方法 Download PDF

Info

Publication number
TW201617875A
TW201617875A TW103138008A TW103138008A TW201617875A TW 201617875 A TW201617875 A TW 201617875A TW 103138008 A TW103138008 A TW 103138008A TW 103138008 A TW103138008 A TW 103138008A TW 201617875 A TW201617875 A TW 201617875A
Authority
TW
Taiwan
Prior art keywords
logical address
write command
data
end logical
flash memory
Prior art date
Application number
TW103138008A
Other languages
English (en)
Other versions
TWI519951B (zh
Inventor
張逸康
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW103138008A priority Critical patent/TWI519951B/zh
Priority to CN201410758275.1A priority patent/CN105653466B/zh
Priority to US14/920,301 priority patent/US20160124650A1/en
Application granted granted Critical
Publication of TWI519951B publication Critical patent/TWI519951B/zh
Publication of TW201617875A publication Critical patent/TW201617875A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

一種高效能快閃記憶體控制技術。一微控制器係運作來在一隨機存取記憶體供應一結束邏輯位址表格，用以記錄接收自一主機的複數筆舊寫入指令之結束邏輯位址。該微控制器更運作來將接收自該主機的一當下寫入指令之起始邏輯位址與該結束邏輯位址表格所載內容作比對，以判斷上述複數筆舊寫入指令中是否存在與該當下寫入指令組合寫入成串資料至一快閃記憶體的一前串寫入指令。該微控制器更運作來以該當下寫入指令的結束邏輯位址覆蓋該結束邏輯位址表格對應該前串寫入指令所記錄的結束邏輯位址。

Description

資料儲存裝置以及快閃記憶體控制方法
本發明係有關於資料儲存裝置，特別有關於快閃記憶體(flash memory)控制技術。
現今資料儲存裝置常以快閃記憶體(flash memory)為儲存媒體，常見型式包括非及閘型快閃記憶體(即NAND flash)…等。
快閃記憶體常用作記憶卡(memory card)、通用序列匯流排閃存裝置(USB flash device)、固態硬碟(SSD)...等產品。另外有一種應用是採多晶片封裝、將快閃記憶體與其控制器包裝在一起-稱為嵌入式快閃記憶體模組(如eMMC)。
快閃記憶體的實體空間通常包括複數個區塊(blocks)。各區塊包括複數頁(pages)。一區塊需要完整抹除(erase)後方能被重新配置。快閃記憶體之資料更新並非對同樣儲存空間作複寫，而是將更新資料儲存在閒置空間，至於舊儲存內容則轉為無效。快閃記憶體如此操作特性使得其儲存空間之管理明顯複雜、且不同於其他類型的儲存記憶元件。針對快閃記憶體而特別設計的快閃記憶體控制器相應產生。
針對快閃記憶體所實現的資料儲存裝置，本發明 揭露技術係關於將不同屬性資料分流儲存於快閃記憶體的方式，使快閃記憶體工作效能更高。
根據本發明一種實施方式所實現的一資料儲存裝置包括：一快閃記憶體以及一控制單元。該控制單元，包括一微控制器以及一隨機存取記憶體，耦接於一主機與該快閃記憶體之間。該微控制器係運作來在該隨機存取記憶體供應一結束邏輯位址表格，用以記錄接收自該主機的複數筆舊寫入指令之結束邏輯位址。該微控制器更運作來將接收自該主機的一當下寫入指令之起始邏輯位址與該結束邏輯位址表格所載內容作比對，以判斷上述複數筆舊寫入指令中是否存在與該當下寫入指令組合寫入成串資料至該快閃記憶體的一前串寫入指令。該微控制器更運作來以該當下寫入指令的結束邏輯位址覆蓋該結束邏輯位址表格對應該前串寫入指令所記錄的結束邏輯位址。
根據本發明一種實施方式所實現的快閃記憶體控制方法包括以下步驟：在一隨機存取記憶體供應一結束邏輯位址表格，用以記錄接收自一主機的複數筆舊寫入指令之結束邏輯位址；將接收自該主機的一當下寫入指令之起始邏輯位址與該結束邏輯位址表格所載內容作比對，以判斷上述複數筆舊寫入指令中是否存在與該當下寫入指令組合寫入成串資料至一快閃記憶體的一前串寫入指令；以及，以該當下寫入指令的結束邏輯位址覆蓋該結束邏輯位址表格對應該前串寫入指令所記錄的結束邏輯位址。
下文特舉實施例，並配合所附圖示，詳細說明本 發明內容。
100‧‧‧資料儲存裝置
102‧‧‧快閃記憶體
104‧‧‧控制單元
106‧‧‧主機
110‧‧‧系統內程式區塊
112‧‧‧閒置區塊
114‧‧‧大資料量區塊集合
116‧‧‧零散資料區塊集合
120‧‧‧微控制器
122‧‧‧隨機存取記憶體
124‧‧‧唯讀記憶體
BLK_R‧‧‧零散資料接收區塊資料區塊
BLK_S‧‧‧大資料量接收區塊
Ccmd(StartAddr，EndAddr)‧‧‧採一起始邏輯位址StartAddr以及一結束邏輯位址EndAddr的當下寫入指令
EndAddrTAB‧‧‧結束邏輯位址表格
EndAddr1、EndAddr2…EndAddrj…EndAddrN‧‧‧舊寫入指 令Ocmd1、Ocmd2…Ocmdj…OcmdN之結束邏輯位址
Ocmd1、Ocmd2…Ocmdj…OcmdN‧‧‧舊寫入指令
S202…S212‧‧‧步驟
第1圖圖解根據本發明一種實施方式所實現的一資料儲存裝置100；以及第2圖以流程圖圖解根據本發明一種實施方式所實現的快閃記憶體寫入技術。
以下敘述列舉本發明的多種實施例。以下敘述介紹本發明的基本概念，且並非意圖限制本發明內容。實際發明範圍應依照申請專利範圍界定之。
第1圖圖解根據本發明一種實施方式所實現的一資料儲存裝置100，其中包括一快閃記憶體102以及一控制單元104。控制單元104包括根據一主機106所下達的指令操作該快閃記憶體102。
快閃記憶體102之空間係規劃如下：系統內程式區塊110、閒置區塊112、大資料量接收區塊BLK_S、零散資料接收區塊資料區塊BLK_R、大資料量區塊集合114、零散資料區塊集合116。系統內程式區塊110用於儲存系統內程式(in-system programs)。大資料量接收區塊BLK_S以及零散資料接收區塊資料區塊BLK_R係由閒置區塊112供應，不再用作接收資料後將分別推入大資料量區塊集合114、零散資料區塊集合116中。
控制單元104包括一微控制器120、一隨機存取記 憶體122(如SRAM)以及一唯讀記憶體124。唯讀記憶體124存有唯讀程式碼(如，ROM code)。微控制器120係藉由執行該唯讀記憶體124所載之唯讀程式碼或/以及該快閃記憶體102系統內程式區塊110所載之系統內程式運作。
微控制器120係運作來在該隨機存取記憶體122供應一結束邏輯位址表格EndAddrTAB，用以記錄接收自該主機106的複數筆舊寫入指令Ocmd1、Ocmd2…Ocmdj…OcmdN之結束邏輯位址EndAddr1、EndAddr2…EndAddrj…EndAddrN。該微控制器120更運作來將接收自該主機106的一當下寫入指令Ccmd之起始邏輯位址StartAddr與該結束邏輯位址表格EndAddrTAB所載內容作比對，以判斷上述複數筆舊寫入指令Ocmd1、Ocmd2…OcmdN中是否存在與該當下寫入指令Ccmd組合寫入成串資料(例如，邏輯位址連續之多段資料)至該快閃記憶體102的一前串寫入指令。如此主機106行為判斷邏輯將成功識別出被主機106端作業系統打斷的成串資料寫入操作。
例如，主機106端作業系統的排程(如disk cache/page cache)以及多執行序處理(multi-processing)以及日誌式檔案系統(journal file system)…等操作都有可能打斷成串資料之寫入。根據本發明所揭露技術，被打斷的成串資料可被輕易識別出。假設微控制器120辨識出結束邏輯位址表格EndAddrTAB所儲存、舊寫入指令Ocmdj之結束邏輯位址EndAddrj與當下寫入指令Ccmd的結束邏輯位址EndAddr屬連續邏輯位址，該微控制器120更運作來以該當下寫入指令Ccmd的結束邏輯位址EndAddr覆蓋該結束邏輯位址表格 EndAddrTAB對應該前串寫入指令Ocmdj所記錄的結束邏輯位址EndAddrj。
在一種實施方式中，在判定上述複數筆舊寫入指令Ocmd1、Ocmd2…Ocmdj…OcmdN不存在上述前串寫入指令時，該微控制器更運作來判斷該當下寫入指令Ccmd之寫入資料長度是否超過一臨界長度，並在該當下寫入指令Ccmd之寫入資料長度超過該臨界長度時視之為寫入成串資料。
在一種實施方式中，該微控制器120係運作來在判定上述複數筆舊寫入指令Ocmd1、Ocmd2…Ocmdj…OcmdN存在上述前串寫入指令、或該當下寫入指令Ccmd之資料長度超過該臨界長度時，將該當下寫入指令Ccmd所指示的資料寫入該快閃記憶體102中所配置的該大資料量接收區塊BLK_S。該微控制器120更運作來在判定上述複數筆舊寫入指令Ocmd1、Ocmd2…Ocmdi…OcmdN不存在上述前串寫入指令、且該當下寫入指令Ccmd之資料長度並無超過該臨界長度時，將該當下寫入指令Ccmd所指示的資料寫入該快閃記憶體102該等區塊中所配置的一零散資料接收區塊BLK_R。如此一來，遭分割為多段的成串資料可完整集中儲存。零散資料以及大資料量資料之分區塊儲存有利於快閃記憶體之儲存空間管理。例如，多區塊之中的有效資料收集(garbage collection)可因而效率提升。
在一種實施方式中，在判定上述複數筆舊寫入指令Ocmd1、Ocmd2…Ocmdj…OcmdN不存在上述前串寫入指令、且該結束邏輯位址表格EndAddrTAB尚有空間時，該微控制器102係運作來將該當下寫入指令Ccmd之結束邏輯位址 EndAddr記錄於該結束邏輯位址表格EndAddrTAB的閒置空間。
在一種實施方式中，在判定上述複數筆舊寫入指令Ocmd1、Ocmd2…Ocmdj…OcmdN不存在上述前串寫入指令、但該結束邏輯位址表格EndAddrTAB已無空間時，該微控制器102更運作來判斷該結束邏輯位址表格EndAddrTAB是否有一條目滿足淘汰條件，令該當下寫入指令Ccmd之結束邏輯位址EndAddr取代滿足淘汰挑件的該條目。一種實施方式是視超過一臨界時間未變動過的條目內容滿足淘汰挑件。
第2圖以流程圖圖解根據本發明一種實施方式所實現的快閃記憶體寫入技術。關於採一起始邏輯位址StartAddr以及一結束邏輯位址EndAddr的一當下寫入指令Ccmd，步驟S202係將該起始邏輯位址StartAddr與結束邏輯位址表格EndAddrTAB所載內容作比對，以判斷上述複數筆舊寫入指令Ocmd1、Ocmd2…Ocmdj…OcmdN中是否存在與該當下寫入指令Ccmd組合寫入成串資料至該快閃記憶體102的一前串寫入指令。倘若自結束邏輯位址表格EndAddrTAB發現有舊寫入指令Ocmdj之結束邏輯位址EndAddrj與當下寫入指令Ccmd的結束邏輯位址EndAddr屬連續邏輯位址，流程進行步驟S204，以該當下寫入指令Ccmd的結束邏輯位址EndAddr覆蓋該結束表格EndAddrTAB對應該前串寫入指令Ocmdj所記錄的結束邏輯位址EndAddrj。接著，步驟S206係進行成串資料寫入程序，例如，將當下寫入指令Ccmd所指示的資料寫入該快閃記憶體102中所配置的大資料量接收區塊BLK_S。
倘若步驟S202在結束邏輯位址表格EndAddrTAB 尋無任何內容與當下寫入指令Ccmd的結束邏輯位址EndAddr屬連續邏輯位址，流程進行步驟S208，維護該結束邏輯位址表格EndAddrTAB。例如，將該當下寫入指令Ccmd之結束邏輯位址EndAddr記錄於該結束邏輯位址表格EndAddrTAB的閒置空間。或者，判斷該結束邏輯位址表格EndAddrTAB是否有一條目滿足淘汰條件，令該當下寫入指令Ccmd之結束邏輯位址EndAddr取代滿足淘汰挑件的該條目。步驟S210負責判斷該當下寫入指令Ccmd之資料長度超過臨界長度。資料長度超過臨界長度着將接續進行步驟S206，進行成串資料寫入程序。資料長度無超過臨界長度着將接續進行步驟S212，進行零散資料寫入程序。例如，將該當下寫入指令Ccmd所指示的資料寫入該快閃記憶體102中所配置的零散資料接收區塊BLK_R。
基於以上技術內容，本案更涉及快閃記憶體的控制方法，不限定以特定架構的控制單元實現。此外，其他採用同樣概念控制一快閃記憶體的技術都屬於本案所欲保護的範圍。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧資料儲存裝置
102‧‧‧快閃記憶體
104‧‧‧控制單元
106‧‧‧主機
110‧‧‧系統內程式區塊
112‧‧‧閒置區塊
114‧‧‧大資料量區塊集合
116‧‧‧零散資料區塊集合
120‧‧‧微控制器
122‧‧‧隨機存取記憶體
124‧‧‧唯讀記憶體
BLK_R‧‧‧零散資料接收區塊資料區塊
BLK_S‧‧‧大資料量接收區塊
Ccmd(StartAddr，EndAddr)‧‧‧採一起始邏輯位址StartAddr以及一結束邏輯位址EndAddr的當下寫入指令
EndAddrTAB‧‧‧結束邏輯位址表格
EndAddr1、EndAddr2…EndAddrj…EndAddrN‧‧‧舊寫入指 令Ocmd1、Ocmd2…Ocmdj…OcmdN之結束邏輯位址
Ocmd1、Ocmd2…Ocmdj…OcmdN‧‧‧舊寫入指令

Claims (10)

  1. 一種資料儲存裝置，包括：一快閃記憶體；以及一控制單元，包括一微控制器以及一隨機存取記憶體，耦接於一主機與該快閃記憶體之間；其中：該微控制器係運作來在該隨機存取記憶體供應一結束邏輯位址表格，用以記錄接收自該主機的複數筆舊寫入指令之結束邏輯位址；該微控制器係運作來將接收自該主機的一當下寫入指令之起始邏輯位址與該結束邏輯位址表格所載內容作比對，以判斷上述複數筆舊寫入指令中是否存在與該當下寫入指令組合寫入成串資料至該快閃記憶體的一前串寫入指令；且該微控制器係運作來以該當下寫入指令的結束邏輯位址覆蓋該結束邏輯位址表格對應該前串寫入指令所記錄的結束邏輯位址。
  2. 如申請專利範圍第1項所述之資料儲存裝置，其中：在判定上述複數筆舊寫入指令不存在上述前串寫入指令時，該微控制器更運作來判斷該當下寫入指令之寫入資料長度是否超過一臨界長度，並在該當下寫入指令之寫入資料長度超過該臨界長度時視之為寫入成串資料。
  3. 如申請專利範圍第2項所述之資料儲存裝置，其中：該快閃記憶體包括劃分為複數區塊的儲存空間； 該微控制器係運作來在判定上述複數筆舊寫入指令存在上述前串寫入指令、或該當下寫入指令之資料長度超過該臨界長度時，將該當下寫入指令所指示的資料寫入該快閃記憶體該等區塊中的一大資料量接收區塊；且該微控制器係運作來在判定上述複數筆舊寫入指令不存在上述前串寫入指令、且該當下寫入指令之資料長度並無超過該臨界長度時，將該當下寫入指令所指示的資料寫入該快閃記憶體該等區塊中的一零散資料接收區塊。
  4. 如申請專利範圍第1項所述之資料儲存裝置，其中：在判定上述複數筆舊寫入指令不存在上述前串寫入指令、且該結束邏輯位址表格尚有空間時，該微控制器係運作來將該當下寫入指令之結束邏輯位址記錄於該結束邏輯位址表格的閒置空間。
  5. 如申請專利範圍第4項所述之資料儲存裝置，其中：在判定上述複數筆舊寫入指令不存在上述前串寫入指令、但該結束邏輯位址表格已無空間時，該微控制器係更運作來判斷該結束邏輯位址表格是否有一條目滿足淘汰條件，令該當下寫入指令之結束邏輯位址取代滿足淘汰挑件的該條目。
  6. 一種快閃記憶體控制方法，包括：在一隨機存取記憶體供應一結束邏輯位址表格，用以記錄接收自一主機的複數筆舊寫入指令之結束邏輯位址；將接收自該主機的一當下寫入指令之起始邏輯位址與該結束邏輯位址表格所載內容作比對，以判斷上述複數筆舊寫 入指令中是否存在與該當下寫入指令組合寫入成串資料至一快閃記憶體的一前串寫入指令；以及以該當下寫入指令的結束邏輯位址覆蓋該結束邏輯位址表格對應該前串寫入指令所記錄的結束邏輯位址。
  7. 如申請專利範圍第6項所述之快閃記憶體控制方法，包括：在判定上述複數筆舊寫入指令不存在上述前串寫入指令時，更判斷該當下寫入指令之寫入資料長度是否超過一臨界長度，並在該當下寫入指令之寫入資料長度超過該臨界長度時視之為寫入成串資料。
  8. 如申請專利範圍第7項所述之快閃記憶體控制方法，包括：在判定上述複數筆舊寫入指令存在上述前串寫入指令、或該當下寫入指令之資料長度超過該臨界長度時，將該當下寫入指令所指示的資料寫入該快閃記憶體複數區塊中的一大資料量接收區塊；以及在判定上述複數筆舊寫入指令不存在上述前串寫入指令、且該當下寫入指令之資料長度並無超過該臨界長度時，將該當下寫入指令所指示的資料寫入該快閃記憶體該等區塊中的一零散資料接收區塊。
  9. 如申請專利範圍第6項所述之快閃記憶體控制方法，包括：在判定上述複數筆舊寫入指令不存在上述前串寫入指令、且該結束邏輯位址表格尚有空間時，將該當下寫入指令之結束邏輯位址記錄於該結束邏輯位址表格的閒置空間。 在判定上述N筆舊寫入指令不存在上述前串寫入指令、且該結束邏輯位址表格尚有空間時，將該當下寫入指令之結束邏輯位址記錄於該結束邏輯位址表格的閒置空間。
  10. 如申請專利範圍第6項所述之快閃記憶體控制方法，包括：在判定上述複數筆舊寫入指令不存在上述前串寫入指令、但該結束邏輯位址表格已無空間時，更判斷該結束邏輯位址表格是否有一條目滿足淘汰條件，令該當下寫入指令之結束邏輯位址取代滿足淘汰挑件的該條目。
TW103138008A 2014-11-03 2014-11-03 資料儲存裝置以及快閃記憶體控制方法 TWI519951B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103138008A TWI519951B (zh) 2014-11-03 2014-11-03 資料儲存裝置以及快閃記憶體控制方法
CN201410758275.1A CN105653466B (zh) 2014-11-03 2014-12-11 数据储存装置以及快闪存储器控制方法
US14/920,301 US20160124650A1 (en) 2014-11-03 2015-10-22 Data Storage Device and Flash Memory Control Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103138008A TWI519951B (zh) 2014-11-03 2014-11-03 資料儲存裝置以及快閃記憶體控制方法

Publications (2)

Publication Number Publication Date
TWI519951B TWI519951B (zh) 2016-02-01
TW201617875A true TW201617875A (zh) 2016-05-16

Family

ID=55810272

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103138008A TWI519951B (zh) 2014-11-03 2014-11-03 資料儲存裝置以及快閃記憶體控制方法

Country Status (3)

Country Link
US (1) US20160124650A1 (zh)
CN (1) CN105653466B (zh)
TW (1) TWI519951B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR112016021172B1 (pt) * 2015-11-27 2022-12-06 Huawei Technologies Co., Ltd Método para armazenar dados por dispositivo de armazenamento e dispositivo de armazenamento
TWI639112B (zh) * 2016-03-14 2018-10-21 慧榮科技股份有限公司 儲存裝置及其控制單元、可用於儲存裝置的資料儲存方法
KR102340094B1 (ko) * 2017-03-31 2021-12-17 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
TWI712886B (zh) * 2019-07-05 2020-12-11 大陸商合肥兆芯電子有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080235489A1 (en) * 2007-03-19 2008-09-25 Sergey Anatolievich Gorobets Systems for forcing an update block to remain sequential
KR101515525B1 (ko) * 2008-10-02 2015-04-28 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작 방법
US8654472B2 (en) * 2011-11-29 2014-02-18 HGST Netherlands B.V. Implementing enhanced fragmented stream handling in a shingled disk drive
US10203881B2 (en) * 2011-12-19 2019-02-12 Apple Inc. Optimized execution of interleaved write operations in solid state drives
US9582282B2 (en) * 2014-07-17 2017-02-28 Arm Limited Prefetching using a prefetch lookup table identifying previously accessed cache lines

Also Published As

Publication number Publication date
CN105653466B (zh) 2019-02-01
CN105653466A (zh) 2016-06-08
TWI519951B (zh) 2016-02-01
US20160124650A1 (en) 2016-05-05

Similar Documents

Publication Publication Date Title
US11989160B2 (en) Heuristic interface for enabling a computer device to utilize data property-based data placement inside a nonvolatile memory device
US11573701B2 (en) Memory device and host device
US9928167B2 (en) Information processing system and nonvolatile storage unit
US20150058534A1 (en) Managing method for cache memory of solid state drive
US20130151892A1 (en) Data storing method for solid state drive to preserve data integrity after power failure
US10055143B2 (en) Solid state drive and data programming method thereof
US9164704B2 (en) Semiconductor storage device for handling write to nonvolatile memories with data smaller than a threshold
TW201508485A (zh) 資料儲存裝置以及快閃記憶體控制方法
CN107203330B (zh) 一种面向读写数据流的闪存数据分布方法
TWI519951B (zh) 資料儲存裝置以及快閃記憶體控制方法
CN107957852B (zh) 一种提升固态硬盘性能一致性的方法
TWI604307B (zh) 資料儲存裝置以及快閃記憶體控制方法
KR101374065B1 (ko) 칩 레벨 평행 플래시 메모리를 위한 정보 분별 방법 및 장치
CN103389942A (zh) 控制装置、存储装置及存储控制方法
JP2013235531A5 (zh)
US9928177B2 (en) Managing method for cache memory of solid state drive
JP4966418B1 (ja) 情報処理装置及び書き込み制御方法
JP5996129B2 (ja) 不揮発性半導体マスメモリを安全に消去するための方法、コンピュータシステム、及びコンピュータプログラム
US20190065395A1 (en) Storage device and data arrangement method
US20200104384A1 (en) Systems and methods for continuous trim commands for memory systems
JP2009276883A (ja) 半導体補助記憶装置
KR102053406B1 (ko) 데이터 저장 장치 및 그 동작 방법
US10732875B2 (en) Data processing method for solid state drive
JP2008134777A (ja) ファイル割当テーブルのキャッシュ方法
US20080059691A1 (en) Memory management module