TW201600972A - 伺服器系統 - Google Patents

Abstract

本發明提供一種伺服器系統，包括：第一主板，具有第一處理器模組與第一記憶體模組電性連接；第二主板，具有第二處理器模組與第二記憶體模組電性連接；第一背板，具有第一、第二PCIE切換晶片利用PCIE傳輸通道電性連接；其中，第一處理器模組與第一PCIE切換晶片電性連接，第二處理器模組與第二PCIE切換晶片電性連接，第一處理器模組將第一記憶體模組的記憶體資料轉換為PCIE封包資料依次利用第一、第二PCIE切換晶片傳輸至第二處理器模組，第二處理器模組將接收到的PCIE封包資料轉換為第二記憶體模組的記憶體資料，使第一、第二主板的記憶體資料實現同步。

Description

伺服器系統

本發明係有關於一種集群系統技術領域，特別是有關於一種能夠對主板的記憶體資料進行同步的伺服器系統。

隨著電腦系統技術的突飛猛進，高性能計算所採用的硬體設備也越來越先進。當前，集群系統在高性能計算領域越來越得到廣泛的應用。集群就是一組相互獨立的伺服器在網路中表現為單一的系統，並以單一系統的模式加以管理，為客戶工作站提供高可靠性的服務。每台伺服器的作業系統和應用程式檔存儲在其各自的本地儲存空間上。當一台節點伺服器發生故障時，這台伺服器上所運行的應用程式將在另一節點伺服器上被自動接管；當一個應用服務發生故障時，應用服務將被重新啟動或被另一台伺服器接管。因此，電腦資料同步很重要。

參考第1圖，在現有的2U或4U集群系統中，兩塊主板的記憶體資料同步利用傳統的網卡加上軟體同步方案進行冗餘主板之間的記憶體資料同步。為了達到較高的傳輸帶寬和較快的回應時間，目前多數系統採用10G的網卡(Network Interface Card，簡稱NIC，也叫網路適配器)進行記憶體資料同步，帶寬可達到20G/s。如第1圖所示，第一主板11上配置一塊10G的第一網卡112，第二主板13上配置一塊10G的第二網卡132，第一網卡 112與第二網卡132之間採用網路線12連接，每個主板上CPU與網卡之間支援周邊元件互連(Peripheral Component Interconnect Express,PCIE)協定。記憶體資料同步時，需要利用PCIE通道將其中一塊主板(例如第一主板11)上第一CPU111的PCIE封包資料傳送到第一網卡112上，第一網卡112將PCIE封包資料轉換成網路封包資料再同步到第二主板13的第二網卡132上，亦即，將PCIE封包資料作為一般PCIE資料包，再按照網路封包協定進行重新封裝形成網路封包，傳輸中所占位元組較多；第二主板13的第二網卡132再將網路封包資料轉換成PCIE封包資料送給第二主板13的第二CPU131處理。其缺點是需要在每個主板上額外配置一塊昂貴的10G的網卡；且需要對資料進行封包轉換，會浪費大約20%的資料傳輸帶寬。

針對現有集群系統主板間的記憶體資料同步需要在每個主板上額外配置一塊昂貴的10G的網卡，且需要對資料進行封包轉換，會浪費大約20%的資料傳輸帶寬的技術問題，本發明的一目的在於提供一種伺服器系統，利用在背板上集成PCIE切換晶片，採用PCIE切換晶片直接互聯兩塊冗餘的主板，傳遞同步所需資料，進而實現記憶體資料同步，且有效降低資料傳輸帶寬損耗。

為實現上述目的，本發明提供了一種伺服器系統，所述伺服器系統至少包括：一第一主板，包括至少一第一處理器模組及至少一第一記憶體模組，所述第一處理器模組利用記憶體傳輸通道與所述第一記憶體模組電性連接；一第二主板，包括至少一第二處理器模組及至少一第二記憶體模組，所述第二處理器模組利用記憶體傳輸通道與所述第二記憶體模 組電性連接；一第一背板，包括至少一第一PCIE切換晶片及至少一第二PCIE切換晶片，所述第一PCIE切換晶片與所述第二PCIE切換晶片利用PCIE傳輸通道電性連接；其中，所述第一處理器模組利用PCIE傳輸通道與所述第一PCIE切換晶片電性連接，所述第二處理器模組利用PCIE傳輸通道與所述第二PCIE切換晶片電性連接，所述第一處理器模組將所述第一記憶體模組的記憶體資料轉換為PCIE封包資料依次利用所述第一PCIE切換晶片及所述第二PCIE切換晶片傳輸至所述第二處理器模組，所述第二處理器模組將接收到的PCIE封包資料轉換為所述第二記憶體模組的記憶體資料，使所述第一主板的所述第一記憶體模組與所述第二主板的所述第二記憶體模組的記憶體資料實現同步。

所述第二處理器模組將所述第二記憶體模組的記憶體資料轉換為PCIE封包資料依次利用所述第二PCIE切換晶片及所述第一PCIE切換晶片傳輸至所述第一處理器模組，所述第一處理器模組將接收到的PCIE封包資料轉換為所述第一記憶體模組的記憶體資料，使所述第一主板的所述第一記憶體模組與所述第二主板的所述第二記憶體模組的記憶體資料實現同步。

在本發明一實施例中，所述第一處理器模組包括一第一PCIE控制單元，所述第二處理器模組包括一第二PCIE控制單元，所述第一PCIE控制單元及所述第二PCIE控制單元均用以控制PCIE封包資料與記憶體資料之間的轉換。

在本發明一實施例中，所述第一處理器模組與所述第二處理器模組均為中央處理器。

在本發明一實施例中，所述伺服器系統包括一PCIE切換晶片驅動程式，所述PCIE切換晶片驅動程式將所述第一PCIE切換晶片和/或所述第二PCIE切換晶片類比成一網卡設備。

在本發明一實施例中，所述伺服器系統包括一作業系統，所述作業系統包括一管理模組，所述管理模組利用修改參數設置來調用所述PCIE切換晶片驅動程式類比成的所述網卡設備的驅動程式，實現所述PCIE切換晶片驅動程式與所述網卡設備的驅動程式共用所述管理模組，從而實現利用所述伺服器系統調用所述網卡設備驅動程式的方式實現所述第一主板的所述第一記憶體模組與所述第二主板的所述第二記憶體模組的記憶體資料同步。

在本發明一實施例中，所述修改參數設置是指修改帶寬、設備號。

在本發明一實施例中，所述第一主板和所述第二主板互為冗餘。

在本發明另一實施例中，所述的伺服器系統更包括：一第三主板，包括至少一第三處理器模組及至少一第三記憶體模組，所述第三處理器模組利用記憶體傳輸通道與所述第三記憶體模組電性連接；一第二背板，包括至少一第三PCIE切換晶片及至少一第四PCIE切換晶片，所述第三PCIE切換晶片與所述第四PCIE切換晶片利用PCIE傳輸通道電性連接；一第三背板，包括至少一第五PCIE切換晶片及至少一第六PCIE切換晶片，所述第五PCIE切換晶片與所述第六PCIE切換晶片利用PCIE傳輸通道電性連接；其中，所述第一處理器模組利用PCIE傳輸通道與所述第三PCIE切換晶 片電性連接，所述第三處理器模組利用PCIE傳輸通道與所述第四PCIE切換晶片電性連接，所述第一處理器模組將所述第一記憶體模組的記憶體資料轉換為PCIE封包資料依次利用所述第三PCIE切換晶片及所述第四PCIE切換晶片傳輸至所述第三處理器模組，所述第三處理器模組將接收到的PCIE封包資料轉換為所述第三記憶體模組的記憶體資料，使所述第一主板的所述第一記憶體模組與所述第三主板的所述第三記憶體模組的記憶體資料實現同步；以及所述第二處理器模組利用PCIE傳輸通道與所述第五PCIE切換晶片電性連接，所述第三處理器模組利用PCIE傳輸通道與所述第六PCIE切換晶片電性連接，所述第二處理器模組將所述第二記憶體模組的記憶體資料轉換為PCIE封包資料依次利用所述第五PCIE切換晶片及所述第六PCIE切換晶片傳輸至所述第三處理器模組，所述第三處理器模組將接收到的PCIE封包資料轉換為所述第三記憶體模組的記憶體資料，使所述第二主板的所述第二記憶體模組與所述第三主板的所述第三記憶體模組的記憶體資料實現同步。

在本發明另一實施例中，所述的伺服器系統更包括：一第四主板，包括至少一第四處理器模組及至少一第四記憶體模組，所述第四處理器模組利用記憶體傳輸通道與所述第四記憶體模組電性連接；一第四背板，包括至少一第七PCIE切換晶片及至少一第八PCIE切換晶片，所述第七PCIE切換晶片與所述第八PCIE切換晶片利用PCIE傳輸通道電性連接；一第五背板，包括至少一第九PCIE切換晶片及至少一第十PCIE切換晶片，所述第九PCIE切換晶片與所述第十PCIE切換晶片利用PCIE傳輸通道電性連接；一第六背板，包括至少一第十一PCIE切換晶片及至少一第十二PCIE切 換晶片，所述第十一PCIE切換晶片與所述第十二PCIE切換晶片利用PCIE傳輸通道電性連接；其中，所述第一處理器模組利用PCIE傳輸通道與所述第七PCIE切換晶片電性連接，所述第四處理器模組利用PCIE傳輸通道與所述第八PCIE切換晶片電性連接，所述第一處理器模組將所述第一記憶體模組的記憶體資料轉換為PCIE封包資料依次利用所述第七PCIE切換晶片及所述第八PCIE切換晶片傳輸至所述第四處理器模組，所述第四處理器模組將接收到的PCIE封包資料轉換為所述第四記憶體模組的記憶體資料，使所述第一主板的所述第一記憶體模組與所述第四主板的所述第四記憶體模組的記憶體資料實現同步；所述第二處理器模組利用PCIE傳輸通道與所述第九PCIE切換晶片電性連接，所述第四處理器模組利用PCIE傳輸通道與所述第十PCIE切換晶片電性連接，所述第二處理器模組將所述第二記憶體模組的記憶體資料轉換為PCIE封包資料依次利用所述第九PCIE切換晶片及所述第十PCIE切換晶片傳輸至所述第四處理器模組，所述第四處理器模組將接收到的PCIE封包資料轉換為所述第四記憶體模組的記憶體資料，使所述第二主板的所述第二記憶體模組與所述第四主板的所述第四記憶體模組的記憶體資料實現同步；以及所述第三處理器模組利用PCIE傳輸通道與所述第十一PCIE切換晶片電性連接，所述第四處理器模組利用PCIE傳輸通道與所述第十二PCIE切換晶片電性連接，所述第三處理器模組將所述第三記憶體模組的記憶體資料轉換為PCIE封包資料依次利用所述第十一PCIE切換晶片及所述第十二PCIE切換晶片傳輸至所述第四處理器模組，所述第四處理器模組將接收到的PCIE封包資料轉換為所述第四記憶體模組的記憶體資料，使所述第三主板的所述第三記憶體模組與所述第四主板的所述第四記憶體模 組的記憶體資料實現同步。

本發明的優點在於：利用在背板上集成PCIE切換晶片，採用PCIE切換晶片直接互聯兩塊冗餘的主板，傳遞同步所需資料，進而實現記憶體資料同步；記憶體資料同步過程無需進行封包轉換，有效降低資料傳輸帶寬損耗，傳輸過程中網路轉換延遲小；對於系統上層的應用軟體，無需做架構上的變動，易於實現。

11‧‧‧第一主板

111‧‧‧第一CPU

112‧‧‧第一網卡

12‧‧‧網路線

13‧‧‧第二主板

131‧‧‧第二CPU

132‧‧‧第二網卡

21‧‧‧第一主板

22‧‧‧第一背板

23‧‧‧第二主板

200‧‧‧記憶體傳輸通道

212‧‧‧第一處理器模組

2122‧‧‧第一PCIE控制單元

214‧‧‧第一記憶體模組

220‧‧‧PCIE傳輸通道

222‧‧‧第一PCIE切換晶片

224‧‧‧第二PCIE切換晶片

232‧‧‧第二處理器模組

2322‧‧‧第二PCIE控制單元

234‧‧‧第二記憶體模組

24‧‧‧PCIE切換晶片驅動程式

26‧‧‧作業系統

262‧‧‧管理模組

31‧‧‧第三主板

312‧‧‧第三處理器模組

314‧‧‧第三記憶體模組

32‧‧‧第二背板

322‧‧‧第三PCIE切換晶片

324‧‧‧第四PCIE切換晶片

33‧‧‧第三背板

332‧‧‧第五PCIE切換晶片

334‧‧‧第六PCIE切換晶片

34‧‧‧第四主板

342‧‧‧第四處理器模組

344‧‧‧第四記憶體模組

35‧‧‧第四背板

352‧‧‧第七PCIE切換晶片

354‧‧‧第八PCIE切換晶片

36‧‧‧第五背板

362‧‧‧第九PCIE切換晶片

364‧‧‧第十PCIE切換晶片

37‧‧‧第六背板

372‧‧‧第十一PCIE切換晶片

374‧‧‧第十二PCIE切換晶片

38‧‧‧PCIE切換晶片驅動程式

39‧‧‧作業系統

392‧‧‧管理模組

為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本發明所屬技術領域中具有通常知識者來講，還可以根據這些附圖獲得其他的附圖。

第1圖繪示現有集群系統的架構示意圖；第2圖繪示本發明所述伺服器一實施例的架構示意圖；以及第3圖繪示本發明所述伺服器系統另一實施例的架構示意圖。

下面結合附圖對本發明提供的伺服器系統做詳細說明。

參考第2圖，本發明所述伺服器系統一實施例的架構示意圖；在本實施例中所述伺服器系統包括一第一主板21、一第一背板22以及一第二主板23。其中，所述第一主板21和所述第二主板23互為冗餘。

所述第一主板21包括至少一第一處理器模組212及至少一第一記憶體模組214(例如Dual-Inline-Memory-Modules，即雙列直插式存儲模 組)；所述第一處理器模組212利用記憶體傳輸通道200與所述第一記憶體模組214電性連接。所述第二主板23包括至少一第二處理器模組232及至少一第二記憶體模組234，所述第二處理器模組232利用記憶體傳輸通道200與所述第二記憶體模組234電性連接。所述第一背板22包括至少一第一PCIE切換晶片222及至少一第二PCIE切換晶片224，所述第一PCIE切換晶片222與所述第二PCIE切換晶片224利用PCIE傳輸通道220電性連接。

所述第一處理器模組212利用PCIE傳輸通道220與所述第一PCIE切換晶片222電性連接，所述第二處理器模組232利用PCIE傳輸通道220與所述第二PCIE切換晶片224電性連接。所述第一處理器模組212將所述第一記憶體模組214的記憶體資料轉換為PCIE封包資料依次利用所述第一PCIE切換晶片222及所述第二PCIE切換晶片224傳輸至所述第二處理器模組232，所述第二處理器模組232將接收到的PCIE封包資料轉換為所述第二記憶體模組234的記憶體資料，使所述第一主板21的所述第一記憶體模組214與所述第二主板23的所述第二記憶體模組234的記憶體資料實現同步。

同樣地，所述第二處理器模組232將所述第二記憶體模組234的記憶體資料轉換為PCIE封包資料依次利用所述第二PCIE切換晶片224及所述第一PCIE切換晶片222傳輸至所述第一處理器模組212，所述第一處理器模組212將接收到的PCIE封包資料轉換為所述第一記憶體模組214的記憶體資料，使所述第一主板21的所述第一記憶體模組214與所述第二主板23的所述第二記憶體模組234的記憶體資料實現同步。

在本實施例中，所述第一處理器模組212包括一第一PCIE控制單元2122，所述第一PCIE控制單元2122控制PCIE封包資料與記憶體資料 之間的轉換。所述第二處理器模組232包括一第二PCIE控制單元2322，所述第二PCIE控制單元2322控制PCIE封包資料與記憶體資料之間的轉換。其中，所述第一處理器模組212與所述第二處理器模組232均為中央處理器(CPU)。

在本實施例中，所述伺服器系統更包括一PCIE切換晶片驅動程式24(PCIE switch driver)，所述PCIE切換晶片驅動程式24將所述第一PCIE切換晶片222和/或所述第二PCIE切換晶片224類比成一網卡(NIC)設備。

在本實施例中，所述伺服器系統包括一作業系統26，所述作業系統26包括一管理模組262，所述管理模組262利用修改參數設置來調用所述PCIE切換晶片驅動程式24類比成的所述網卡設備的驅動程式，實現所述PCIE切換晶片驅動程式24與所述網卡設備的驅動程式共用所述管理模組262，從而實現利用所述伺服器系統調用所述網卡設備驅動程式的方式實現所述第一主板21的所述第一記憶體模組214與所述第二主板23的所述第二記憶體模組234的記憶體資料同步。其中，所述修改參數設置是指修改帶寬、設備號等參數。

其中，所述PCIE傳輸通道220採用PCIE Gen3規範。在一實施例中，所述第一PCIE切換晶片222、所述第二PCIE切換晶片224之間採用PCIE Gen3規範x4介面連接，利用採用4通道、每一通道帶寬8G/s，使得帶寬由原來兩塊10G的網卡所能提供的20G/s提高到32G/s。在另一實施例中，所述第一PCIE切換晶片222、所述第二PCIE切換晶片224之間採用PCIE Gen3規範x8介面連接，利用採用8通道、每一通道帶寬8G/s，使得帶寬由原 來兩塊10G的網卡所能提供的20G/s提高到64G/s。

本發明利用成本便宜的PCIE切換晶片(PCIE Switch)直接互聯兩塊冗餘的主板，省略兩塊10G的網卡。PCIE切換晶片在傳輸PCIE封包時，將包含目標指示資訊的資料作為首碼或尾碼加在PCIE封包端部，對PCIE封包本身改動較小；而非如現有技術中網卡需要按照網路封包協定將PCIE封包資料作為一般PCIE資料包進行重新封裝形成網路封包。且本發明首碼或尾碼所占位元數較少，在傳輸中浪費的BT也較少，因此PCIE封包在傳輸過程中網路轉換延遲小。本發明記憶體資料同步傳輸過程無需將PCIE封包轉換為網路封包，可以節省採用網卡所帶來的20%左右的帶寬損耗，且後續無需將網路封包轉換為PCIE封包，資料傳輸帶寬損耗幾乎為零。

參考第3圖，本發明所述伺服器系統另一實施例的架構示意圖；在本實施例中所述伺服器系統包括一第一主板21、一第二主板23、一第三主板31、一第一背板22、一第二背板32以及一第三背板33。所述第一主板21、所述第二主板23及所述第一背板22與第2圖中所述第一主板21、所述第二主板23及所述第一背板22的組成及連接關係相同，此處不再贅述。

所述第三主板31包括至少一第三處理器模組312及至少一第三記憶體模組314；所述第三處理器模組312利用記憶體傳輸通道200與所述第三記憶體模組314電性連接。所述第二背板32包括至少一第三PCIE切換晶片322及至少一第四PCIE切換晶片324，所述第三PCIE切換晶片322與所述第四PCIE切換晶片324利用PCIE傳輸通道220電性連接。所述第三背板33，包括至少一第五PCIE切換晶片332及至少一第六PCIE切換晶片334，所述第五PCIE切換晶片332與所述第六PCIE切換晶片334利用PCIE傳輸通道220電性 連接。

所述第一處理器模組212利用PCIE傳輸通道220與所述第三PCIE切換晶片322電性連接，所述第三處理器模組312利用PCIE傳輸通道220與所述第四PCIE切換晶片324電性連接。所述第一處理器模組212將所述第一記憶體模組214的記憶體資料轉換為PCIE封包資料依次利用所述第三PCIE切換晶片322及所述第四PCIE切換晶片324傳輸至所述第三處理器模組312，所述第三處理器模組312將接收到的PCIE封包資料轉換為所述第三記憶體模組314的記憶體資料，使所述第一主板21的所述第一記憶體模組214與所述第三主板31的所述第三記憶體模組314的記憶體資料實現同步。同樣地，所述第三處理器模組312將所述第三記憶體模組314的記憶體資料轉換為PCIE封包資料依次利用所述第四PCIE切換晶片324及所述第三PCIE切換晶片322傳輸至所述第一處理器模組212，所述第一處理器模組212將接收到的PCIE封包資料轉換為所述第一記憶體模組214的記憶體資料，使所述第一主板21的所述第一記憶體模組214與所述第三主板31的所述第三記憶體模組314的記憶體資料實現同步。

所述第二處理器模組232利用PCIE傳輸通道220與所述第五PCIE切換晶片332電性連接，所述第三處理器模組312利用PCIE傳輸通道220與所述第六PCIE切換晶片334電性連接。所述第二處理器模組232將所述第二記憶體模組234的記憶體資料轉換為PCIE封包資料依次利用所述第五PCIE切換晶片332及所述第六PCIE切換晶片334傳輸至所述第三處理器模組312，所述第三處理器模組312將接收到的PCIE封包資料轉換為所述第三記憶體模組312的記憶體資料，使所述第二主板23的所述第二記憶體模組232 與所述第三主板31的所述第三記憶體模組314的記憶體資料實現同步。同樣地，所述第三處理器模組312將所述第三記憶體模組314的記憶體資料轉換為PCIE封包資料依次利用所述第六PCIE切換晶片334及所述第五PCIE切換晶片332傳輸至所述第二處理器模組232，所述第二處理器模組232將接收到的PCIE封包資料轉換為所述第二記憶體模組234的記憶體資料，使所述第二主板23的所述第二記憶體模組234與所述第三主板31的所述第三記憶體模組314的記憶體資料實現同步。

在本實施例中，所述的伺服器系統更包括：一第四主板34、一第四背板35、一第五背板36以及一第六背板37。

所述第四主板34包括至少一第四處理器模組342及至少一第四記憶體模組344，所述第四處理器模組344利用記憶體傳輸通道200與所述第四記憶體模組344電性連接。所述第四背板35包括至少一第七PCIE切換晶片352及至少一第八PCIE切換晶片354，所述第七PCIE切換晶片352與所述第八PCIE切換晶片354利用PCIE傳輸通道220電性連接。所述第五背板36包括至少一第九PCIE切換晶片362及至少一第十PCIE切換晶片364，所述第九PCIE切換晶片362與所述第十PCIE切換晶片364利用PCIE傳輸通道220電性連接。所述第六背板37包括至少一第十一PCIE切換晶片372及至少一第十二PCIE切換晶片374，所述第十一PCIE切換晶片372與所述第十二PCIE切換晶片374利用PCIE傳輸通道220電性連接。

所述第一處理器模組212利用PCIE傳輸通道220與所述第七PCIE切換晶片352電性連接，所述第四處理器模組342利用PCIE傳輸通道220與所述第八PCIE切換晶片354電性連接。所述第一處理器模組212將所述第 一記憶體模組214的記憶體資料轉換為PCIE封包資料依次利用所述第七PCIE切換晶片352及所述第八PCIE切換晶片354傳輸至所述第四處理器模組342，所述第四處理器模組342將接收到的PCIE封包資料轉換為所述第四記憶體模組344的記憶體資料，使所述第一主板21的所述第一記憶體模組214與所述第四主板34的所述第四記憶體模組344的記憶體資料實現同步。反之亦然。

所述第二處理器模組232利用PCIE傳輸通道220與所述第九PCIE切換晶片362電性連接，所述第四處理器模組342利用PCIE傳輸通道220與所述第十PCIE切換晶片364電性連接。所述第二處理器模組232將所述第二記憶體模組234的記憶體資料轉換為PCIE封包資料依次利用所述第九PCIE切換晶片362及所述第十PCIE切換晶片364傳輸至所述第四處理器模組342，所述第四處理器模組342將接收到的PCIE封包資料轉換為所述第四記憶體模組344的記憶體資料，使所述第二主板23的所述第二記憶體模組234與所述第四主板31的所述第四記憶體模組344的記憶體資料實現同步。反之亦然。

所述第三處理器模組312利用PCIE傳輸通道220與所述第十一PCIE切換晶片372電性連接，所述第四處理器模組342利用PCIE傳輸通道220與所述第十二PCIE切換晶片374電性連接。所述第三處理器模組312將所述第三記憶體模組314的記憶體資料轉換為PCIE封包資料依次利用所述第十一PCIE切換晶片372及所述第十二PCIE切換晶片374傳輸至所述第四處理器模組342；所述第四處理器模組342將接收到的PCIE封包資料轉換為所述第四記憶體模組344的記憶體資料，使所述第三主板21的所述第三記憶體模 組314與所述第四主板34的所述第四記憶體模組344的記憶體資料實現同步。反之亦然。

在本實施例中，所述第一主板21、所述第二主板23、所述第三主板31及第四主板34，兩兩之間互為冗餘。亦即，多塊主板間均可利用背板相互進行記憶體資料同步。

在本實施例中，所述第一處理器模組212、所述第二處理器模組232、所述第三處理器模組312及第四處理器模組342均為中央處理器(CPU)。所述第一處理器模組212、所述第二處理器模組232、所述第三處理器模組312及第四處理器模組342均包括一PCIE控制單元(圖中未示出)，所述PCIE控制單元控制PCIE封包資料與記憶體資料之間的轉換。

在本實施例中，所述伺服器系統更包括一PCIE切換晶片驅動程式38(PCIE switch driver)，所述PCIE切換晶片驅動程式38將各背板上的PCIE切換晶片類比成一網卡(NIC)設備。

在本實施例中，所述伺服器系統包括一作業系統39，所述作業系統39包括一管理模組392，所述管理模組392利用修改參數設置來調用所述PCIE切換晶片驅動程式38類比成的所述網卡設備的驅動程式，實現所述PCIE切換晶片驅動程式38與所述網卡設備的驅動程式共用所述管理模組392，從而實現利用所述伺服器系統調用所述網卡設備驅動程式的方式實現各主板間記憶體資料同步。其中，所述修改參數設置是指修改帶寬、設備號等參數。

雖然本發明已用較佳實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和 範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

21‧‧‧第一主板

22‧‧‧第一背板

23‧‧‧第二主板

200‧‧‧記憶體傳輸通道

212‧‧‧第一處理器模組

2122‧‧‧第一PCIE控制單元

214‧‧‧第一記憶體模組

220‧‧‧PCIE傳輸通道

222‧‧‧第一PCIE切換晶片

224‧‧‧第二PCIE切換晶片

232‧‧‧第二處理器模組

2322‧‧‧第二PCIE控制單元

234‧‧‧第二記憶體模組

24‧‧‧PCIE切換晶片驅動程式

26‧‧‧作業系統

262‧‧‧管理模組

Claims (10)

1. 一種伺服器系統，至少包括：一第一主板，包括至少一第一處理器模組及至少一第一記憶體模組，所述第一處理器模組利用記憶體傳輸通道與所述第一記憶體模組電性連接；一第二主板，包括至少一第二處理器模組及至少一第二記憶體模組，所述第二處理器模組利用記憶體傳輸通道與所述第二記憶體模組電性連接；以及一第一背板，包括至少一第一周邊元件互連(PCIE)切換晶片及至少一第二PCIE切換晶片，所述第一PCIE切換晶片與所述第二PCIE切換晶片利用PCIE傳輸通道電性連接；其中，所述第一處理器模組利用PCIE傳輸通道與所述第一PCIE切換晶片電性連接，所述第二處理器模組利用PCIE傳輸通道與所述第二PCIE切換晶片電性連接，所述第一處理器模組將所述第一記憶體模組的記憶體資料轉換為PCIE封包資料依次利用所述第一PCIE切換晶片及所述第二PCIE切換晶片傳輸至所述第二處理器模組，所述第二處理器模組將接收到的PCIE封包資料轉換為所述第二記憶體模組的記憶體資料，使所述第一主板的所述第一記憶體模組與所述第二主板的所述第二記憶體模組的記憶體資料實現同步。
2. 如申請專利範圍第1項所述的伺服器系統，其中所述第二處理器模組將所述第二記憶體模組的記憶體資料轉換為PCIE封包資料依次利用所 述第二PCIE切換晶片及所述第一PCIE切換晶片傳輸至所述第一處理器模組，所述第一處理器模組將接收到的PCIE封包資料轉換為所述第一記憶體模組的記憶體資料，使所述第一主板的所述第一記憶體模組與所述第二主板的所述第二記憶體模組的記憶體資料實現同步。
3. 如申請專利範圍第1項所述的伺服器系統，其中所述第一處理器模組包括一第一PCIE控制單元，所述第二處理器模組包括一第二PCIE控制單元，所述第一PCIE控制單元及所述第二PCIE控制單元均用以控制PCIE封包資料與記憶體資料之間的轉換。
4. 如申請專利範圍第1項所述的伺服器系統，其中所述第一處理器模組與所述第二處理器模組均為中央處理器。
5. 如申請專利範圍第1項所述的伺服器系統，其中所述伺服器系統包括一PCIE切換晶片驅動程式，所述PCIE切換晶片驅動程式將所述第一PCIE切換晶片和/或所述第二PCIE切換晶片類比成一網卡設備。
6. 如申請專利範圍第5項所述的伺服器系統，其中所述伺服器系統包括一作業系統，所述作業系統包括一管理模組，所述管理模組利用修改參數設置來調用所述PCIE切換晶片驅動程式類比成的所述網卡設備的驅動程式，實現所述PCIE切換晶片驅動程式與所述網卡設備的驅動程式共用所述管理模組，從而實現利用所述伺服器系統調用所述網卡設備驅動程式的方式實現所述第一主板的所述第一記憶體模組與所述第二主板的所述第二記憶體模組的記憶體資料同步。
7. 如申請專利範圍第6項所述的伺服器系統，其中所述修改參數設置是指修改帶寬、設備號。
8. 如申請專利範圍第1項所述的伺服器系統，其中所述第一主板和所述第二主板互為冗餘。
9. 如申請專利範圍第1項所述的伺服器系統，更包括：一第三主板，包括至少一第三處理器模組及至少一第三記憶體模組，所述第三處理器模組利用記憶體傳輸通道與所述第三記憶體模組電性連接；一第二背板，包括至少一第三PCIE切換晶片及至少一第四PCIE切換晶片，所述第三PCIE切換晶片與所述第四PCIE切換晶片利用PCIE傳輸通道電性連接；一第三背板，包括至少一第五PCIE切換晶片及至少一第六PCIE切換晶片，所述第五PCIE切換晶片與所述第六PCIE切換晶片利用PCIE傳輸通道電性連接；其中，所述第一處理器模組利用PCIE傳輸通道與所述第三PCIE切換晶片電性連接，所述第三處理器模組利用PCIE傳輸通道與所述第四PCIE切換晶片電性連接，所述第一處理器模組將所述第一記憶體模組的記憶體資料轉換為PCIE封包資料依次利用所述第三PCIE切換晶片及所述第四PCIE切換晶片傳輸至所述第三處理器模組，所述第三處理器模組將接收到的PCIE封包資料轉換為所述第三記憶體模組的記憶體資料，使所述第一主板的所述第一記憶體模組與所述第三主板的所述第三記憶體模組的記憶體資料實現同步；以及所述第二處理器模組利用PCIE傳輸通道與所述第五PCIE切換晶片電性連接，所述第三處理器模組利用PCIE傳輸通道與所述第六PCIE切換晶 片電性連接，所述第二處理器模組將所述第二記憶體模組的記憶體資料轉換為PCIE封包資料依次利用所述第五PCIE切換晶片及所述第六PCIE切換晶片傳輸至所述第三處理器模組，所述第三處理器模組將接收到的PCIE封包資料轉換為所述第三記憶體模組的記憶體資料，使所述第二主板的所述第二記憶體模組與所述第三主板的所述第三記憶體模組的記憶體資料實現同步。
10. 如申請專利範圍第9項所述的伺服器系統，更包括：一第四主板，包括至少一第四處理器模組及至少一第四記憶體模組，所述第四處理器模組利用記憶體傳輸通道與所述第四記憶體模組電性連接；一第四背板，包括至少一第七PCIE切換晶片及至少一第八PCIE切換晶片，所述第七PCIE切換晶片與所述第八PCIE切換晶片利用PCIE傳輸通道電性連接；一第五背板，包括至少一第九PCIE切換晶片及至少一第十PCIE切換晶片，所述第九PCIE切換晶片與所述第十PCIE切換晶片利用PCIE傳輸通道電性連接；一第六背板，包括至少一第十一PCIE切換晶片及至少一第十二PCIE切換晶片，所述第十一PCIE切換晶片與所述第十二PCIE切換晶片利用PCIE傳輸通道電性連接；其中，所述第一處理器模組利用PCIE傳輸通道與所述第七PCIE切換晶片電性連接，所述第四處理器模組利用PCIE傳輸通道與所述第八PCIE切換晶片電性連接，所述第一處理器模組將所述第一記憶體模組的記憶體 資料轉換為PCIE封包資料依次利用所述第七PCIE切換晶片及所述第八PCIE切換晶片傳輸至所述第四處理器模組，所述第四處理器模組將接收到的PCIE封包資料轉換為所述第四記憶體模組的記憶體資料，使所述第一主板的所述第一記憶體模組與所述第四主板的所述第四記憶體模組的記憶體資料實現同步；所述第二處理器模組利用PCIE傳輸通道與所述第九PCIE切換晶片電性連接，所述第四處理器模組利用PCIE傳輸通道與所述第十PCIE切換晶片電性連接，所述第二處理器模組將所述第二記憶體模組的記憶體資料轉換為PCIE封包資料依次利用所述第九PCIE切換晶片及所述第十PCIE切換晶片傳輸至所述第四處理器模組，所述第四處理器模組將接收到的PCIE封包資料轉換為所述第四記憶體模組的記憶體資料，使所述第二主板的所述第二記憶體模組與所述第四主板的所述第四記憶體模組的記憶體資料實現同步；以及所述第三處理器模組利用PCIE傳輸通道與所述第十一PCIE切換晶片電性連接，所述第四處理器模組利用PCIE傳輸通道與所述第十二PCIE切換晶片電性連接，所述第三處理器模組將所述第三記憶體模組的記憶體資料轉換為PCIE封包資料依次利用所述第十一PCIE切換晶片及所述第十二PCIE切換晶片傳輸至所述第四處理器模組，所述第四處理器模組將接收到的PCIE封包資料轉換為所述第四記憶體模組的記憶體資料，使所述第三主板的所述第三記憶體模組與所述第四主板的所述第四記憶體模組的記憶體資料實現同步。