TW201525962A

TW201525962A - 顯示裝置及嵌入式時鐘資料的傳輸及處理方法

Info

Publication number: TW201525962A
Application number: TW102147070A
Authority: TW
Inventors: Yu-Wen Cheng
Original assignee: Fitipower Integrated Tech Inc
Priority date: 2013-12-19
Filing date: 2013-12-19
Publication date: 2015-07-01
Also published as: TWI550573B

Abstract

一種顯示裝置包括時序控制電路、資料驅動電路及顯示面板。該時序控制電路與該資料驅動電路之間包括嵌入式時鐘資料傳輸介面，該時序控制電路包括第一及第二輸出單元，該資料驅動電路包括第一及第二接收單元，該嵌入式時鐘資料傳輸介面包括第一及第二傳輸通道，該第一輸出單元用於輸出第一資料包通過該第一傳輸通道至該第一接收單元，該第二輸出單元用於輸出第二資料包通過該第二傳輸通道至該第二接收單元，該第二資料包相對於該第一資料包在傳輸時間上具有預定時間的延時。

Description

顯示裝置及嵌入式時鐘資料的傳輸及處理方法

本發明涉及一種影像補償元件及其製造方法，尤其一種設置於顯示面板上方的影像補償元件及其製造方法。

現有顯示裝置通常包括複數用於驅動顯示面板的功能電路，如時序控制電路、資料驅動電路及掃描驅動電路，這些電路一般以積體電路晶片的方式存在。因驅動需要，功能電路之間需要進行資料傳輸，然而，由於各功能電路的工作頻率固定並且較高，導致資料傳輸過程中存在較大的電磁干擾。特別對於嵌入式時鐘資料(clock embedded data)多通道點對點傳輸的電路架構，由於工作頻率較高，電磁干擾的現象更加嚴重。

有鑑於此，提供一種可改善電磁干擾的顯示裝置實為必要。

有鑑於此，提供一種可改善電磁干擾的嵌入式時鐘資料的處理方法實為必要。

一種顯示裝置，其包括時序控制電路、資料驅動電路及顯示面板，該時序控制電路用於傳輸嵌入式時鐘資料至該資料驅動電路，該資料驅動電路用於輸出驅動電壓至顯示面板，該時序控制電路與該資料驅動電路之間包括嵌入式時鐘資料傳輸介面，該時序控制電路包括第一輸出單元及第二輸出單元，該資料驅動電路包括第一接收單元及第二接收單元，該嵌入式時鐘資料傳輸介面包括第一傳輸通道及第二傳輸通道，該第一傳輸通道連接於該第一輸出單元及第一接收單元之間，該第二傳輸通道連接於第一輸出單元及第二接收單元之間，該嵌入式時鐘資料包括N個第一資料包及N個第二資料包，該第一輸出單元順序輸出該N個第一資料包通過該第一傳輸通道至該第一接收單元，該第二輸出單元順序輸出該N個第二資料包通過該第二傳輸通道至該第二接收單元，該嵌入式時鐘資料傳輸介面中，該第i個第二資料包相對於該第i個第一資料包在傳輸時間上具有預定時間的延時，其中N為大於1的自然數，i為大於等於1且小於等於N的自然數。

一種嵌入式時鐘資料的傳輸及處理方法，其包括如下步驟：

提供一嵌入式時鐘資料，其中該嵌入式時鐘資料包括N個第一資料包及N個第二資料包，N為大於1的自然數；

提供第一傳輸通道及第二傳輸通道，該第一傳輸通道連接於第一輸出單元及第一接收單元之間，該第二傳輸通道連接於第一輸出單元及第二接收單元之間；

該第一輸出單元順序輸出該N個第一資料包通過該第一傳輸通道至該第一接收單元；及

該第二輸出單元順序輸出該N個第二資料包通過該第二傳輸通道至該第二接收單元，其中，該第i個第二資料包相對於該第i個第一資料包在傳輸時間上具有預定時間的延時， i為大於等於1且小於等於N的自然數。

本發明的顯示裝置及方法中，該第一傳輸通道及該第二傳輸通道的資料包傳輸時間並不一致，而是第二資料包相對第一資料包具有延時，可以有效改善第一及第二資料包同步傳輸造成的電磁干擾現象較為嚴重的問題，降低該顯示裝置及其嵌入式時鐘資料的傳輸過程中的電磁干擾。

圖1是本發明第一實施方式的顯示裝置的電路方框圖。

圖2是圖1所示的嵌入式時鐘資料傳輸介面上傳輸的嵌入式時鐘資料的時序圖。

圖3是圖1所示的顯示裝置的一種變更實施方案的嵌入式時鐘資料的時序圖。

圖4是本發明第二實施方式的顯示裝置的方框圖。

圖5是圖4所示的嵌入式時鐘資料傳輸介面上傳輸的嵌入式時鐘資料的時序圖。

圖6是本發明第三實施方式的顯示裝置的方框圖。

圖7是本發明第四實施方式的顯示裝置的方框圖。

圖8是圖7所示的嵌入式時鐘資料傳輸介面上傳輸的嵌入式時鐘資料的時序圖。

圖9是本發明第五實施方式的顯示裝置的方框圖。

圖10是圖9所示的嵌入式時鐘資料傳輸介面上傳輸的嵌入式時鐘資料的時序圖。

圖11是本發明第六實施方式的顯示裝置的方框圖。

圖12是圖11所示的嵌入式時鐘資料傳輸介面上傳輸的嵌入式時鐘資料的時序圖。

圖13是本發明嵌入式時鐘資料的傳輸及處理方法的流程圖。

下面將結合圖式對本發明作進一步之詳細說明。

請參閱圖1 ，圖1是本發明第一實施方式的顯示裝置100的電路方框圖。該顯示裝置100包括時序控制電路110、資料驅動電路120及顯示面板130。該時序控制電路110用於傳輸嵌入式時鐘資料至該資料驅動電路120。該資料驅動電路120用於輸出驅動電壓至顯示面板130。該時序控制電路110與該資料驅動電路120之間包括嵌入式時鐘資料傳輸介面140。

該時序控制電路110包括第一輸出單元111及第二輸出單元112。該資料驅動電路120包括第一接收單元121及第二接收單元122。該嵌入式時鐘資料傳輸介面140包括第一傳輸通道（Channel）141及第二傳輸通道142。該第一傳輸通道141連接於該第一輸出單元111及第一接收單元121之間，該第二傳輸通道142連接於第二輸出單元112及第二接收單元122之間。

該嵌入式時鐘資料包括N個第一資料包（Data Packet）及N個第二資料包。該第一輸出單元111順序輸出的該N個第一資料包通過該第一傳輸通道141至該第一接收單元121，該第二輸出單元112順序輸出的該N個第二資料包通過該第二傳輸通道142至該第二接收單元122。特別地，該嵌入式時鐘資料傳輸介面中，該第i個第二資料包相對於該第i個第一資料包在傳輸時間上具有預定時間Td的延時，其中N為大於1的自然數，i為大於等於1且小於等於N的自然數。請參閱圖2，圖2是該嵌入式時鐘資料傳輸介面上傳輸的第i個第一資料包及該第i個第二資料包的時序圖。

可以理解，對於一種類型的傳輸介面，該N個第一資料包及該N個第二資料包均具有基本相同的長度，並且每個第一資料包及每個第二資料包可以為二進制代碼，其包括M個位元（bit），如H0、H1、D0、D1、……、D(M-3)及H0’、H1’、D0’、D1’、……、D(M-3)’。對於不同的傳輸介面，M的值可能不同，優選地，M的值可以在12~27的範圍內，如在一種實施例中，M為14，在另一種實施例中，M為27。

進一步地，設每個位元的基本傳輸時間為T0，優選地，該延遲時間Td大於等於T0/2^x 且小於T0，其中x為自然數，且對於不同類型的傳輸介面，x的值可以不同，優選地，X在3至5的範圍內，如當x＝4，Td大於等於T0/2⁴ 且小於T0，當x＝5，Td大於等於T0/2⁵ 且小於T0。

具體地，對於不同的傳輸介面，每個位元的基本傳輸時間為T0可能不同，但是可以理解，每個位元的基本傳輸時間與傳輸介面的傳輸速率相關，設該嵌入式時鐘資料傳輸介面的傳輸速率為每秒V個位元，則每個位元的基本傳輸時間為T0=1/V秒。舉例來說，本實施方式中，該傳輸速率V的範圍為200兆/皮秒(200Mb/ps) 至4千兆/皮秒(4Gb/ps )，從而每個位元的基本傳輸時間T0的範圍為5奈秒(ns)至250皮秒(ps)。其中，1奈秒=0.0000000001秒(即10^-9妙 )， 1皮秒=0.0000000000001秒(10^-12妙 )。

特別地，本實施方式提供的傳輸介面中，每個資料包最前面兩個位元（如H0、H1及H0’、H1’）屬於時鐘訊號位元，其餘位元（D0、D1、……、D(M-3)及D0’、D1’、……、D(M-3)’ ）屬於資料訊號位元。當然，在一種變更實施方式中，在另一種嵌入式資料傳輸界面中，每個資料包的時鐘訊號也可以不位於最前面兩個位元，而是嵌入到資料訊號之中，位於其他位元。更進一步地，優選地，在本實施方式的一種實施例中，該第i個第一資料包的時鐘訊號位元與該第i個第二資料包的時鐘訊號位元相位相反，如H0與H0’相位相反，H1與H1’相位相反，該第i個第一資料包的資料訊號位元與該第i個第二資料包的資料訊號位元相位相同，如D0、D1、……、D(M-3)分別與D0’、D1’、……、D(M-3)’相位相同。當然，在本實施方式的另一種實施例中，該第i個第一資料包的時鐘訊號位元與該第i個第二資料包的時鐘訊號位元相位可以相同，如H0與H0’相位相同，H1與H1’相位相同，該第i個第一資料包的資料訊號位元與該第i個第二資料包的資料訊號位元相位相同。

進一步地，本實施方式中，該第一傳輸通道141及該第二傳輸通道142分別以差動傳輸方式該N個第一資料包及該N個第二資料包，因此，每一傳輸通道141及142包括正傳輸線141a、142a及負傳輸線141b、142b，對應地，該每一輸出單元111及112包括正輸出端111a、112a及負輸出端111b、112b，每一接收單元121及122包括正接收端121a、122a及負接收端121b、122b。

該時序控制電路110還包括資料處理電路113及延時控制單元114。該資料處理電路113接收圖像資料並對該圖像資料進行處理以得到第一資料訊號、第一時鐘訊號、第二資料訊號及第二時鐘訊號。該第一輸出單元111還用於將第一時鐘訊號嵌入該第一資料訊號中以得到該N個第一資料包。該第二輸出單元112還用於將第二時鐘訊號嵌入該第二資料訊號中以得到該N個第二資料包。該延時控制單元114用於控制該第一輸出單元111及該第二輸出單元112輸出該N個第一資料包及N個第二資料包的起始時間，以控制該第i個第二資料包相對於該第i個第一資料包在傳輸時間上具有該預定時間Td的延時。可以理解，該延時控制單元114可以依據x的值控制該預定時間Td。

該資料驅動電路120還包括第一放大器123、第二放大器124、第一資料恢復電路125、第二資料恢復電路126、第一時鐘恢復電路127及第二時鐘恢復電路128。該第一放大器123自該第一接收單元121接收該第一資料包。該第一資料恢復電路125自該第一放大器123接收第一資料包並對該第一資料包進行資料恢復以得到第一資料訊號。該第一時鐘恢復電路127自該第一放大器123接第一資料包並對該第一資料包進行時鐘恢復以得到第一時鐘訊號。該第二放大器124自該第二接收單元122接收該第二資料包。該第二資料恢復電路126用於自該第二放大器124接收第二資料包並對該第二資料包進行資料恢復以得到第二資料訊號。該第二時鐘恢復電路128用於自該第二放大器124接第二資料包並對該第二資料包進行時鐘恢復以得到第二時鐘訊號。

進一步地，該資料驅動電路120基於資料恢復及時鐘恢復得到的第一資料訊號、第二資料訊號、第一時鐘訊號及第二時鐘訊號輸出驅動電壓至該顯示面板130，以驅動該顯示面板130進行畫面顯示。

本發明的顯示裝置100中，由於該第一傳輸通道141及該第二傳輸通道142的資料包傳輸時間並不一致，即第二資料包相對第一資料包具有延時，可以改善第一及第二資料包同步傳輸造成的電磁干擾現象較為嚴重的問題，降低該顯示裝置100及其嵌入式時鐘資料的傳輸過程中的電磁干擾。

此外，在本實施方式的一種實施例中，當該第i個第一資料包的時鐘訊號位元與該第i個第二資料包的時鐘訊號位元相位相反，如H0與H0’相位相反，H1與H1’相位相反，可以改善相位相同的第i個第一資料包與第i個第二資料包同時傳輸亦造成的電磁干擾的現象，該顯示裝置100的電磁干擾較小。

另，由圖2可知，本實施方式中，每個資料包包括兩個時鐘訊號位元和（M-2）個資料訊號位元，且該兩個時鐘訊號位元先於該（M-2）個資料訊號位元傳輸，但是，請參閱圖3，在本實施方式的一種變更實施方式中，每個資料包也可以包括三個時鐘訊號位元（H0、H1及H2；H0’、H1’及H2’）及（M-3）個資料訊號位元（D0、……、D(M-4)；D0’、……、D(M-4)’），優選地，每個資料包的三個時鐘訊號位元也先於該（M-3）個資料訊號位元傳輸。

並且，優選地，在該變更實施方式的一種實施例中，該第i個第一資料包的時鐘訊號位元與該第i個第二資料包的時鐘訊號位元相位相反，如H0與H0’相位相反，H1與H1’相位相反，H2與H2’相位相反，該第i個第一資料包的資料訊號位元與該第i個第二資料包的資料訊號位元相位相同，如D0、……、D(M-4)分別與D0’、……、D(M-4)’相位相同。

請參閱圖4及5，圖4是本發明第二實施方式的顯示裝置200的方框圖，圖4是圖4所示的嵌入式時鐘資料傳輸介面240上傳輸的嵌入式時鐘資料的時序圖。該顯示裝置200與第一實施方式的顯示裝置100基本相同，也就是說，上述對該第一實施方式的顯示裝置100的描述基本上均可以用於該第二實施方式的顯示裝置200，然而，二者的主要區別在於：該第二實施方式的顯示裝置100中，第i個第一資料包與第i個第二資料包的相位相反，並且，針對上述相位相反的該第i個第一資料包與該第i個第二資料包，資料驅動電路220的電路結構也與第一實施方式的電路結構有所不同。

具體地，該資料驅動電路220包括第一接收單元221、第二接收單元222、第一放大器223、第二放大器224、第一資料恢復電路225、第二資料恢復電路226、第一時鐘恢復電路227、第二時鐘恢復電路228及反相器229，該第一放大器223用於自第一接收單元221接收該第一資料包，該第一資料恢復電路225用於自該第一放大器223接收第一資料包並對該第一資料包進行資料恢復以得到第一資料訊號，該第一時鐘恢復電路227用於自該第一放大器223接第一資料包並對該第一資料包進行時鐘恢復以得到第一時鐘訊號，該第二放大器224用於自該第二接收單元222接收該第二資料包，該反相器229連接於該第二放大器224與第二資料恢復電路226之間且用於對該第二放大器224輸出的第二資料包進行反相處理，該第二資料恢復電路226用於依據該反相器229輸出的反相後的第二資料包進行資料恢復以得到第二資料訊號，該第二時鐘恢復電路228用於依據該反相器229輸出的反相後的第二資料包接第二資料包進行時鐘恢復以得到第二時鐘訊號。

該第i個第一資料包的M個位元H0、H1、D0、D1、……、D(M-3) 分別與該第i個第二資料包也的M個位元，如H0’、H1’、D0’、D1’、……、D(M-3)’ 相位相反。換句話說，該第i個第一資料包的每個位元均與該第i個第二資料包的對應一個位元相位相反，如H0與H0’相位相反，D0與D0’相位相反。

該第二實施方式的顯示裝置200中，由於該第i個第一資料包與第i個第二資料包的相位相反，可以避免相位相同的第i個第一資料包與第i個第二資料包同時傳輸亦造成的電磁干擾，該顯示裝置200的電磁干擾較小。

請參閱圖6，圖6是本發明第三實施方式的顯示裝置300的方框圖。該顯示裝置與第一實施方式的顯示裝置100基本相同，也就是說，上述對該第一實施方式的顯示裝置100的描述基本上均可以用於該第三實施方式的顯示裝置300，然而，二者的主要區別在於：該第三實施方式的顯示裝置300中，第i個第一資料包與第i個第二資料包的相位相反，並且，針對上述相位相反的該第i個第一資料包與該第i個第二資料包，資料驅動電路320的電路結構也與第一實施方式的電路結構有所不同。

具體地，該資料驅動電路320包括第一接收單元321、第二接收單元322、第一放大器323、第二放大器324、第一資料恢復電路325、第二資料恢復電路326、第一時鐘恢復電路327、第二時鐘恢復電路328，該第一放大器323用於自該第一接收單元321接收該第一資料包，該第一資料恢復電路325用於自該第一放大器323接收第一資料包並對該第一資料包進行資料恢復以得到第一資料訊號，該第一時鐘恢復電路327用於自該第一放大器323接第一資料包並對該第一資料包進行時鐘恢復以得到第一時鐘訊號，該第二放大器324用於自該第二接收單元322接收該第二資料包，該第二資料恢復電路326還包括反相器326a及資料恢復單元326b，該反相器326a用於對該第二放大器324輸出的第二資料包進行反相處理，該資料恢復單元326b依據該反相器326a輸出的反相後的第二資料包進行資料恢復以得到第二資料訊號，該第二時鐘恢復電路328用於自該第二放大器324接第二資料包並對該第二資料包進行時鐘恢復以得到第二時鐘訊號。

該第三實施方式的顯示裝置300中，由於該第i個第一資料包與第i個第二資料包的相位相反，可以避免相位相同的第i個第一資料包與第i個第二資料包同時傳輸亦造成的電磁干擾，該顯示裝置300的電磁干擾較小。

請參閱圖7及8，圖7是本發明第四實施方式的顯示裝置400的方框圖，圖8是圖7所示的嵌入式時鐘資料傳輸介面440上傳輸的嵌入式時鐘資料的時序圖。該顯示裝置400與第一實施方式的顯示裝置100基本相同，也就是說，上述對該第一實施方式的顯示裝置100的描述基本上均可以用於該第四實施方式的顯示裝置400，然而，二者的主要區別在於：該嵌入式時鐘資料傳輸介面440還包括第三傳輸通道443及第四傳輸通道444，對應地，時序控制電路410還包括第三輸出單元415及第四輸出單元416，該資料驅動電路420還包括第三接收單元451、第四接收單元452、第三放大器453、第四放大器454、第三時鐘恢復電路455、第四時鐘恢復電路456、第三資料恢復電路457及第四資料恢復電路458。

具體地，第一傳輸通道441、第二傳輸通道442可以與第一實施方式的第一傳輸通道141、第二傳輸通道142基本相同，也就是說，上述第一實施方式中對於該第一傳輸通道141、第二傳輸通道142的描述基本上可以用於該第一傳輸通道441、該第二傳輸通道442，故此處就不再贅述二者的結構與特征。該第三傳輸通道443電連接於該第三輸出單元415及第三接收單元451之間，該第四傳輸通道444電連接於該第四輸出單元416及第四接收單元452之間。

該時序控制電路410傳輸至該資料驅動電路420的嵌入式時鐘資料還包括N個第三資料包及N個第四資料包。該第三輸出單元415順序輸出的該N個第三資料包通過該第三傳輸通道443至該第三接收單元451，該第四輸出單元416順序輸出的該N個第四資料包通過該第四傳輸通道444至該第四接收單元452。特別地，該嵌入式時鐘資料傳輸介面440中，該第i個第四資料包相對於該第i個第三資料包在傳輸時間上具有預定時間Td的延時，其中N為大於1的自然數，i為大於等於1且小於等於N的自然數。請參閱圖7，圖7是該嵌入式時鐘資料傳輸介面440上傳輸的第i個第一資料包、該第i個第二資料包、第i個第三資料包、該第i個第四資料包的時序圖。

可以看出，該四種資料包均具有基本相同的長度，並且每個資料包都可以為二進制代碼，其包括M個位元（bit），如H0、H1、D0、D1、……、D(M-3)；H0’、H1’、D0’、D1’、……、D(M-3)’ ； H0’’、H1’’、D0’’、D1’’、……、D(M-3)’’ ；及H0’’’、H1’’’、D0’’’、D1’’’、……、D(M-3)’’’。對於不同的傳輸介面，M的值可能不同，優選地，M的值可以在12~27的範圍內，如在一種實施例中，M為14，在另一種實施例中，M為27。進一步地，設每個位元的基本傳輸時間為T0，優選地，該延遲時間Td大於等於T0/2^x 且小於T0，其中x為自然數，且對於不同類型的傳輸介面，x的值可以不同，優選地，X在3至5的範圍內，如當x＝4，Td大於等於T0/2⁴ 且小於T0，當x＝5，Td大於等於T0/2⁵ 且小於T0。

具體地，對於不同的傳輸介面，每個位元的基本傳輸時間為T0可能不同，但是可以理解，每個位元的基本傳輸時間與傳輸介面的傳輸速率相關，設該嵌入式時鐘資料傳輸介面的傳輸速率為每秒V個位元，則每個位元的基本傳輸時間為T0=1/V秒。舉例來說，本實施方式中，該傳輸速率V的範圍為200兆/皮秒(200Mb/ps) 至4千兆/皮秒(4Gb/ps )，從而每個位元的基本傳輸時間T0的範圍為5奈秒(ns)至250皮秒(ps)。

特別地，本實施方式提供的傳輸介面中，每個資料包最前面兩個位元（如H0’’、H1’’及H0’’’、H1’’’）屬於時鐘訊號，其餘位元（D0’’、D1’’、……、D(M-3)’’及D0’’’、D1’’’、……、D(M-3)’’’ ）屬於資料訊號。在一種實施例中，M可以為9。當然，在變更實施方式中，在另一種嵌入式資料傳輸界面中，每個資料包的時鐘訊號也可以不位於最前面兩個位元，而是嵌入到資料訊號之中，位於其他位元。

更進一步地，優選地，在本實施方式的一種實施例中，該第i個第三資料包的時鐘訊號位元與該第i個第四資料包的時鐘訊號位元相位相反，如H0’’與H0’’’相位相反，H1’’與H1’’’相位相反，該第i個第三資料包的資料訊號位元與該第i個第四資料包的資料訊號位元相位相同，如D0’’、D1’’、……、D(M-3) ’’分別與D0’’’、D1’’’、……、D(M-3)’’’相位相同。當然，在本實施方式的另一種實施例中，該第i個第三資料包的時鐘訊號位元與該第i個第四資料包的時鐘訊號位元相位可以相同，如H0’’與H0’’’相位相同，H1’’與H1’’’相位相同，該第i個第三資料包的資料訊號位元與該第i個第四資料包的資料訊號位元相位相同。

進一步地，本實施方式中，該第三傳輸通道443與該第一傳輸通道441同時傳輸資料包，該第四傳輸通道444與第二傳輸通道442同時傳輸資料包。具體來說，該第i個第一資料包及第i個第三資料包完全同時且同步傳輸，該第i個第二資料包及第i個第四資料包完全同時且同步傳輸。另外，該第三傳輸通道443及該第四傳輸通道444分別以差動傳輸方式該第三資料包及該第四資料包。

進一步地，該時序控制電路410的延時控制單元414也電連接至該第三輸出單元415及第四輸出單元416，用於控制該第三輸出單元415及該第四輸出單元416輸出該N個第三資料包及N個第四資料包的起始時間，以控制該第i個第四資料包相對於該第i個第三資料包在傳輸時間上具有該預定時間Td的延時，且第i個第三資料包相對於該第i個第一資料包在傳輸時間上完全同時且同步，以及且第i個第四資料包相對於該第i個第二資料包在傳輸時間上完全同時且同步。

更進一步地，該資料處理電路413還接收圖像資料並對該圖像資料進行處理以得到第三資料訊號、第三時鐘訊號、第四資料訊號及第四時鐘訊號。該第三輸出單元415還用於將第三時鐘訊號嵌入該第三資料訊號中以得到該N個第三資料包。該第四輸出單元416還用於將第四時鐘訊號嵌入該第四資料訊號中以得到該N個第四資料包。

該第三放大器453自該第三接收單元451接收該第三資料包。第三資料恢復電路455自該第三放大器453接收第三資料包並對該第三資料包進行資料恢復以得到第三資料訊號。該第三時鐘恢復電路457自該第三放大器453接第三資料包並對該第三資料包進行時鐘恢復以得到第三時鐘訊號。該第四放大器454自該第四接收單元452接收該第四資料包。該第四資料恢復電路456用於自該第四放大器454接收第四資料包並對該第四資料包進行資料恢復以得到第四資料訊號。該第四時鐘恢復電路458用於自該第四放大器454接第四資料包並對該第四資料包進行時鐘恢復以得到第四時鐘訊號。

該資料驅動電路420還基於資料恢復及時鐘恢復得到的第三資料訊號、第四資料訊號、第三時鐘訊號及第四時鐘訊號輸出驅動電壓至該顯示面板430，以驅動該顯示面板430進行畫面顯示。

該第四實施方式中，該嵌入式資料傳輸介面440的傳輸通道更多，使得該顯示裝置400的資料傳輸速度更快。

請參閱圖9及10，圖9是本發明第五實施方式的顯示裝置500的方框圖，圖10是圖9所示的嵌入式時鐘資料傳輸介面540上傳輸的嵌入式時鐘資料的時序圖。該顯示裝置500與第四實施方式的顯示裝置400基本相同，也就是說，上述對該第四實施方式的顯示裝置400的描述基本上均可以用於該第五實施方式的顯示裝置500，然而，二者的主要區別在於：該第四實施方式的顯示裝置500中，第i個第一資料包與第i個第二資料包的相位相反，第i個第三資料包與第i個第四資料包的相位相反，並且，針對上述相位相反的該第i個第一資料包與該第i個第二資料包以及第i個第三資料包與第i個第四資料包，資料驅動電路520的電路結構也與第四實施方式的電路結構有所不同。

具體地，該資料驅動電路520還包括第一反相器529及第二反相器559，其中，該第一反相器529連接於該第二放大器524與第二資料恢復電路526之間且用於對該第二放大器524輸出的第二資料包進行反相處理，該第二反相器559連接於該第四放大器554與第四資料恢復電路556之間且用於對該第四放大器554輸出的第四資料包進行反相處理。

該第二實施方式的顯示裝置500中，由於該第i個第一資料包與第i個第二資料包的相位相反，且該第i個第三資料包與第i個第四資料包的相位相反，可以避免相位相同的資料包同時傳輸亦造成的電磁干擾，該顯示裝置500的電磁干擾較小。

請參閱圖11及12，圖11是本發明第六實施方式的顯示裝置600的方框圖，圖12是圖11所示的嵌入式時鐘資料傳輸介面640上傳輸的嵌入式時鐘資料的時序圖。該顯示裝置600與第四實施方式的顯示裝置400基本相同，也就是說，上述對該第四實施方式的顯示裝置400的描述基本上均可以用於該第六實施方式的顯示裝置600，然而，二者的主要區別在於：該第六實施方式的顯示裝置600中，第i個第一資料包與第i個第三資料包的相位相反，第i個第二資料包與第i個第四資料包的相位相反，並且，針對上述相位相反的該第i個第一資料包與該第i個第二資料包以及第i個第三資料包與第i個第四資料包，資料驅動電路620的電路結構也與第一實施方式的電路結構有所不同。

具體地，該資料驅動電路還620包括第一反相器629及第二反相器659，其中，該第一反相器629連接於第三放大器653與第三資料恢復電路655之間且用於對該第三放大器653輸出的第三資料包進行反相處理，該第二反相器659連接於該第四放大器654與第四資料恢復電路656之間且用於對該第四放大器654輸出的第四資料包進行反相處理。

該第二實施方式的顯示裝置600中，由於同時傳輸的該第i個第一資料包與第i個第三資料包的相位相反，且同時傳輸的該第i個第二資料包與第i個第四資料包的相位相反，可以避免相位相同的資料包同時傳輸亦造成的電磁干擾，該顯示裝置600的電磁干擾較小。

請參閱圖13，圖13是本發明嵌入式時鐘資料的傳輸及處理方法的流程圖。可以理解，該嵌入式時鐘資料的傳輸及處理方法可以應用於上述六個實施方式的顯示裝置，由於上面的實施方式已經對該顯示裝置的嵌入式時鐘資料的傳輸及處理方法進行了詳細的介紹，也就是說，上面六個實施方式的顯示裝置對嵌入式時鐘資料的傳輸及處理方法同樣可以應用於本實施方式的嵌入式時鐘資料的傳輸及處理方法，此處就不再贅述細節，僅介紹主要步驟。

具體地，該嵌入式時鐘資料的傳輸及處理方法，其包括如下步驟：

步驟S1，提供一嵌入式時鐘資料，其中該嵌入式時鐘資料包括N個第一資料包及N個第二資料包，N為大於1的自然數。

步驟S2，提供第一傳輸通道及第二傳輸通道，該第一傳輸通道連接於第一輸出單元及第一接收單元之間，該第二傳輸通道連接於第一輸出單元及第二接收單元之間。

步驟S3，該第一輸出單元順序輸出該N個第一資料包通過該第一傳輸通道至該第一接收單元。

步驟S4，該第二輸出單元順序輸出該N個第二資料包通過該第二傳輸通道至該第二接收單元，其中，該第i個第二資料包相對於該第i個第一資料包在傳輸時間上具有預定時間的延時， i為大於等於1且小於等於N的自然數。

進一步地，該第i個第一資料包及該第i個第二資料包均包括M個位元，對於不同的傳輸介面，M的值可能不同，優選地，M的值可以在12~27的範圍內，如在一種實施例中，M為14，在另一種實施例中，M為27。進一步地，設每個位元的基本傳輸時間為T0，優選地，該延遲時間Td大於等於T0/2^x 且小於T0，其中x為自然數，且對於不同類型的傳輸介面，x的值可以不同，優選地，X在3至5的範圍內，如當x＝4，Td大於等於T0/2⁴ 且小於T0，當x＝5，Td大於等於T0/2⁵ 且小於T0。

更進一步地，該第i個第一資料包及該第i個第二資料包的M個位元均包括時鐘訊號位元及資料訊號位元。每個資料包中，該時鐘訊號位元先於該資料訊號位元傳輸，且該時鐘訊號位元的數量為二或三。並且，優選地，該第i個第一資料包的時鐘訊號位元與該第i個第二資料包的時鐘訊號位元相位相反，該第i個第一資料包的資料訊號位元與該第i個第二資料包的資料訊號位元相位相同。

進一步地，該方法還可以包括：對該第一資料包進行資料恢復及時鐘恢復以得到第一資料訊號及第一時鐘訊號的步驟。

在一種實施方式中，該第i個第一資料包及該第i個第二資料包的相位相反，該方法還包括：對該第二資料包進行反相處理，並對反相後該第二資料包進行資料恢復及時鐘恢復以得到第一資料訊號及第一時鐘訊號的步驟。

綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

100、200、300、400、500、600‧‧‧顯示裝置

110、410‧‧‧時序控制電路

120、220、320、420、520、620‧‧‧資料驅動電路

130、430‧‧‧顯示面板

140、240、440、540、640‧‧‧嵌入式時鐘資料傳輸介面

141、441‧‧‧第一傳輸通道

142、442‧‧‧第二傳輸通道

111‧‧‧第一輸出單元

112‧‧‧第二輸出單元

113、413‧‧‧資料處理電路

114、414‧‧‧延時控制單元

121、221、321‧‧‧第一接收單元

122、222、322‧‧‧第二接收單元

T0‧‧‧基本傳輸時間

Td‧‧‧預定時間

141a、142a‧‧‧正傳輸線

141b、142b‧‧‧負傳輸線

111a、112a‧‧‧正輸出端

111b、112b‧‧‧負輸出端

121a、122a‧‧‧正接收端

121b、122b‧‧‧負接收端

123、223、323‧‧‧第一放大器

124、224、324、524‧‧‧第二放大器

125、225、325‧‧‧第一資料恢復電路

126、226、326、526‧‧‧第二資料恢復電路

127、227、327‧‧‧第一時鐘恢復電路

128、228、328‧‧‧第二時鐘恢復電路

229、326a‧‧‧反相器

326b‧‧‧資料恢復單元

443‧‧‧第三傳輸通道

444‧‧‧第四傳輸通道

415‧‧‧第三輸出單元

416‧‧‧第四輸出單元

451‧‧‧第三接收單元

452‧‧‧第四接收單元

453、653‧‧‧第三放大器

454、554、654‧‧‧第四放大器

455、655‧‧‧第三資料恢復電路

456、556、656‧‧‧第四資料恢復電路

457‧‧‧第三時鐘恢復電路

458‧‧‧第四時鐘恢復電路

529、629‧‧‧第一反相器

559、659‧‧‧第二反相器

S1~S4‧‧‧步驟

無

100‧‧‧顯示裝置

110‧‧‧時序控制電路

120‧‧‧資料驅動電路

130‧‧‧顯示面板

140‧‧‧嵌入式時鐘資料傳輸介面

141‧‧‧第一傳輸通道

142‧‧‧第二傳輸通道

111‧‧‧第一輸出單元

112‧‧‧第二輸出單元

113‧‧‧資料處理電路

114‧‧‧延時控制單元

121‧‧‧第一接收單元

122‧‧‧第二接收單元

141a、142a‧‧‧正傳輸線

141b、142b‧‧‧負傳輸線

111a、112a‧‧‧正輸出端

111b、112b，‧‧‧負輸出端

121a、122a‧‧‧正接收端

121b、122b‧‧‧負接收端

123‧‧‧第一放大器

124‧‧‧第二放大器

125‧‧‧第一資料恢復電路

126‧‧‧第二資料恢復電路

127‧‧‧第一時鐘恢復電路

128‧‧‧第二時鐘恢復電路

Claims

一種顯示裝置，其包括時序控制電路、資料驅動電路及顯示面板，該時序控制電路用於傳輸嵌入式時鐘資料至該資料驅動電路，該資料驅動電路用於輸出驅動電壓至顯示面板，該時序控制電路與該資料驅動電路之間包括嵌入式時鐘資料傳輸介面，該時序控制電路包括第一輸出單元及第二輸出單元，該資料驅動電路包括第一接收單元及第二接收單元，該嵌入式時鐘資料傳輸介面包括第一傳輸通道及第二傳輸通道，該第一傳輸通道連接於該第一輸出單元及第一接收單元之間，該第二傳輸通道連接於第一輸出單元及第二接收單元之間，該嵌入式時鐘資料包括N個第一資料包及N個第二資料包，該第一輸出單元順序輸出該N個第一資料包通過該第一傳輸通道至該第一接收單元，該第二輸出單元順序輸出該N個第二資料包通過該第二傳輸通道至該第二接收單元，該嵌入式時鐘資料傳輸介面中，該第i個第二資料包相對於該第i個第一資料包在傳輸時間上具有預定時間的延時，其中N為大於1的自然數，i為大於等於1且小於等於N的自然數。
如請求項1所述的顯示裝置，其中，設每個位元的基本傳輸時間為T0，該延遲時間大於等於T0/2^x 且小於T0，x在3至5的範圍內。
如請求項2所述的顯示裝置，其中，該每個位元的基本傳輸時間T0在5奈秒至250皮秒的範圍內。
如請求項1所述的顯示裝置，其中，該資料驅動電路還包括第一放大器、第二放大器、第一資料恢復電路、第二資料恢復電路、第一時鐘恢復電路及第二時鐘恢復電路，該第一放大器用於自該第一接收單元接收該第一資料包，該第一資料恢復電路用於自該第一放大器接收第一資料包並對該第一資料包進行資料恢復以得到第一資料訊號，該第一時鐘恢復電路用於自該第一放大器接第一資料包並對該第一資料包進行時鐘恢復以得到第一時鐘訊號，該第二放大器用於自該第二接收單元接收該第二資料包，該第二資料恢復電路用於自該第二放大器接收第二資料包並對該第二資料包進行資料恢復以得到第二資料訊號，該第二時鐘恢復電路用於自該第二放大器接第二資料包並對該第二資料包進行時鐘恢復以得到第二時鐘訊號。
如請求項1或4所述的顯示裝置，其中，該第i個第一資料包及該第i個第二資料包均包括M個位元，該M個位元包括時鐘訊號位元及資料訊號位元，該第i個第一資料包的時鐘訊號位元與該第i個第二資料包的時鐘訊號位元相位相反，該第i個第一資料包的資料訊號位元與該第i個第二資料包的資料訊號位元相位相同。
如請求項5所述的顯示裝置，其中，每個資料包中，該時鐘訊號位元先於該資料訊號位元傳輸，且該時鐘訊號位元的數量為二或三。
如請求項1所述的顯示裝置，其中，該第i個第一資料包與該第i個第二資料包相位相反。
如請求項7所述的顯示裝置，其中，該資料驅動電路還包括第一放大器、第二放大器、第一資料恢復電路、第二資料恢復電路、第一時鐘恢復電路、第二時鐘恢復電路及反相器，該第一放大器用於自該第一接收單元接收該第一資料包，該第一資料恢復電路用於自該第一放大器接收第一資料包並對該第一資料包進行資料恢復以得到第一資料訊號，該第一時鐘恢復電路用於自該第一放大器接第一資料包並對該第一資料包進行時鐘恢復以得到第一時鐘訊號，該第二放大器用於自該第二接收單元接收該第二資料包，該反相器連接於該第二放大器與第二資料恢復電路之間且用於對該第二放大器輸出的第二資料包進行反相處理，該第二資料恢復電路用於依據該反相器輸出的反相後的第二資料包進行資料恢復以得到第二資料訊號，該第二時鐘恢復電路用於依據該反相器輸出的反相後的第二資料包接第二資料包進行時鐘恢復以得到第二時鐘訊號。
如請求項7所述的顯示裝置，其中，該資料驅動電路還包括第一放大器、第二放大器、第一資料恢復電路、第二資料恢復電路、第一時鐘恢復電路、第二時鐘恢復電路，該第一放大器用於自該第一接收單元接收該第一資料包，該第一資料恢復電路用於自該第一放大器接收第一資料包並對該第一資料包進行資料恢復以得到第一資料訊號，該第一時鐘恢復電路用於自該第一放大器接第一資料包並對該第一資料包進行時鐘恢復以得到第一時鐘訊號，該第二放大器用於自該第二接收單元接收該第二資料包，該第二資料恢復電路還包括反相器及資料恢復單元，該反相器用於對該第二放大器輸出的第二資料包進行反相處理，該資料恢復單元依據該反相器輸出的反相後的第二資料包進行資料恢復以得到第二資料訊號，該第二時鐘恢復電路用於自該第二放大器接第二資料包並對該第二資料包進行時鐘恢復以得到第二時鐘訊號。
如請求項1所述的顯示裝置，其中，該時序控制電路還包括資料處理電路及延時控制單元，該資料處理電路接收圖像資料並對該圖像資料進行處理以得到第一資料訊號、第一時鐘訊號、第二資料訊號及第二時鐘訊號，該第一輸出單元還用於將第一時鐘訊號嵌入該第一資料訊號中以得到該第一資料包，該第二輸出單元還用於將第二時鐘訊號嵌入該第二資料訊號中以得到該第二資料包，該延時控制單元用於控制該第一輸出單元及該第二輸出單元輸出該第一資料包及第二資料包的起始時間，以控制該第i個第二資料包相對於該第i個第一資料包在傳輸時間上具有預定時間的延時。
一種嵌入式時鐘資料的傳輸及處理方法，其包括如下步驟：
提供一嵌入式時鐘資料，其中該嵌入式時鐘資料包括N個第一資料包及N個第二資料包，N為大於1的自然數；
提供第一傳輸通道及第二傳輸通道，該第一傳輸通道連接於第一輸出單元及第一接收單元之間，該第二傳輸通道連接於第一輸出單元及第二接收單元之間；
該第一輸出單元順序輸出該N個第一資料包通過該第一傳輸通道至該第一接收單元；及
該第二輸出單元順序輸出該N個第二資料包通過該第二傳輸通道至該第二接收單元，其中，該第i個第二資料包相對於該第i個第一資料包在傳輸時間上具有預定時間的延時， i為大於等於1且小於等於N的自然數。
如請求項11所述的嵌入式時鐘資料的傳輸及處理方法，其中，設每個位元的基本傳輸時間為T0，該延遲時間大於等於T0/2^x 且小於T0，x在3至5的範圍內。
如請求項12所述的嵌入式時鐘資料的傳輸及處理方法，其中，該每個位元的基本傳輸時間T0在5奈秒至250皮秒的範圍內。
如請求項11所述的嵌入式時鐘資料的傳輸及處理方法，其中，該方法還包括：對該第一資料包進行資料恢復及時鐘恢復以得到第一資料訊號及第一時鐘訊號的步驟。
如請求項11所述的嵌入式時鐘資料的傳輸及處理方法，其中，該第i個第一資料包及該第i個第二資料包的相位相反，該方法還包括：對該第二資料包進行反相處理，並對反相後該第二資料包進行資料恢復及時鐘恢復以得到第一資料訊號及第一時鐘訊號的步驟。
如請求項11所述的嵌入式時鐘資料的傳輸及處理方法，其中，該第i個第一資料包及該第i個第二資料包均包括M個位元，該M個位元包括時鐘訊號位元及資料訊號位元，該第i個第一資料包的時鐘訊號位元與該第i個第二資料包的時鐘訊號位元相位相反，該第i個第一資料包的資料訊號位元與該第i個第二資料包的資料訊號位元相位相同。
如請求項16所述的嵌入式時鐘資料的傳輸及處理方法，其中，每個資料包中，該時鐘訊號位元先於該資料訊號位元傳輸，且該時鐘訊號位元的數量為二或三。