TW201514680A - 用於進入低功率狀態之技術 - Google Patents

用於進入低功率狀態之技術 Download PDF

Info

Publication number
TW201514680A
TW201514680A TW103132647A TW103132647A TW201514680A TW 201514680 A TW201514680 A TW 201514680A TW 103132647 A TW103132647 A TW 103132647A TW 103132647 A TW103132647 A TW 103132647A TW 201514680 A TW201514680 A TW 201514680A
Authority
TW
Taiwan
Prior art keywords
power state
platform
program
time period
software
Prior art date
Application number
TW103132647A
Other languages
English (en)
Other versions
TWI578152B (zh
Inventor
Leena K Puthiyedath
Anil Aggarwal
Qing-Da Lu
Rahul Seth
Michael C Walz
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201514680A publication Critical patent/TW201514680A/zh
Application granted granted Critical
Publication of TWI578152B publication Critical patent/TWI578152B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3246—Power saving characterised by the action undertaken by software initiated power-off
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

各種實施例大體上係關於用於進行如下操作之一種裝置、方法及其他技術：起始至一較低功率狀態中之一轉變；判定一器件程序阻止一平台處理器件完成至該較低功率狀態之該轉變；及在執行一所定義事件之前自一中間功率狀態中斷一處理組件以便處理該程序。

Description

用於進入低功率狀態之技術 發明領域
本文中所描述之實施例大體上係關於計算器件之低功率狀態。特定言之，實施例係關於計算器件及組件之自正常功率狀態至低功率狀態的轉變。
發明背景
行動器件之風行度正持續增加，且此等器件之處理能力亦持續增加。因此，愈來愈多之任務在行動器件上執行。為了確保行動器件之持續增生，延長用於對行動器件供電之電池的壽命係必要的。現存電腦平台以各種方式包括用於管理至此等平台之組件的電力之分佈或由該等組件對電力之使用的一或多個特徵。舉例而言，回應於使用者起始之平台暫時中止或休眠請求，此等特徵可實施各種功率狀態。行動器件可接著基於請求轉變至功率狀態。然而，轉變週期可花費大量時間，從而由於並不准許行動器件及平台處理器件以及時方式進入低功率狀態而減少節省功率之優勢。
依據本發明之一實施例，係特地提出一種裝置，其包含：一平台處理器件，其包含一處理器組件及一功率管理組件，該功率管理組件用以起始至一較低功率狀態中之一轉變且判定一器件程序阻止該平台處理器件完成至該較低功率狀態之該轉變，該功率管理組件用以在執行一所定義事件之前自一中間功率狀態中斷該處理器組件，以便處理該器件程序。
100‧‧‧系統
105‧‧‧電腦系統/計算器件
110‧‧‧平台處理器件
112‧‧‧處理器組件
114‧‧‧圖形處理單元
115‧‧‧功率管理組件
116‧‧‧平台I/O器件
118‧‧‧平台記憶體器件
120‧‧‧控制器
122、132、142‧‧‧互連件
130‧‧‧記憶體器件
140、556‧‧‧輸入/輸出(I/O)器件
144‧‧‧連接
200‧‧‧邏輯流程
201、205、209、211、213、402、 404、406‧‧‧區塊
203、207‧‧‧決策區塊
300‧‧‧第一活動等級圖
301‧‧‧正常功率狀態等級
303‧‧‧中間功率狀態等級
305‧‧‧低功率狀態等級
307、309、311、313、321、323、325‧‧‧點
315‧‧‧線/所定義事件
317、319、327、329‧‧‧線
325‧‧‧第二活動等級圖
350‧‧‧第三活動等級圖
375‧‧‧第四活動等級圖
400‧‧‧第二邏輯流程
500‧‧‧計算器件
550‧‧‧導覽控制器
553‧‧‧使用者介面
554‧‧‧顯示器
555‧‧‧外殼
557‧‧‧天線
600‧‧‧計算架構
602‧‧‧電腦
604‧‧‧處理單元
606‧‧‧系統記憶體
608‧‧‧系統匯流排
610‧‧‧非依電性記憶體/記憶體單元
612‧‧‧依電性記憶體/記憶體單元
614‧‧‧內部(或外部)硬碟機(HDD)
616‧‧‧磁性軟碟機(FDD)
618‧‧‧可卸除式磁碟
620‧‧‧光碟機
622‧‧‧可卸除式光碟
624‧‧‧HDD介面
626‧‧‧FDD介面
628‧‧‧光碟機介面
630‧‧‧作業系統
632‧‧‧應用程式
634‧‧‧其他程式模組
636‧‧‧程式資料
638‧‧‧鍵盤
640‧‧‧滑鼠
642‧‧‧輸入器件介面
644‧‧‧監視器
646‧‧‧視訊配接器
648‧‧‧遠端電腦
650‧‧‧記憶體/儲存器件
652‧‧‧區域網路(LAN)
654‧‧‧廣域網路(WAN)
656‧‧‧有線及/或無線通訊網路介面或配接器
658‧‧‧數據機
圖1說明第一系統之實施例。
圖2說明第一邏輯流程之實施例。
圖3A說明第一活動等級圖之實施例。
圖3B說明第二活動等級圖之實施例。
圖3C說明第三活動等級圖之實施例。
圖3D說明第四活動等級圖之實施例。
圖4說明第二邏輯流程之實施例。
圖5說明計算器件之實施例。
圖6說明計算架構之實施例。
較佳實施例之詳細說明
各種實施例大體上係關於一種用於將計算系統及平台處理器件轉變至低功率狀態，以增加電池壽命且減少計算系統之功率消耗的裝置、方法及其他技術。在一些實施例中，諸如作業系統之軟體可將資訊發送至平台處理器件，且功率管理組件可指示計算系統可進入低功率狀態。
功率管理組件可藉由將硬體自主程序及軟體程序轉變至低功率狀態中而起始至低功率狀態中之轉變。在一些實施例中，平台處理器件可不進入低功率狀態，直至此等硬體自主程序及軟體程序已完成處理為止。平台處理器件及組件可進入中間狀態以等待硬體自主程序及軟體程序完成。
在一些實施例中，平台處理器件可保持處於中間功率狀態，直至所有程序已完成處理為止或直至發生所定義事件(諸如，預定義中斷或排程計時器之期滿)為止。然而，等待程序完成或直至發生所定義事件可花費大量時間(諸如，數秒或數分鐘)，且可由於並不以及時方式進入至低功率狀態中而損失任何顯著的電池壽命增益。
功率管理組件可藉由在所定義事件之前中斷一或多個處理器組件，以使得一或多個處理器組件能夠處理一或多個軟體程序來減少轉變至低功率狀態中所需要之時間量。在一些實施例中，功率管理組件可等待平台特定時間週期，以允許自主硬體程序完成且判定平台處理器件是否已進入低功率狀態。在一些實施例中，平台處理器件在平台特定時間週期期滿之後可能不進入低功率狀態，此係因為自主硬體程序及/或軟體程序尚未結束處理。功率管理組件可接著中斷一或多個處理器組件以處理軟體程序。藉由等待平台特定時間週期以判定平台處理器件是否已進入低功率狀態，功率管理組件允許自主硬體程序完成，且消除將平台特定功率相依性硬式寫碼至作業系統中之需要。
在一些實施例中，功率管理組件可自一或多個軟體程序接收指示軟體程序將何時就緒以進行處理之軟體就緒時間。舉例而言，在進行處理之前，軟體程序可需要等待直至計時器期滿為止。在此等實施例中，在判定平台處理器件是否已轉變至低功率狀態中及/或中斷或喚醒功率組件以處理軟體程序之前，功率管理組件可等待平台特定時間週期及軟體就緒時間週期中之最短者中的較長者。藉由喚醒處理器組件以處理軟體程序，可實現用以轉變至低功率狀態中之時間量的顯著減少。另外，藉由等待直至平台特定時間週期及軟體就緒時間週期中之較長者為止，功率管理組件可避免過早且在軟體程序可就緒以進行處理之前喚醒處理器組件。
一般參考本文中所使用之記法及命名法，可依據執行於電腦或電腦網路上之程式程序呈現接下來之詳細描述。由熟習此項技術者使用此等程序性描述及表示以將其工作之主旨最有效地傳達至其他熟習此項技術者。
此處且大體上將程序構想為產生所要結果之操作的自相一致序列。此等操作為要求物理量之物理操縱的彼等操作。此等量通常呈能夠儲存、傳送、組合、比較及以其他方式加以操縱之電信號、磁性信號或光學信號之形式，但未必如此。主要出於常用之原因，已證明有時將此等信號稱為位元、值、元素、符號、字元、術語、編號或其類似者係便利的。然而，應注意，所有此等及類似術語與適當物理量相關聯，且僅僅為應用於彼等量之便利標記。
另外，常常以通常與由人類操作員所執行之心理操作相關聯的術語(諸如，添加或比較)提及所執行之操縱。在形成一或多個實施例之部分的本文中所描述之操作中之任一者中，人類操作員之此能力在大多數狀況下並非必要的或合乎需要的。更確切而言，該等操作為機器操作。用於執行各種實施例之操作的有用機器包括一般用途數位電腦或類似器件。
各種實施例亦係關於用於執行此等操作之裝置或系統。此裝置可經特殊建構以用於所要求目的，或其可包含如由儲存於電腦中之電腦程式選擇性地啟動或重組配之一般用途電腦。本文中所呈現之程序固有地並不相關於特定電腦或其他裝置。可藉由根據本文中之教示所撰寫的程式使用各種一般用途機器，或可證明建構較特殊裝置以執行所要求方法步驟係便利的。自給出之描述將顯現用於多種此等機器之所要求結構。
現參看圖式，其中貫穿圖式類似參考數字用於指類似元件。在以下描述中，出於解釋之目的，闡述眾多特定細節以便提供對實施例之透徹理解。然而，可顯而易見可在並無此等特定細節之情況下實踐新穎實施例。在其他情況下，以方塊圖形式展示熟知結構及器件以便促進對其之描述。意欲涵蓋與所主張之標的物一致的所有修改、等效物及替代例。
圖1說明適於實施本文中所描述之各種實施例的例示性電腦系統105之實施例。在各種實施例中，電腦系統 105包含平台處理器件110、控制器120、記憶體器件130及輸入/輸出(I/O)器件140。平台處理器件110可為任何類型之計算元件，諸如(但不限於)微處理器、處理器、中央處理單元、數位信號處理單元、雙核心處理器、行動器件處理器、桌上型處理器、單核心處理器、系統單晶片(SoC)器件、複雜指令集計算(CISC)微處理器、精簡指令集(RISC)微處理器、超長指令字(VLIW)微處理器或單一晶片或積體電路上之任何其他類型之處理器或處理電路。平台處理器件110可分別經由互連件122、132及142連接至控制器120、記憶體器件130及I/O器件140且與該等器件通訊。此外，控制器120、記憶體器件130及I/O器件140可與平台處理器件110之所有組件通訊。
雖然並不限於此態樣，但平台處理器件110可包含功率管理組件115、一或多個處理器組件112、圖形處理單元114、平台I/O器件116、平台記憶體器件118及任何其他非核心(無核心)組件(未展示)。非核心組件可包括其他記憶體、快取記憶體、管線、I/O器件及控制器。在一些實施例中，平台處理器件110可具有(例如)兩個以上處理核心。一或多個處理器組件112可具有一個以上處理單元或處理核心。一或多個處理器組件112包括(但不限於)用以提取指令之預提取邏輯、用以解碼指令之解碼邏輯、用以執行指令之執行邏輯及其類似者。
在一些實施例中，平台處理器件110包括圖形處理單元114。圖形處理單元114可充當管理圖形及/或視訊操 作及/或處理之附加處理器。
在一些實施例中，平台處理器件110包括平台I/O器件116及平台記憶體器件118。平台I/O器件116為平台處理器件110提供至電腦系統105內之其他器件的外部介面。另外，平台記憶體器件118儲存平台處理器件110(且特定言之，一或多個處理器組件112)之指令及/或資料。在平台處理器件110及一或多個處理器組件112正執行指令時，平台記憶體器件118亦可儲存暫時變數或其他中間資訊。在另一實施例中，平台記憶體器件118包括(但不限於)一階(L1)、二階(L2)及三階(L3)快取記憶體或平台處理器件110內之任何其他組配之快取記憶體。處理器組件112、圖形處理單元114、平台I/O器件116及平台記憶體器件118可經由互連件(未展示)彼此通訊。
功率管理組件115可進行操作以管理計算系統105(且特定言之，平台處理器件110及組件)之功率狀態。在一些實施例中，功率管理組件115可進行操作以起始平台處理器件110進入低功率狀態之轉變。低功率狀態可為如進階組配與電源介面(ACPI)規範(2011年12月6日出版之修訂版5.0或後期或早期出版物)中所定義之任何進階組配與電源介面狀態。在一些實施例中，低功率狀態可為諸如SOix之閒置狀態。
在一些實施例中，功率管理組件115可自軟體(諸如，作業系統或任何其他程式)接收指示平台處理器件110可進入低功率狀態之資訊或指令。在一個實例中，作業系 統可藉由起始進入中間功率狀態(諸如，對應於ACPI C3狀態之Mwait C狀態)向平台處理器件110及功率管理組件115指示其可進入低功率狀態。ACPI C3狀態大體上稱為睡眠狀態且相比C1及C2狀態提供經改良之功率節省。在處於C3狀態下時，切斷來自處理核心之所有內部時脈信號。然而，維持一或多個處理核心快取記憶體。作業系統負責確保快取記憶體維持一致性。
一旦所有硬體自主組件程序及軟體程序完成處理，平台處理器件110便可進入低功率狀態。硬體自主組件程序可為並不要求軟體以處理資訊的由平台處理器件之硬體組件(諸如，暫存器、記憶體、快取記憶體、電晶體、時鐘、處理核心、控制器、I/O組件等)執行的程序。軟體程序可為要求由硬體組件進行之處理的儲存於記憶體或快取記憶體中之任何程序。在一些實施例中，硬體自主組件程序及軟體程序可為經產生以將硬體組件及軟體程序轉變至低功率狀態中的程序。
在一些實施例中，此等硬體自主程序及軟體程序可並不即刻完成處理，且可阻擋平台處理器件110轉變至目標低功率狀態中。在一些狀況下，平台器件110可處於並未實現低功率狀態之最大效率的中間功率狀態下。平台處理器件110可保持處於此中間功率狀態下，直至所有硬體自主組件程序及軟體程序結束處理為止。在一些實施例中，處理可並不結束，直至發生所定義事件(諸如，預定義中斷或排程計時器期滿)為止，從而自中間狀態喚醒平台處理器件 110及組件且處理軟體程序中之一或多者。預定義中斷可為由硬體或軟體在起始進入低功率狀態中之前所排程的任何中斷。排程計時器可為經排程以在計時器期滿後即產生中斷或起始由核心進行之處理的任何硬體或軟體計時器或時鐘。
在一些實施例中，功率管理組件115可判定自主硬體組件處理、軟體處理或該兩者何時阻止平台處理器件110進入低功率狀態。功率管理組件115可基於平台處理器件110在預定義時間週期之期滿已期滿之後已進入或尚未進入低功率狀態而做出該判定。預定義時間週期可為諸如平台處理器件110進入低功率狀態所花費之平均時間的任何時間週期。功率管理組件亦可監視自主組件及軟體程序以判定此等組件及程序是否要求額外處理。另外，功率管理組件115可藉由自處理器組件112所接收的指示平台處理器件110處於低功率狀態下之信號來判定平台處理器件110是否處於低功率狀態下。
若功率管理組件115判定一或多個自主硬體組件或軟體程序正阻止平台處理器件110進入低功率狀態，則功率管理組件115等待諸如平台特定時間週期或軟體就緒時間週期之時間週期，且接著做出關於平台處理組件110組件是否處於低功率狀態下之另一判定。在一些實施例中，功率管理組件115可在做出判定之前等待平台特定時間週期及軟體就緒時間週期中之較長者。
平台特定時間週期可為由平台處理器件110所設 定以允許自主硬體組件結束處理資訊之預定義時間。在一些實施例中，一或多個自主硬體組件可將指示結束處理所要求之時間量的時間資訊發送至功率管理組件115。在此實例中，平台時間週期可為由功率管理組件115所接收之最長時間。
軟體就緒時間週期為指示下一軟體事件何時就緒以進行處理之時間週期。在各種實施例中，一或多個軟體程序可將軟體就緒時間資訊發送至功率管理組件115，且該軟體就緒時間週期可為由功率管理組件115所接收之軟體就緒時間週期中之最短者。
在各種實施例中，當功率管理組件115在平台特定時間週期及軟體就緒時間週期中之較長者之後判定平台處理器件尚未進入低功率狀態時，功率管理組件115可產生中斷或喚醒事件，以自Mwait或C3狀態(亦即，中間功率狀態)喚醒諸如處理器組件112之處理組件以處理一或多個軟體程序。可在所定義事件之前產生中斷或喚醒事件。藉由產生未排程中斷或喚醒事件以處理軟體程序，平台處理器件110可以顯著較短之時間量進入低功率狀態。
在一些實施例中，平台處理器件110及功率管理組件115可在處理軟體程序完成之後接收到平台處理器件110準備好進入低功率狀態之另一指示。平台處理器件110可接著進入低功率狀態。然而，在一些實施例中，在平台處理器件110可進入低功率狀態之前，額外自主硬體組件及軟體程序可要求處理。舉例而言，額外程序可已取決於其 可經處理之前結束的其他程序。功率管理組件115可完成與上文及圖2中所較詳細地描述相同之程序，以處理所有自主硬體組件處理及軟體處理。在完成所有自主硬體組件處理及軟體處理之前，可將此程序重複多個反覆。
計算器件105亦可包含控制器120，其可包括微控制器或其他類型之處理電路、記憶體及介面邏輯。在一些實施例中，控制器120可監視並控制電腦系統105之操作，包括(但不限於)監視並控制記憶體器件130及I/O器件140之操作。控制器120亦可監視並控制平台處理器件110之各種態樣，包括(但不限於)電腦系統105之各種組件與平台處理器件110之間的通訊。在各種實施例中，控制器可經由互連件122與平台處理器件110耦接。
記憶體器件130儲存電腦系統105之指令及/或資料。在電腦系統105正執行指令時，記憶體器件130亦可儲存暫時變數或其他中間資訊。I/O器件140為電腦系統105與外部系統或器件之間的介面。I/O器件140可經由連接144與外部系統或器件通訊。連接144可為熟習此項技術者已知之有線或無線或任何其他構件。在一個實施例中，I/O器件140可經由互連件142經平台I/O器件116與平台處理器件110通訊。功率管理組件115、記憶體器件130及I/O器件140亦可經由互連件(未展示)彼此通訊。
電腦系統105中所說明之組件並不意謂為限制性而是出於說明之目的而呈現。在其他實施例中，電腦系統105之組配包括不同於圖1中所展示之組件的其他(較多或 較少)組件。一般熟習此項技術者將瞭解，可在不影響本文中所描述之實施例的工作的情況下使用電腦系統105之其他組配。
圖2包含說明進入低功率狀態之平台處理器件的一個實例之邏輯流程圖。出於明晰之目的，參考圖1之電腦系統105論述邏輯流程。在區塊201處，可起始至低功率狀態之轉變。舉例而言，功率管理組件115可自軟體(諸如，作業系統或任何其他程式)接收指示平台處理器件110可進入低功率狀態之資訊或指令。在一個實例中，作業系統可藉由使平台處理器件110及/或處理器組件112進入中間功率狀態(對應於ACPI C3狀態之此Mwait C狀態)而向平台處理器件110及功率管理組件115指示其可進入低功率狀態。
在決策區塊203處，可做出關於是否平台處理器件110之所有組件處於低功率狀態下之判定。舉例而言，功率管理組件115可在預定義時間週期已期滿之後判定是否所有組件處於低功率狀態下。在另一實例中，功率管理組件115可監視組件、組件程序及軟體程序以判定平台處理器件110是否處於低功率狀態下。在第三實例中，功率管理組件115可藉由檢查施加至處理器組件112及其他平台處理器件110組件的電壓及記憶體之硬體配置(hardware context)，判定平台處理器件110是否處於低功率狀態下。
若在區塊203處判定平台處理器件110處於目標低功率狀態下，則平台處理器件110可保持處於此狀態下，直至事件或中斷自該狀態喚醒平台處理器件110為止。然 而，若在區塊203處判定平台處理器件110並不處於目標低功率狀態下，則功率管理組件115可在區塊205處等待自主硬體組件處理及/或軟體處理完成。
在各種實施例中，功率管理組件115可等待平台特定時間週期及軟體就緒時間週期中之較長者以允許自主硬體組件處理完成。在一些實施例中，功率管理組件115可並不自軟體程序接收軟體就緒時間資訊(如上文所論述)，且可在於決策區塊207處作出關於平台處理器件110是否已進入低功率狀態之另一判定之前僅等待平台特定時間週期。
若在決策區塊207處，功率管理組件115判定平台處理器件115處於低功率狀態下，則邏輯流程可在區塊209處結束。然而，若在決策區塊207處，功率管理組件115判定平台處理器件110並不處於低功率狀態下，則功率管理組件115可產生中斷或喚醒事件，以自Mwait或C3狀態(亦即，中間功率狀態)喚醒諸如處理器組件112之處理組件以處理一或多個軟體程序。可在所定義事件之前產生中斷或喚醒事件。藉由產生未排程中斷或喚醒事件以處理軟體程序，平台處理器件110可以顯著較短之時間量進入低功率狀態。在區塊213處，一或多個處理器組件112可處理軟體程序，且邏輯流程200可重複。舉例而言，自主程序及其他軟體程序可取決於其可經處理之前完成的軟體程序。在各種實施例中，可在平台處理器件110及組件處於低功率狀態下之前，將邏輯流程200重複多個反覆。
圖3A說明用於將平台處理器件轉變至低功率狀 態中之第一活動等級圖300的例示性實施例。第一活動等級圖300說明正常功率狀態等級301、中間功率狀態等級303及低功率狀態等級305。正常功率狀態為當平台處理器件110及組件經完全加電且處理資訊時之狀態。中間功率狀態可為Mwait狀態及/或ACPI C3狀態，其中處理器組件112並未進行處理，但其他自主組件及軟體程序尚未轉變至低功率狀態中。低功率狀態等級305可為當平台處理器件110及組件處於諸如SOix之閒置狀態下時之狀態。
在點307處，活動等級圖300說明功率管理組件115接收到平台處理器件110可進入較低功率狀態之指示。在一個實例中，作業系統可藉由使平台處理器件110及/或處理器組件112進入中間功率狀態(對應於ACPI C3狀態之此Mwait C狀態)而向平台處理器件110及功率管理組件115指示其可進入低功率狀態，如活動等級圖300中所展示。
在活動等級圖300之點309處，平台處理器件可基於由線315所指示之所定義事件轉變回至正常功率狀態中。一旦處於正常功率狀態下，平台處理器件115及核心便可處理阻止平台處理器件115進入低功率狀態之任何軟體程序。一旦已處理軟體程序，平台處理器件110及功率管理組件115便可接收到轉變至較低功率狀態中之另一指示，且可在點311處開始至低功率狀態中之轉變。另外，平台處理器件110可在點313處進入低功率狀態，且保持處於彼狀態下，直至事件或中斷自低功率狀態喚醒平台處理器件110為止。
圖3B/3C說明用於轉變至低功率狀態之第二活動等級圖325及第三活動等級圖350之實施例。在此等實施例中，平台處理器件110及組件可在所定義事件315之前退出中間功率狀態303，以處理軟體程序以用於轉變至低功率狀態中。舉例而言，可自中間功率狀態303中斷或喚醒處理組件，以處理阻擋轉變至較低功率狀態中之自主硬體程序或軟體程序中之一或多者。在點307處，平台處理器件110可接收到平台處理器件110可進入低功率狀態之指示，且至低功率狀態305之轉變可得以起始。平台處理器件110可進入中間功率狀態303(如先前論述)，直至發生平台特定時間週期或軟體就緒時間週期中之較長者的期滿為止。
在一些實施例中，平台處理器件110及功率管理組件115可在由線315所指示之所定義事件之前退出中間功率狀態303。線317及319分別說明當平台特定時間週期及軟體就緒時間週期之期滿得以期滿時的情況。在圖3B中，軟體就緒時間週期在平台特定時間週期之後期滿，且功率管理組件115可等待直至軟體就緒時間週期期滿為止，以在點309處起始轉變回至正常功率狀態303中。然而，如圖3C中所說明，平台特定時間週期可在如由線317所指示之軟體就緒時間之後發生。在此實例中，功率管理組件115可在轉變回至正常功率狀態301中以處理軟體程序之前等待，直至平台特定時間週期期滿為止。
平台處理器件110可進入正常功率狀態301且處理要求完成之任何軟體程序以轉變至低功率狀態305中。平 台處理器件110及核心可在點311處完成此等軟體程序之處理，且可由平台處理器件110或由作業系統藉由使平台處理器件110進入至中間功率狀態303中而起始至低功率狀態311中之另一轉變。在一些實施例中，可完成所有硬體自主處理及軟體處理，且可准許平台處理器件110在點313處進入低功率狀態。
圖3D說明用於將平台處理器件轉變至低功率狀態中之第四活動等級圖375的實施例。第四活動等級圖375類似於活動等級圖350，且在由線317所指示之平台特定時間週期期滿處轉變回至正常功率狀態301中。然而，在此實施例中，當平台處理器件110接收到進入至低功率狀態中之指示時，在點311處並非所有硬體自主程序及軟體程序已完成。舉例而言，一些硬體自主程序及/或軟體程序可取決於其他軟體程序之完成。平台處理器件110及組件可返回至中間功率狀態303中，且在退出中間功率狀態303及處理額外軟體程序之前，等待平台特定時間週期及軟體就緒時間週期中之較長者。
在一個實例中，軟體就緒時間週期可在平台特定時間週期之後發生，如由發生於線327之後的線329所指示。平台處理器件110可接著在點321處轉變回至正常處理狀態301中以處理額外軟體程序。平台處理器件110可結束處理此等軟體程序，且在點323處接收到進入至低功率狀態303中之指示。平台處理器件325可接著在點325處進入低功率狀態。各種實施例並不限於上文所敍述之實例，在一些 實施例中，平台特定時間週期可在軟體就緒時間週期之後期滿。
另外，如先前關於圖2所論述，在平台特定時間週期及軟體就緒時間週期中之較長者期滿之後，功率管理組件115可判定是否完成所有自主程序及軟體程序，且若如此，則可將平台處理器件110轉變至低功率狀態305中。更具體言之，平台處理器件110及組件將不返回至正常功率狀態301中，但將轉變至低功率狀態305。
圖4說明第二邏輯流程400之一個實施例。邏輯流程400可表示由本文中所描述之一或多個實施例執行的操作中之一些或全部。舉例而言，邏輯流程400可說明由系統100(且更特定而言，系統100之電腦系統105)所執行的操作。在圖4中所展示的所說明實施例中，邏輯流程400可包括在區塊402處起始至低功率狀態中之轉變。更具體言之，功率管理組件115可自軟體(諸如，作業系統)接收到使平台處理器件110進入低功率狀態之指示。在一個實例中，該指示可為包括使平台處理器件進入中間功率狀態(諸如，對應於ACPI C3狀態之Mwait C狀態)之指令的資訊。功率管理組件可接著藉由使平台處理器件110進入中間功率狀態而起始至低功率狀態中之轉變。
在區塊404處，邏輯流程400可包括判定程序何時阻止系統完成至較低功率狀態之轉變。在各種實施例中，該程序可為自主硬體程序或軟體程序，且該程序阻止平台處理器件110進入低功率狀態，此係因為該程序未能完成處 理。在一些實施例中，一個以上程序可正阻止平台處理器件110進入低功率狀態。
邏輯流程400亦可包括在執行所定義事件之前自中間功率狀態中斷處理器以處理程序。特定言之，平台處理器件110之功率管理組件115可等待平台特定時間週期或軟體就緒時間週期中之較長者，且接著中斷諸如處理器組件112之處理器以處理或計算阻止平台處理器件110進入低功率狀態之(若干)程序。在一些實施例中，平台處理器件110可無需處理一或多個程序而進入低功率，此係因為硬體自主程序能夠在平台特定時間週期期滿之前完成。
圖5說明可體現系統100之計算器件500的實施例。在諸實施例中，例如，器件500可實施為具有無線能力之行動計算器件。行動計算器件可係指具有處理系統及行動電源或電源供應器(諸如，一或多個電池)之任何器件。
如上文所描述，行動計算器件之實例可包括個人電腦(PC)、膝上型電腦、超膝上型電腦、平板電腦、觸控板、攜帶型電腦、手持型電腦、掌上型電腦、個人數位助理(PDA)、蜂巢式電話、組合蜂巢式電話/PDA、電視、智慧型器件(例如，智慧型手機、智慧型平板電腦或智慧型電視)、行動網際網路器件(MID)、傳訊器件、資料通訊器件等。
行動計算器件之實例亦可包括經配置以由個人佩戴之電腦，諸如腕式電腦、手指式電腦、環式電腦、鏡片式電腦、帶夾式電腦、臂帶式電腦、鞋式電腦、服裝式 電腦及其他可佩帶式電腦。在諸實施例中，例如，行動計算器件可實施為能夠執行電腦應用程式以及語音通訊及/或資料通訊之智慧型手機。儘管作為實例，可藉由實施為智慧型手機之行動計算器件描述一些實施例，但可瞭解，亦可使用其他無線行動計算器件實施其他實施例。實施例並不限於此上下文中。
如圖5中所展示，器件500可包括顯示器554、導覽控制器550、使用者介面553、外殼555、I/O器件556及天線557。顯示器554可包括用於顯示適合於行動計算器件之資訊的任何合適顯示單元。導覽控制器550可包括可用於與使用者介面553互動之一或多個導覽特徵。I/O器件556可包括用於將資訊鍵入至行動計算器件中的任何合適I/O器件。用於I/O器件556之實例可包括文數字鍵盤、數字小鍵盤、觸控板、輸入鍵、按鈕、開關、搖臂開關、麥克風、揚聲器、語音辨識器件及軟體等。亦可借助於麥克風將資訊鍵入至器件500中。可由語音辨識器件數位化此資訊。實施例並不限於此上下文中。
圖6說明適於實施如先前所描述之各種實施例的例示性計算架構600之實施例。在一個實施例中，計算架構600可包含計算器件115或實施為該計算器件之部分。
如本申請案中所使用，術語「系統」及「組件」意欲指為硬體、硬體與軟體之組合、軟體抑或執行中之軟體的電腦相關實體，由例示性計算架構600提供該等實體之實例。舉例而言，組件可為(但不限於)執行於處理器上之程 序、處理器、硬碟機、(光學及/或磁性儲存媒體之)多個儲存磁碟機、物件、可執行碼、執行緒、程式及/或電腦。借助於說明，執行於伺服器上之應用程式及伺服器兩者可為組件。一或多個組件可駐留於程序及/或執行緒內，且組件可區域化於一個電腦上及/或分散於兩個或兩個以上電腦之間。另外，組件可藉由各種類型之通訊媒體以通訊方式耦接至彼此以協調操作。協調可涉及資訊之單向或雙向交換。舉例而言，組件可傳達呈經由通訊媒體傳達之信號形式的資訊。資訊可實施為分配至各種信號線之信號。在此等分配中，各訊息為信號。然而，其他實施例可替代性地利用資料訊息。可橫跨各種連接發送此等資料訊息。例示性連接包括並列介面、串列介面及匯流排介面。
計算架構600包括各種常見計算元件，諸如一或多個處理器、多核心處理器、共處理器、記憶體單元、晶片組、控制器、周邊器件、介面、振盪器、計時器件、視訊卡、音訊卡、多媒體輸入/輸出(I/O)組件、電源供應器等。然而，實施例並不限於由計算架構600進行之實施。
如圖6中所展示，計算架構600包含處理單元604、系統記憶體606及系統匯流排608。處理單元604可為各種市售處理器中之任一者，諸如參看圖1中所展示之平台處理器件110所描述之彼等處理器。
系統匯流排608為系統組件提供介面，包括(但不限於)系統記憶體606至處理單元604之介面。系統匯流排608可為可進一步互連至記憶體匯流排(在具有或不具有記 憶體控制器之情況下)、周邊器件匯流排及使用多種市售匯流排架構中之任一者的區域匯流排的若干類型之匯流排結構中之任一者。介面配接器可經由槽架構連接至系統匯流排608。實例槽架構可包括(但不限於)加速圖形埠(AGP)、卡匯流排、(擴展式)工業標準架構((E)ISA)、微頻道架構(MCA)、NuBus、周邊組件互連(擴展式)(PCI(X))、快速PCI、個人電腦記憶卡國際協會(PCMCIA)及其類似者。
計算架構600可包含或實施各種製品。製品可包含用以儲存邏輯之電腦可讀儲存媒體。電腦可讀儲存媒體之實例可包括能夠儲存電子資料之任何有形媒體，包括依電性記憶體或非依電性記憶體、可卸除式或非可卸除式記憶體、可抹除或非可抹除記憶體、可寫入或可重寫記憶體等。邏輯之實例可包括使用任何合適類型之程式碼實施的可執行電腦程式指令，諸如原始程式碼、已編譯程式碼、已解譯程式碼、可執行碼、靜態程式碼、動態程式碼、物件導向式程式碼、視覺程式碼及其類似者。實施例亦可至少部分實施為非暫時性電腦可讀媒體中或上所含有之指令，可由一或多個處理器讀取並執行該等指令以使得能夠執行本文中所描述之操作。
系統記憶體606可包括呈一或多個較高速度記憶體單元形式的各種類型之電腦可讀儲存媒體，諸如唯讀記憶體(ROM)、隨機存取記憶體(RAM)、動態RAM(DRAM)、雙資料速率DRAM(DDRAM)、同步DRAM(SDRAM)、靜態RAM(SRAM)、可規劃ROM(PROM)、可抹除可規劃ROM (EPROM)、電可抹除可規劃ROM(EEPROM)、快閃記憶體、諸如鐵電聚合物記憶體之聚合物記憶體、雙向記憶體、相變式或鐵電式記憶體、矽氧化氮氧化矽(SONOS)記憶體、磁性卡或光學卡、諸如獨立磁碟冗餘陣列(RAID)磁碟機之器件陣列、固態記憶體器件(例如，USB記憶體、固態磁碟機(SSD))及適於儲存資訊之任何其他類型之儲存媒體。在圖6中所展示之所說明實施例中，系統記憶體606可包括非依電性記憶體610及/或依電性記憶體612。基本輸入/輸出系統(BIOS)可儲存於非依電性記憶體610中。
電腦602可包括呈一或多個較低速度記憶體單元形式的各種類型之電腦可讀儲存媒體，包括內部(或外部)硬碟機(HDD)614、用以自可卸除式磁碟618讀取或寫入至該磁碟的磁性軟碟機(FDD)616，及用以自可卸除式光碟622(例如，CD-ROM或DVD)讀取或寫入至該光碟的光碟機620。HDD 614、FDD 616及光碟機620可分別藉由HDD介面624、FDD介面626及光碟機介面628連接至系統匯流排608。用於外部磁碟機實施之HDD介面624可包括通用串列匯流排(USB)及IEEE 1394介面技術中之至少一者或兩者。
磁碟機及相關聯電腦可讀媒體提供對資料、資料結構、電腦可執行指令等之依電性及/或非依電性儲存。舉例而言，數個程式模組可儲存於磁碟機及記憶體單元610、612中，該等程式模組包括作業系統630、一或多個應用程式632、其他程式模組634及程式資料636。在一個實施例中，一或多個應用程式632、其他程式模組634及程式資料 636可包括(例如)系統105之各種應用程式及/或組件。
使用者可經由一或多個有線/無線輸入器件(例如，鍵盤638及指標器件(諸如，滑鼠640))將命令及資訊鍵入至電腦602中。其他輸入器件可包括麥克風、紅外(IR)遙控器、射頻(RF)遙控器、遊戲板、觸控筆、讀卡器、硬體鎖、指紋讀取器、手套、圖形平板電腦、搖桿、鍵盤、視網膜讀取器、觸控式螢幕(例如，電容性、電阻性等)、軌跡球、軌跡墊、感測器、觸控筆及其類似者。此等及其他輸入器件常常經由耦接至系統匯流排608之輸入器件介面642連接至處理單元604，但可由諸如並列埠、IEEE 1394串列埠、遊戲埠、USB埠、IR介面等之其他介面連接。
監視器644或其他類型之顯示器件亦經由介面(諸如，視訊配接器646)連接至系統匯流排608。監視器644可在電腦602內部或外部。除監視器644之外，電腦通常包括其他周邊輸出器件，諸如揚聲器、印表機等。
電腦602可經由至一或多個遠端電腦(諸如，遠端電腦648)之有線及/或無線通訊在使用邏輯連接之網路連接環境中操作。遠端電腦648可為工作站、伺服器電腦、路由器、個人電腦、攜帶型電腦、基於微處理器之娛樂器具、同級器件或其他常見網路節點，且通常包括關於電腦602所描述之元件中的許多或全部，但出於簡潔之目的，僅說明記憶體/儲存器件650。所描繪之邏輯連接包括至區域網路(LAN)652及/或大型網路(例如，廣域網路(WAN)654)之有線/無線連接性。此等LAN及WAN網路連接環境常見於辦公 室及公司中，且促進企業範圍之電腦網路(諸如，企業內部網路)，所有此等網路皆可連接至全域通訊網路(例如，網際網路)。
當用於LAN網路連接環境中時，電腦602經由有線及/或無線通訊網路介面或配接器656連接至LAN 652。配接器656可促進至LAN 652之有線及/或無線通訊，LAN亦可包括安置於其上的用於與配接器656之無線功能性通訊的無線存取點。
當用於WAN網路連接環境中時，電腦602可包括數據機658或連接至WAN 654上之通訊伺服器，或具有用於在WAN 654上建立通訊(諸如，借助於網際網路)之其他構件。可在有線及/或無線器件內部或外部的數據機658經由輸入器件介面642連接至系統匯流排608。在網路連接環境中，關於電腦602所描繪之程式模組或其部分可儲存於遠端記憶體/儲存器件650中。將瞭解，所展示之網路連接係例示性的，且在電腦之間建立通訊鏈路之其他構件可被使用。
電腦602可操作以使用IEEE 802系列標準與有線及無線器件或實體通訊，諸如以可操作方式安置於無線通訊(例如，IEEE 802.11空中調變技術)中之無線器件。此技術至少包括WiFi(或無線保真)、WiMax及BluetoothTM無線技術、3G、4G、LTE無線技術以及其他技術。因此，通訊可為如同習知網路之預定義結構或簡單地為至少兩個器件之間的特用通訊。WiFi網路使用稱為IEEE 802.11x(a、b、g、n等)之無線電技術以提供安全、可靠、快速之無線連接性。 WiFi網路可用以將電腦連接至彼此、連接至網際網路且連接至有線網路(其使用IEEE 802.3相關媒體及功能)。
如先前參看圖1至圖6所描述的電腦系統105之各種元件可包含各種硬體元件、軟體元件或兩者之組合。硬體元件之實例可包括器件、邏輯器件、組件、處理器、微處理器、電路、處理器、電路元件(例如，電晶體、電阻器、電容器、電感器等)、積體電路、特殊應用積體電路(ASIC)、可規劃邏輯器件(PLD)、數位信號處理器(DSP)、場可規劃閘陣列(FPGA)、記憶體單元、邏輯閘、暫存器、半導體器件、晶片、微晶片、晶片組等。軟體元件之實例可包括軟體組件、程式、應用程式、電腦程式、應用程式、系統程式、軟體開發程式、機器程式、作業系統軟體、中間軟體、韌體、軟體模組、常式、次常式、函式、方法、程序、軟體介面、應用程式介面(API)、指令集、計算程式碼、電腦程式碼、碼段、電腦碼段、字、值、符號或其任何組合。然而，是否使用硬體元件及/或軟體元件實施實施例之判定可根據如給定實施所需要的任何數目個因素而變化，該等因素諸如所要之計算速率、功率位準、耐熱性、處理循環預算、輸入資料速率、輸出資料速率、記憶體資源、資料匯流排速度及其他設計或效能約束。
詳細之揭示內容現轉向提供與其他實施例有關之實例。下文所提供之實例一至三十一(1至31)意欲為例示性且非限制性的。
在一第一實例中，一種裝置或計算器件可包括一 平台處理器件，其包含一處理器組件及一功率管理組件，該功率管理組件用以起始至一較低功率狀態中之一轉變且判定一器件程序阻止該平台處理器件完成至該較低功率狀態之該轉變，該功率管理組件用以在執行一所定義事件之前自一中間功率狀態中斷該處理器組件，以便計算或執行該程序。
在一第二實例中且為促成該第一實例，該器件程序用以包含一軟體程序或一自主硬體程序，且該功率管理組件用以判定該軟體程序或該自主硬體程序何時阻止該平台處理器件轉變至該低功率狀態中。
在一第三實例中且為促成該等先前實例中之任一者，該裝置或計算器件可包括用以在中斷該處理器組件之前等待一平台特定計時器週期之該功率管理組件。
在一第四實例中且為促成該等先前實例中之任一者，該裝置或計算器件可包括用以判定一平台特定時間週期或一軟體就緒時間週期中之哪一者較長且在中斷該處理器組件之前等待該平台特定時間週期或該軟體就緒時間週期中之該較長者的該功率管理組件。
在一第五實例中且為促成該等先前實例中之任一者，該所定義事件包含一所定義中斷或一計時器之一期滿，該所定義事件在該平台特定時間週期及該軟體就緒時間週期之該期滿之後發生。
在一第六實例中且為促成該等先前實例中之任一者，該軟體就緒時間週期用以指示一軟體程序可何時處 理一任務，且該平台特定時間週期用以指示自主硬體程序何時完成。
在一第七實例中且為促成該等先前實例中之任一者，一裝置或計算器件可包括用以等待一或多個自主硬體程序完成且在該一或多個自主硬體程序完成時將該平台處理器件轉變至該較低功率狀態之該功率管理組件。
在一第八實例中且為促成該等先前實例中之任一者，該裝置或計算器件可包括用以執行阻止該裝置進入該較低功率狀態之該程序且在完成執行之後通知該平台處理器件進入至該較低功率狀態中之該處理器組件。
在一第九實例中且為促成該等先前實例中之任一者，該裝置或計算器件可包括用以判定該程序何時阻止進入至該較低功率狀態中、該平台處理器件在一平台特定時間週期期滿或一或多個自主硬體程序之處理完成之後何時不進入該低功率狀態的該功率管理組件。
在一第十實例中且為促成該等先前實例中之任一者，一裝置或計算器件可包括一記憶體、一圖形處理單元及一輸入/輸出(I/O)器件。
在一第十一實例中且為促成該等先前實例中之任一者，一種物品包含一電腦可讀儲存媒體，其含有在執行時使得一處理器進行如下操作之多個指令：起始至一較低功率狀態中之一轉變；判定一器件程序阻止系統完成至該較低功率狀態之該轉變；及在執行一所定義事件之前自一中間功率狀態中斷該處理器以便處理該程序。
在一第十二實例中且為促成該等先前實例中之任一者，該器件程序用以包含一軟體程序或一自主硬體程序，且該等多個指令在由該處理器執行時使得該系統判定該軟體程序或該自主硬體程序何時阻止該系統轉變至該低功率狀態中。
在一第十三實例中且為促成該等先前實例中之任一者，一物品可包括一電腦可讀儲存媒體，其含有在執行時使得一處理器在中斷該處理器組件之前等待一平台特定計時器週期的多個指令。
在一第十四實例中且為促成該等先前實例中之任一者，一物品可包括一電腦可讀儲存媒體，其含有在執行時使得一處理器進行如下操作之多個指令：判定一平台特定時間週期或一軟體就緒時間週期中之哪一者較長；及在中斷該處理組件之前等待該平台特定時間週期或該軟體就緒時間週期中之該較長者。
在一第十五實例中且為促成該等先前實例中之任一者，該軟體就緒時間週期用以指示該軟體程序可何時處理一任務，且該平台特定時間週期用以指示自主硬體程序何時完成。
在一第十六實例中且為促成該等先前實例中之任一者，該所定義事件包含所定義中斷或一計時器之期滿，該所定義事件在該平台特定時間週期及該軟體就緒時間週期之該期滿之後發生。
在一第十七實例中且為促成該等先前實例中之 任一者，一物品可包括一電腦可讀儲存媒體，其含有在執行時使得一處理器進行如下操作之多個指令：等待一或多個自主硬體程序完成；及在該一或多個自主硬體程序完成時，將平台處理器件轉變至該較低功率狀態。
在一第十八實例中且為促成該等先前實例中之任一者，一物品可包括一電腦可讀儲存媒體，其含有在執行時使得一處理器進行如下操作之多個指令：執行阻止該系統進入該較低功率狀態之該程序；及在完成該程序之後進入該較低功率狀態。
在一第十九實例中且為促成該等先前實例中之任一者，一物品可包括一電腦可讀儲存媒體，其含有在執行時使得一處理器進行如下操作之多個指令：判定該程序何時阻止進入至該較低功率狀態中，及該系統在一平台特定時間週期期滿或一或多個自主硬體程序之處理完成之後何時不進入該低功率狀態。
在一第二十實例中且為促成該等先前實例中之任一者，一種方法可包括：起始至一較低功率狀態中之一轉變；判定一器件程序阻止一平台處理器件完成至該較低功率狀態之該轉變；及在執行一所定義事件之前自一中間功率狀態中斷一處理組件以便處理該程序。
在一第二十一實例中且為促成該等先前實例中之任一者，一方法可包括判定軟體程序或自主硬體程序何時阻止該平台處理器件轉變至該低功率狀態中。
在一第二十二實例中且為促成該等先前實例中 之任一者，一方法可包括判定一平台特定時間週期或一軟體就緒時間週期中之哪一者較長；及在中斷該處理組件之前等待該平台特定時間週期或該軟體就緒時間週期中之該較長者。
在一第二十三實例中且為促成該等先前實例中之任一者，一方法可包括等待一或多個自主硬體程序完成；及在該一或多個自主硬體程序完成時將該平台處理器件轉變至該低功率狀態。
在一第二十四實例中且為促成該等先前實例中之任一者，一方法可包括執行阻止該系統進入該較低功率狀態之該程序；及在該程序完成之後進入該較低功率狀態。
在一第二十五實例中且為促成該等先前實例中之任一者，一方法可包括判定該程序何時阻止進入至該較低功率狀態中，及該系統在一平台特定時間週期期滿或一或多個自主硬體程序之處理完成之後何時不進入該低功率狀態。
在一第二十六實例中且為促成該等先前實例中之任一者，一種控制器可包括邏輯，其至少一部分在硬體中，該邏輯用以：起始至較低功率狀態中之一轉變且判定一器件程序阻止平台處理器件完成至該較低功率狀態之該轉變，且在執行一所定義事件之前自一中間功率狀態中斷處理器組件以便計算該程序。
在一第二十七實例中且為促成該等先前實例中之任一者，一控制器可包括邏輯，其至少一部分在硬體中， 該邏輯用以在中斷該處理器組件之前等待一平台特定計時器週期。
在一第二十八實例中且為促成該等先前實例中之任一者，一控制器可包括邏輯，其至少一部分在硬體中，該邏輯用以判定一平台特定時間週期或一軟體就緒時間週期中之哪一者較長，且該邏輯用以在中斷該處理器組件之前等待該平台特定時間週期或該軟體就緒時間週期中之該較長者。
在一第二十九實例中且為促成該等先前實例中之任一者，一控制器可包括邏輯，其至少一部分在硬體中，該邏輯用以等待一或多個自主硬體程序完成，且在該一或多個自主硬體程序完成時，將該平台處理器件轉變至該較低功率狀態。
在一第三十實例中且為促成該等先前實例中之任一者，一控制器可包括邏輯，其至少一部分在硬體中，該邏輯用以執行阻止裝置進入該較低功率狀態之該程序，且在完成執行之後通知該平台處理器件進入至該較低功率狀態中。
在一第三十一實例中且為促成該等先前實例中之任一者，一控制器可包括邏輯，其至少一部分在硬體中，該邏輯用以判定該程序何時阻止進入至該較低功率狀態中、該平台處理器件在一平台特定時間週期期滿或一或多個自主硬體程序之處理完成之後何時不進入該低功率狀態。
可使用表達式「一個實施例」或「一實施例」連同其衍生詞描述一些實施例。此等術語意謂結合實施例所描述之特定特徵、結構或特性包括於至少一個實施例中。本說明書中之各處出現的片語「在一個實施例中」未必皆係指同一實施例。另外，可使用表達式「耦接」及「連接」連同其衍生詞描述一些實施例。此等術語未必意欲為彼此同義。舉例而言，可使用術語「連接」及/或「耦接」描述一些實施例，以指示兩個或兩個以上元件彼此直接實體或電接觸。然而，術語「耦接」亦可意謂兩個或兩個以上元件並不彼此直接接觸，但仍彼此合作或互動。
應強調，提供摘要以允許讀者快速確定技術揭示內容之本質。伴隨以下理解來提交該摘要：摘要將不會用於解譯或限制申請專利範圍之範疇或含義。另外，在前述實施方式中可見，出於精簡本發明之目的而在單一實施例中將各種特徵分組在一起。不應將本發明之此方法解譯為反映以下意圖：相比於各請求項中所明確敍述，所主張之實施例要求較多特徵。更確切而言，如以下申請專利範圍所反映，本發明標的物在於少於單一所揭示實施例之所有特徵。因此，以下申請專利範圍據此併入實施方式中，其中各請求項就其自身而言作為單獨實施例。在所附申請專利範圍中，術語「包括」及「其中(in which)」分別用作各別術語「包含」及「其中(wherein)」之直白英文等效物。此外，術語「第一」、「第二」、「第三」等僅僅用作標記，且並不意欲對其物件強加數值要求。
上文已描述之內容包括所揭示架構之實例。當然，不可能描述組件及/或方法之各可設想組合，但一般技術者可認識到許多其他組合及排列係可能的。因此，新穎架構意欲涵蓋屬於所附申請專利範圍之精神及範疇內的所有此等更改、修改及變化。
100‧‧‧系統
105‧‧‧電腦系統/計算器件
110‧‧‧平台處理器件
112‧‧‧處理器組件
114‧‧‧圖形處理單元
115‧‧‧功率管理組件
116‧‧‧平台I/O器件
118‧‧‧平台記憶體器件
120‧‧‧控制器
122、132、142‧‧‧互連件
130‧‧‧記憶體器件
140、‧‧‧輸入/輸出(I/O)器件
144‧‧‧連接

Claims (25)

  1. 一種裝置，其包含：一平台處理器件，其包含一處理器組件及一功率管理組件，該功率管理組件用以起始至一較低功率狀態中之一轉變且判定一器件程序阻止該平台處理器件完成至該較低功率狀態之該轉變，該功率管理組件用以在執行一所定義事件之前自一中間功率狀態中斷該處理器組件，以便處理該器件程序。
  2. 如請求項1之裝置，該器件程序用以包含一軟體程序或一自主硬體程序，且該功率管理組件用以判定該軟體程序或該自主硬體程序何時阻止該平台處理器件轉變至該低功率狀態中。
  3. 如請求項1之裝置，該功率管理組件用以在中斷該處理器組件之前等待一平台特定計時器週期。
  4. 如請求項1之裝置，該功率管理組件用以判定一平台特定時間週期或一軟體就緒時間週期中之哪一者較長，且在中斷該處理器組件之前等待該平台特定時間週期或該軟體就緒時間週期中之該較長者。
  5. 如請求項4之裝置，該所定義事件包含一所定義中斷或一計時器之一期滿，該所定義事件在該平台特定時間週期及該軟體就緒時間週期之該期滿之後發生。
  6. 如請求項4之裝置，該軟體就緒時間週期用以指示一軟體程序何時可處理一任務，且該平台特定時間週期用以 指示自主硬體程序何時完成。
  7. 如請求項1之裝置，該功率管理組件用以等待一或多個自主硬體程序完成，且在該一或多個自主硬體程序完成時，將該平台處理器件轉變至該較低功率狀態。
  8. 如請求項1之裝置，該處理器組件用以執行阻止該裝置進入該較低功率狀態之該程序，且在完成執行之後通知該平台處理器件進入至該較低功率狀態中。
  9. 如請求項1之裝置，該功率管理組件用以判定何時該程序阻止進入至該較低功率狀態中當該平台處理器件在一平台特定時間週期期滿或是一或多個自主硬體程序之處理完成之後不進入該低功率狀態時。
  10. 一種包含一電腦可讀儲存媒體之物品，該儲存媒體含有在執行時使得一處理器進行如下操作之多個指令：起始至一較低功率狀態中之一轉變；判定一器件程序阻止一系統完成至該較低功率狀態之該轉變；以及在執行一所定義事件之前自一中間功率狀態中斷該處理器，以便處理該器件程序。
  11. 如請求項10之物品，該器件程序用以包含一軟體程序或一自主硬體程序，且該等多個指令在由該處理器執行時使得該系統判定該軟體程序或該自主硬體程序何時阻止該系統轉變至該低功率狀態中。
  12. 如請求項10之物品，其包含該電腦可讀儲存媒體，該儲存媒體含有在執行時使得該處理器在中斷該處理器組 件之前等待一平台特定計時器週期的該等多個指令。
  13. 如請求項10之物品，其包含該電腦可讀儲存媒體，該儲存媒體含有在執行時使得該處理器進行如下操作之該等多個指令：判定一平台特定時間週期或一軟體就緒時間週期中之哪一者較長；以及在中斷該處理組件之前等待該平台特定時間週期或該軟體就緒時間週期中之該較長者。
  14. 如請求項10之物品，其包含該電腦可讀儲存媒體，該儲存媒體含有在執行時使得該處理器進行如下操作之該等多個指令：等待一或多個自主硬體程序完成；以及在該一或多個自主硬體程序完成時將該平台處理器件轉變至該較低功率狀態。
  15. 如請求項10之物品，其包含該電腦可讀儲存媒體，該儲存媒體含有在執行時使得該處理器進行如下操作之該等多個指令：執行阻止該系統進入該較低功率狀態之該程序；以及在完成該程序之後進入該較低功率狀態。
  16. 如請求項10之物品，其包含該電腦可讀儲存媒體，該儲存媒體含有在執行時使得該處理器進行如下操作之該等多個指令：判定何時該程序阻止進入至該較低功率狀態中，及 判定該系統在一平台特定時間週期期滿或是一或多個自主硬體程序之處理完成之後何時不進入該低功率狀態。
  17. 一種控制器，其包含至少一部分在硬體中之邏輯，該邏輯用以：起始至較低功率狀態中之一轉變，且判定一器件程序阻止平台處理器件完成至該較低功率狀態之該轉變，在執行一所定義事件之前，自一中間功率狀態中斷該處理器組件以便處理該器件程序。
  18. 如請求項17之控制器，該器件程序用以包含一軟體程序或一自主硬體程序，且該邏輯用以判定該軟體程序或該自主硬體程序何時阻止該平台處理器件轉變至該低功率狀態中。
  19. 如請求項17之控制器，該邏輯用以在中斷該處理器組件之前等待一平台特定計時器週期。
  20. 如請求項17之控制器，該邏輯用以判定一平台特定時間週期或一軟體就緒時間週期中之哪一者較長，且該邏輯用以在中斷該處理器組件之前等待該平台特定時間週期或該軟體就緒時間週期中之該較長者。
  21. 如請求項20之控制器，該所定義事件包含一所定義中斷或一計時器之一期滿，該所定義事件在該平台特定時間週期及該軟體就緒時間週期之該期滿之後發生。
  22. 如請求項21之控制器，該軟體就緒時間週期用以指示一軟體程序何時可處理一任務，且該平台特定時間週期用 以指示自主硬體程序何時完成。
  23. 如請求項17之控制器，該邏輯用以等待一或多個自主硬體程序完成，且在該一或多個自主硬體程序完成時將該平台處理器件轉變至該較低功率狀態。
  24. 如請求項17之控制器，該邏輯用以執行阻止該裝置進入該較低功率狀態之該程序，且在完成執行之後通知該平台處理器件進入至該較低功率狀態中。
  25. 如請求項17之控制器，該邏輯用以判定何時該程序阻止進入至該較低功率狀態中當該平台處理器件在一平台特定時間週期期滿或是一或多個自主硬體程序之處理完成之後不進入該低功率狀態時。
TW103132647A 2013-09-27 2014-09-22 用於進入低功率狀態之設備、物品及控制器 TWI578152B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/040,118 US9459683B2 (en) 2013-09-27 2013-09-27 Techniques for entering a low power state

Publications (2)

Publication Number Publication Date
TW201514680A true TW201514680A (zh) 2015-04-16
TWI578152B TWI578152B (zh) 2017-04-11

Family

ID=52741364

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103132647A TWI578152B (zh) 2013-09-27 2014-09-22 用於進入低功率狀態之設備、物品及控制器
TW106100865A TW201738687A (zh) 2013-09-27 2014-09-22 用於進入低功率狀態之設備、物品及控制器（二）

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106100865A TW201738687A (zh) 2013-09-27 2014-09-22 用於進入低功率狀態之設備、物品及控制器（二）

Country Status (3)

Country Link
US (2) US9459683B2 (zh)
CN (1) CN104516477B (zh)
TW (2) TWI578152B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI596511B (zh) * 2016-04-15 2017-08-21 致伸科技股份有限公司 輸入模組
CN107305439A (zh) * 2016-04-21 2017-10-31 致伸科技股份有限公司 输入模块

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI510910B (zh) * 2013-11-11 2015-12-01 Wistron Corp 電腦系統及其遠端控制方法
US20150355942A1 (en) * 2014-06-04 2015-12-10 Texas Instruments Incorporated Energy-efficient real-time task scheduler
US9746908B2 (en) * 2015-02-25 2017-08-29 Advanced Micro Devices, Inc. Pruning of low power state information for a processor
US20170300101A1 (en) * 2016-04-14 2017-10-19 Advanced Micro Devices, Inc. Redirecting messages from idle compute units of a processor
US11340683B2 (en) * 2020-03-27 2022-05-24 Intel Corporation Power management circuitry for controlling a power state transition based on a predetermined time limit

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6785564B1 (en) * 1999-08-31 2004-08-31 Broadcom Corporation Method and apparatus for latency reduction in low power two way communications equipment applications in hybrid fiber coax plants
AU2552701A (en) * 2000-01-13 2001-07-24 Access Co., Ltd. Computer system and power saving control method therefor
US7069367B2 (en) * 2000-12-29 2006-06-27 Intel Corporation Method and apparatus for avoiding race condition with edge-triggered interrupts
US6961859B2 (en) * 2002-01-30 2005-11-01 Hewlett Packard Development Company, L.P Computing device having programmable state transitions
US7197654B2 (en) * 2002-04-11 2007-03-27 International Business Machines Corporation Method and apparatus for managing low power processor states
US20050076254A1 (en) * 2003-10-01 2005-04-07 Robinson Michael A. Sleep recovery circuit and method
US20050239518A1 (en) * 2004-04-21 2005-10-27 D Agostino Anthony Systems and methods that provide enhanced state machine power management
US7363523B2 (en) * 2004-08-31 2008-04-22 Intel Corporation Method and apparatus for controlling power management state transitions
EP1677175B1 (en) * 2004-12-31 2013-08-28 ST-Ericsson SA Dynamic power management in system on chips (SOC)
US7493505B2 (en) * 2005-12-13 2009-02-17 Silicon Laboratories Inc. MCU with low power mode of operation
TWI326817B (en) * 2006-07-07 2010-07-01 Via Tech Inc A power saving method and a system thereof applied to a cpu
JP4531020B2 (ja) * 2006-08-01 2010-08-25 ルネサスエレクトロニクス株式会社 半導体集積回路
JP4517303B2 (ja) * 2006-12-28 2010-08-04 ソニー株式会社 情報処理装置、起動方法、およびプログラム
US8156362B2 (en) * 2008-03-11 2012-04-10 Globalfoundries Inc. Hardware monitoring and decision making for transitioning in and out of low-power state
US8762759B2 (en) * 2008-04-10 2014-06-24 Nvidia Corporation Responding to interrupts while in a reduced power state
US8112647B2 (en) * 2008-08-27 2012-02-07 Globalfoundries Inc. Protocol for power state determination and demotion
US8028181B2 (en) * 2008-09-19 2011-09-27 Intel Corporation Processor power consumption control and voltage drop via micro-architectural bandwidth throttling
US8365308B2 (en) * 2008-09-26 2013-01-29 Broadcom Corporation Method and system for a secure power management scheme
KR101607856B1 (ko) * 2010-01-04 2016-04-11 삼성전자 주식회사 광디스크 재생 장치 및 그 제어방법
JP5134022B2 (ja) * 2010-01-17 2013-01-30 レノボ・シンガポール・プライベート・リミテッド プロセッサの電圧制御の方法
JP2011170709A (ja) * 2010-02-19 2011-09-01 Ricoh Co Ltd ネットワーク制御装置、画像形成装置、画像形成システム、省エネ制御方法、及び省エネ制御プログラム
US8839006B2 (en) * 2010-05-28 2014-09-16 Nvidia Corporation Power consumption reduction systems and methods
US8700936B2 (en) * 2010-12-03 2014-04-15 Schneider Electric It Corporation Modular gating of microprocessor low-power mode
JP5731867B2 (ja) * 2011-03-23 2015-06-10 キヤノン株式会社 情報処理装置、その制御方法、及びプログラム
WO2013082807A1 (zh) * 2011-12-09 2013-06-13 华为技术有限公司 数据交换设备低功耗实现方法及其装置和数据交换设备
US8775838B2 (en) * 2012-02-01 2014-07-08 Texas Instruments Incorporated Limiting the number of unexpected wakeups in a computer system implementing a power-saving preemptive wakeup method from historical data
US9329658B2 (en) * 2012-12-28 2016-05-03 Intel Corporation Block-level sleep logic
JP6127682B2 (ja) * 2013-04-18 2017-05-17 富士ゼロックス株式会社 処理制御装置、画像処理装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI596511B (zh) * 2016-04-15 2017-08-21 致伸科技股份有限公司 輸入模組
CN107305439A (zh) * 2016-04-21 2017-10-31 致伸科技股份有限公司 输入模块
CN107305439B (zh) * 2016-04-21 2020-04-10 致伸科技股份有限公司 输入模块

Also Published As

Publication number Publication date
TWI578152B (zh) 2017-04-11
CN104516477B (zh) 2018-03-27
US9459683B2 (en) 2016-10-04
US20150095676A1 (en) 2015-04-02
TW201738687A (zh) 2017-11-01
US20170249008A1 (en) 2017-08-31
CN104516477A (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
TWI578152B (zh) 用於進入低功率狀態之設備、物品及控制器
JP6074351B2 (ja) イベント処理のためのターボ性能を向上させる方法および装置
KR101677820B1 (ko) 스케줄링된 리소스 셋트 천이들을 이용하여 휴대용 컴퓨팅 디바이스에 대한 워크 로드 추정을 통한 전력 절약
US8762759B2 (en) Responding to interrupts while in a reduced power state
US10007321B2 (en) Enhancing power-performance efficiency in a computer system when bursts of activity occurs when operating in low power
US9195285B2 (en) Techniques for platform duty cycling
US11435816B2 (en) Processor having accelerated user responsiveness in constrained environment
CN107533354B (zh) 控制处理器的处理引擎的性能状态
CN104024980A (zh) 连接的待机睡眠状态
CN109564526B (zh) 使用封装和线程提示信息的组合来控制处理器的性能状态
CN105183128A (zh) 强制处理器进入低功率状态
TW201809951A (zh) 用以提供多晶片封裝之熱參數報告的裝置與方法
TWI609260B (zh) 用於使平台子系統平行進入一較低功率狀態之技術
CN109478086B (zh) 至少部分地基于平台电容来控制处理器的电流消耗
US20140281635A1 (en) Reducing power consumption during idle state
US11663106B2 (en) Systems and methods for mitigating failure to enter standby mode
US10338665B2 (en) Microcontroller power reduction system and method