TW201511486A - 用於無線電波形產生裝置的任意無線電波形技術方案之執行時生成、指派、部署及更新技術 - Google Patents

用於無線電波形產生裝置的任意無線電波形技術方案之執行時生成、指派、部署及更新技術 Download PDF

Info

Publication number
TW201511486A
TW201511486A TW103114368A TW103114368A TW201511486A TW 201511486 A TW201511486 A TW 201511486A TW 103114368 A TW103114368 A TW 103114368A TW 103114368 A TW103114368 A TW 103114368A TW 201511486 A TW201511486 A TW 201511486A
Authority
TW
Taiwan
Prior art keywords
technology
waveform
block
data
technologies
Prior art date
Application number
TW103114368A
Other languages
English (en)
Other versions
TWI551068B (zh
Inventor
Harry B Marr
Daniel Thompson
William B Noble
Paul Yue
Steven G Danielson
Julia Karl
Larisa Angelique Natalya Stephan
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of TW201511486A publication Critical patent/TW201511486A/zh
Application granted granted Critical
Publication of TWI551068B publication Critical patent/TWI551068B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/31—Design entry, e.g. editors specifically adapted for circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Logic Circuits (AREA)
  • Stored Programmes (AREA)

Abstract

此處大致描述用於無線電波形產生裝置的任意無線電波形技術方案之執行時生成、指派、部署及更新之一系統及方法之實施例。於若干實施例中，配置一剖析器以剖析封包資料檔案以產生與多項技術中之至少一者相聯結的通道性質。一使用者應用程式可耦接至該剖析器，及配置以依據該等多項技術中之至少一者而將該等通道性質處理成通道化波形資料。一封包化器可耦接至該使用者應用程式，及配置以封包化該通道化波形資料。一數位至類比轉換器可經配置以將該通道化波形資料轉換成表示相對應於該等多項技術中之至少一者的該波形之類比RF信號。

Description

用於無線電波形產生裝置的任意無線電波形技術方案之執行時生 成、指派、部署及更新技術
本發明係有關於用於無線電波形產生裝置的任意無線電波形技術方案之執行時生成、指派、部署及更新技術。
發明背景
於目前既有軟體界定無線電(ES)產品藍圖中，硬體係經重新組配，例如可現場程式規劃閘陣列(FPGA)裝置成為用以產生及接收波形的電路。此點可在編譯之前完成。針對一給定任務，經常可使用的波形電路比較能夠匹配於該給定可重新組配硬體中的波形電路更多。又，在活動期間可使用新能力，可執行更新一技術方案產生器之能力，於該處一技術方案定義為具有頻率、相位、及幅值參數呈時間之函數以加刪能力之一波形。硬體可動態重新組配於執行期間「調換」出波形電路。
目前，波形技術方案發展耗時數週至數月，其中單獨驗證即可能耗費數週。原因在於目前技術為單塊，且 未設計成獨立操作模組，於該處多個技術方案存取相同資源。此外，偶爾針對一給定任務，可使用的波形電路比較能夠匹配於該給定可重新組配硬體中的波形電路更多。
存在許多方法提供部分重新組配辦法以及動態的例如於執行期間重新組配辦法。其它動態重新組配辦法針對該技術方案將用在一FPGA上的各個可能位置排它地編譯一技術方案之一新版本。又驗證其它動態重新組配辦法，因而針對可能置換驗證FPGA建構。
依據本發明之一實施例，係特地提出一種用以提供技術給一可規劃裝置之系統，其包含：一存庫之元件經配置以生成描述一技術之一模型；一限制檢查器經配置以藉於編譯之後無需驗證而驗證藉建構所生成的該模型為正確，及具現依據該技術建立一有效可規劃裝置；一配置決定模組經配置以接收該等經驗證之模型，及產生一配置決定用以基於該經驗證之模型而配置該技術於一可規劃裝置內；一合成工具經配置以從該配置決定模組接收該經驗證之模型及基於該經驗證之模型而合成該技術；一鏈路/載入器經配置以從該配置決定模組接收該配置決定及從該合成工具接收該經合成的技術，該鏈路/載入器進一步經配置以根據該配置決定以配置該技術於該可規劃裝置內。
100‧‧‧應用程式規劃介面(API)
102‧‧‧服務
112‧‧‧直接數位合成器(DDS)
114‧‧‧數位射頻記憶體(DRFM)
116‧‧‧調頻(FM)調變器
118‧‧‧調相(PM)調變器
120‧‧‧調幅(AM)調變器
122、345‧‧‧通道化器
124‧‧‧重構器
126‧‧‧訊息發送器
130‧‧‧技術應用摘要層、技術引擎
160、302、333‧‧‧技術
162-170‧‧‧技術應用程式
174、176‧‧‧使用者技術
180、182、184‧‧‧數位信號處理器(DSP)應用程式
190‧‧‧應用程式
192‧‧‧硬體
194‧‧‧預先界定存取點
196‧‧‧通用資料匯流排
197‧‧‧點對點可組配路徑
198‧‧‧相鄰程式區連結
199‧‧‧程式區
200、400‧‧‧動態可重新組配FPGA設計流程
202‧‧‧母資料
203‧‧‧資源使用
206‧‧‧安裝及操作資訊
207‧‧‧使用的服務數目及型別
208‧‧‧操作頻率之識別Y-Z
210‧‧‧元件存庫
212‧‧‧模型化/模擬模組
220‧‧‧限制檢查器
230‧‧‧限制
232‧‧‧時間
234‧‧‧資源
236‧‧‧鄰近度
238‧‧‧頻率
240‧‧‧規劃能力
242‧‧‧裝置型別
244‧‧‧輸入/輸出(I/O)
250‧‧‧RTN工具
252‧‧‧賣方工具
260‧‧‧配置決定模組
266‧‧‧合成工具
270‧‧‧鏈路/載入器
280‧‧‧FPGA、功能可規劃裝置
290‧‧‧記憶體
292‧‧‧參數值
294‧‧‧使用者資料檔案
300‧‧‧FPGA架構
310‧‧‧圖形規劃環境
312‧‧‧模擬圖形規劃環境、模型化模組
313‧‧‧圖形使用者介面(GUI)
315‧‧‧技術模型
316‧‧‧轉換器
317‧‧‧技術檔案
320‧‧‧寬頻通道模組
332‧‧‧封包資料網路(PDN)前傳
334、366‧‧‧反封包化器
338、566‧‧‧反通道化器
339、642、990‧‧‧輸出
340、568、660‧‧‧數位至類比轉換器(DAC)
341、342‧‧‧RF信號
343‧‧‧類比至數位轉換器(ADC)
344‧‧‧數位信號
346、358、368‧‧‧通道化資料
348‧‧‧封包
349、360‧‧‧封包化器
350‧‧‧PE FPGA
352‧‧‧剖析器
354‧‧‧通道性質
356‧‧‧使用者應用程式
364‧‧‧封包化通道化資料
380‧‧‧DSP規劃、數位信號處理器
390‧‧‧操作
410‧‧‧任務處理器
412‧‧‧技術模型
414‧‧‧系統產生器
416‧‧‧部分網表
430、960‧‧‧FPGA
432‧‧‧合併模組
434‧‧‧既存基礎架構
436‧‧‧程式裝置
450‧‧‧技術指派模組
452‧‧‧發動模型
500‧‧‧內建模組化架構
510‧‧‧使用者定義技術檔案
550‧‧‧技術架構
552‧‧‧使用者技術
554‧‧‧模型
556、620-626、712、714、722、724、732、734、742、744、752-758、820-828、940-944、970-974‧‧‧技術
558‧‧‧暫存器檔案
560‧‧‧時間多工器
562‧‧‧多工化技術
564‧‧‧直接數位合成器(DDS)
570‧‧‧RF輸出信號
600、800‧‧‧快速技術生成器(RTG)模組
610-618、710、720、730、740、750、810、812、930‧‧‧區塊
628、1056‧‧‧空白
630‧‧‧時間交換開關、多工器
640、980‧‧‧通道化器
650‧‧‧濾波器
652‧‧‧經濾波輸出
662‧‧‧RF信號
700‧‧‧技術載入
900‧‧‧可重新組配技術基礎架構組織
910‧‧‧技術組譯器
912‧‧‧限制條件解算器
914‧‧‧組譯器
920‧‧‧限制條件
922‧‧‧存庫
950‧‧‧序列生成器、FPGA影像排序器
962、1020‧‧‧基礎架構韌體
1000‧‧‧組織方塊圖
1010、1020、1030、1040、1050、1060‧‧‧區塊包裹器
1012、1022、1032、1042、1052、1062‧‧‧組配緩衝器介面
1014、1024、1034、1044、1054、1064‧‧‧暫存器資料
1016、1026、1036、1046、1066‧‧‧資料路徑功能
1080-1086‧‧‧暫存器
1100‧‧‧組織結構組態
1110‧‧‧處理器
1120‧‧‧FPGA匯流排組織結構
1122‧‧‧記憶體控制器
1124‧‧‧快閃記憶體
1126‧‧‧區塊隨機存取記憶體(BRAM)
1130‧‧‧外部記憶體控制器
1140-1146‧‧‧先進先出(FIFO)緩衝器
1150‧‧‧記憶體對映圖暫存器
1160‧‧‧組態匯流排主機
1170‧‧‧計算組織結構
1200‧‧‧流程圖
1210‧‧‧暫存器定義
1220‧‧‧自動化暫存器生成器
1230‧‧‧技術記憶體對映圖
1240‧‧‧應用程式劃介面(API)碼
1250‧‧‧暫存器轉移位準(RTL)
1260‧‧‧宣告碼
1270‧‧‧軟體建立方法
1280‧‧‧韌體建立方法
1300‧‧‧機器
1302‧‧‧硬體處理器
1304‧‧‧主記憶體
1306‧‧‧靜態記憶體
1308‧‧‧鏈接、匯流排
1310‧‧‧顯示器單元
1312‧‧‧文數輸入裝置
1314‧‧‧UI導航裝置
1316‧‧‧儲存裝置
1318‧‧‧信號生成裝置
1320‧‧‧網路介面裝置
1321‧‧‧感測器
1322‧‧‧機器可讀取媒體
1324‧‧‧指令
1326‧‧‧網路
1328‧‧‧輸出控制器
圖1例示依據一實施例用於FPGA波形產生基礎架構之一應用程式規劃介面(API)； 圖2例示依據一實施例之一動態可重新組配FPGA設計流程；圖3例示依據一實施例用於無線電波形產生裝置的任意無線電波形技術方案之執行時生成、指派、部署及更新之一簡化FPGA架構之一方塊圖；圖4例示依據一實施例之一動態可重新組配FPGA設計流程；圖5例示依據一實施例在新穎技術中用於調換之一內建模組架構；圖6例示依據一實施例具有指派給該等技術使用者區塊之技術的一特定置換之一高階模組技術架構；圖7例示依據一實施例將技術方案組織成為允許動態技術載入之預先編譯區塊；圖8例示依據一實施例動態載入與圖6之一不同置換之一高階模組技術架構；圖9例示依據一實施例使用一可重新組配技術基礎架構用以產生技術方案之一方法；圖10例示依據一實施例之一組織結構方塊圖；圖11例示依據一實施例之一組織結構組態；圖12例示依據一實施例用於一自動化暫存器產生器之流程圖；及圖13例示依據一實施例用於無線電波形產生裝置的任意無線電波形技術方案之執行時生成、指派、部署及更新之一機器實施例之方塊圖。
較佳實施例之詳細說明
後文詳細說明部分及附圖例示特定實施例以許可熟諳技藝人士實施之。其它實施例可結合結構上、邏輯上、電氣上、方法及其它變化。若干實施例之部分及特徵可含括於或取代其它實施例之部分及特徵。申請專利範圍各項中陳述之實施例涵蓋該等申請專利範圍之可得相當範圍。
無波形生成硬體可進行波形指派，例如FPGA規劃。為了事先進行指派，當其它硬體通道尚在操作中，例如發射時，指派係經配置以動態地重新組配及重新規劃至一FPGA裝置上。又復，無線電波形甚至無需事先知曉，如此該等技術方案可在行進間生成。提供一FPGA架構、一技術之一結構及規劃一任意技術方案之方式使得事先在一FPGA上配置空間，其使得該FPGA架構接收呈時間之一動態函數的一頻率列表。該列表係經解譯以生成可即時更新的一任意波形。
因此，在釋出具有該FPGA的裝置至現場之前，該波形本身的頻率/調變/協定無需經設計及已知，使得即便被指派的技術方案本身係直到即時才被具現。FPGA基礎架構提供可鏈接行為模組。模組可彼此獨立生成，藉此大為簡化先前單塊製程。又，模組設計者無需事先知曉模組位置或資源鏈接。事先不知參數的問題係藉針對該等模組提供間接記憶體架構克服。藉建構校正辦法係定義為一波形 於編譯後無需進一步驗證，確保設計者驗證一設計模組已經符合資源及時間限制之一預定集合。無需執行在該模組外部之進一步驗證。
圖1例示依據一實施例用於FPGA波形基礎架構之應用程式規劃介面(API)100。該波形基礎架構提供許可無線電波形技術的基本低階服務。於圖1中，可使用多個數位處理基礎架構型別110。圖1顯示針對一直接數位合成器(DDS)112，一數位RF記憶體(DRFM)114、一調頻(FM)調變器116、一調相(PM)調變器118、一調幅(AM)調變器120、一通道化器122、一重構器124及一訊息發送器126之服務102。在該等服務下方為支援技術引擎130的技術應用摘要層130。多種技術160顯示於該技術應用層130下方。提供技術應用1-N 162-170。也顯示使用者技術1-2、174、176。此外，也顯示數位信號處理(DSP)應用1-3、180、182、184。
如此技術應用162-170可存取服務102，及服務102可能存在於FPGA而無論目前是否使用部署技術。服務102諸如DDS服務112，基於所提供頻率資料之一列表及調變器諸如脈衝調變(PM)118及調幅(AM)120而產生一波形。寬頻技術可使用通道化器122及反通道化器例如重構器124，以將訊息執行緒分開成離散子通道，及使用已重構的分段信號重構輸入資料串流以形成原先寬頻數位化資料。據此，技術應用162-170可使用一FPGA、一DSP、或多個FPGA及多個DSP、或各自之倍數。
技術摘要層130相當類似於軟體系統的作業系 統。數位處理基礎架構110隔開應用程式190與下方硬體，提供處理間通訊，及提供處理間隔離。應用程式190與下方硬體的隔離係由針對特定硬體192用於輸入及輸出(I/O)的預先界定存取點194，諸如送至數位至類比轉換器(DAC)的埠，及服務，諸如系統時間計數器。
處理間通訊係經由三項服務提供。通用資料匯流排196提供藉任何應用程式通訊至任何其它應用程式。通用資料匯流排196提供點對點可組配路徑197，例如預設立此等路徑數目，以及相鄰程式區連結198。
處理間隔離係由於其中可插入一應用程式190的預定程式區199提供。一應用程式190占據一或多個程式區199。此等程式區199可限制為相鄰程式區，例如用於最快處理間通訊，使用須被逾越或可能不受限制的邏輯、閘、或實體導線為最小量。此項隔離確保於一個程式區199執行的應用程式190之動作不影響於另一程式區執行的一獨立程式。
圖2例示依據一實施例動態可重新組配FPGA設計流程200。為了建立新技術，元件210存庫可提供給模型化/模擬模組212，例如Matlab，讓使用者可產生與測試用於技術發展的客製化模型。限制條件檢查器220驗證新穎模型係藉建構校正，將導致有效建立，於該處針對可規劃裝置，例如可現場程式規劃閘陣列(FPGA)，彙編模型符合該工具所提供的限制。限制230可包括時間232、資源234、鄰近度236、頻率238、可規劃性240、裝置型別(部件號碼)242、輸 入/輸出244等。快速技術生成器(RTG)工具250及賣方工具252可經提供以產生用以建立該等技術之技術模組之一存庫。一配置決定模組260接收新穎模型以決定新穎模型的配置。該配置決定模組260提供驗證技術給一合成工具266，及提供一配置決定給一鏈路/載入器270。合成工具266係用以轉譯一演算法描述，經由示意圖或文字編碼成機器可瞭解碼。限制230也可提供給合成工具266。鏈路/載入器270將新穎技術配置於FPGA 280上的適當位置。
得自元件210存庫之母資料202提供給動態技術。母資料202界定將從事哪個技術，及該技術將如何完成其任務。母資料202可包括資源使用203，例如X閘數目、W互連體數目、安裝及操作資訊206、使用的服務數目及型別207，例如數位至類比轉換器(DAC)服務，及操作頻率之識別Y-Z 208。可規劃裝置280之區塊係經預先配置用於可相容技術以動態切換入及切換出，及該技術具有參數描述符。提供記憶體290以儲存參數值292，及技術從記憶體290存取參數值292。使用者資料檔案294載荷該等參數值292至記憶體290的位置。FPGA架構280有能力根據母資料202處理更高階功能。
圖3例示依據一實施例，用於無線電波形產生裝置的任意無線電波形技術方案之提供執行時生成、指派、部署及更新的一簡化FPGA架構300之方塊圖。依據圖3顯示之方塊圖，技術302可於與靶定硬體獨立無關的發展環境，包括圖形規劃環境310例如模擬鏈接(Simulink)中，或於以 文字為基礎之規劃環境中於高階組成；且可使用模型化模組312例如MATLAB編譯成低階碼。一圖形使用者介面(GUI)313可用以指導技術302的模型化。技術模型315發送至轉換器316，於該處形成技術檔案317，發送至可重新組配處理裝置，在寬頻通道模組320中之一FM FPGA 330。一封包資料網路(PDN)前傳332發送該等技術333給一PE FPGA 350中的剖析器352其產生波形資料，例如於本實施例情況下，產生通道化資料。熟諳技藝人士將瞭解通道化器只是依據一個實施例之一具現的範例，但通道化器並非必要。剖析器352提供通道性質354給一使用者應用程式356。技術也可從由一技術產生器318所提供的一技術存庫319而提供給使用者應用程式356。通道化資料358可提供給一封包化器360，其根據預定協定將資料形成封包或成束單元，及提供封包化通道化資料362給在FM FPGA 330中的一反封包化器334。反封包化器334依據目的地模組分裂輸入封包，及將分裂結果作為技術336的參數輸出給一電路，其將參數轉換成RF信號，於本實施例中包含一反通道化器338，其中該反通道化器338之輸出339然後於數位至類比轉換器(DAC)340轉換成RF信號341。熟諳技藝人士將瞭解通道化器345及反通道化器338僅為依據一個實施例之具現的範例，但通道化器345及反通道化器338並非必要為全部實施例。所接收的RF信號342在類比至數位轉換器(ADC)343轉換成數位信號，其中然後數位信號344提供給通道化器345。通道化資料346提供給一反封包化器334，其提供封包348給一封包 化器349。封包化器349發送封包化通道化資料364給一反封包化器366。然後通道化資料368提供給使用者應用程式356用於處理。數位信號處理器380可即時更新波形技術及性質，例如頻率、頻寬、脈衝重複時間(PRT)等。
據此，技術可於模擬圖形規劃環境312例如模擬鏈接(Simulink)中於高階組成；且可使用模型化模組316例如Matlab編譯成低階碼。可包括DSP規劃380。於執行時期間，技術模型化312、轉換316、PDN前傳332及PDN剖析352可經更新，而FPGA裝置之其它部分繼續操作390。
圖4例示依據一實施例一動態可重新組配設計流程400。於圖4中，任務處理器410包括技術模型412。技術模型412提供給一系統產生器414。該系統產生器414基於技術模型412產生一部分網表416。部分網表416包括提供給在FPGA 430中之一合併模組432的技術參數。也可合併既存基礎架構434，亦即技術。頻率及其它參數之合併列表提供給一規劃裝置436。規劃裝置436提供技術給在技術指派模組450中之一發動模型452，其中該等頻率及其它參數可添加用於程式波形指派，同時其它硬體通道仍然操作中。
圖5例示依據一實施例在新穎技術中用於調換的內建模組化架構500。於圖5中，使用者定義技術檔案510提供給一技術架構550用以編譯至硬體。由使用者所產生的模型554可用以產生使用者技術，例如使用者技術1 552。得自一暫存器檔案558的技術例如T1 556也可提供給技術架構550用以編譯至硬體。然後該等技術於一時間多工器560 多工化。時間多工器560可用以在該等技術間執行分時多工以生成射頻(RF)信號以選擇分接輸出之一時變序列。多工化技術562提供作為給一直接數位合成器(DDS)564的輸入。該DDS提供輸出信號給一反通道化器566，然後提供給產生RF輸出信號570的一數位至類比轉換器568。
圖6例示依據一實施例通用化快速技術生成器(RTG)模組600。該RTG模組600產生一技術模組之存庫，從其中可建立人為干擾、追蹤、及其它波形技術。此等模組表示從其中導出技術的功能之一基本集合。如此許可在RTG規劃環境內部既有模組之重新決定因素以快速產生新穎技術。此等存庫模組之功能係於執行時參數化，及該等模組可即時接受新穎參數以更新技術特性，諸如中心頻率、點寬度、及其它以即時應答威脅。
一資料流程圖(DFG)表示型態可用以建立技術，於該處該存庫模組之基本集合用作為節點。組合模組以形成更複雜功能的連接器表示圖形邊緣。此種圖形表示型態許可容易使用及瞭解，特別比較文字碼尤為如此。圖形DFG表示型態可擷取自目標硬體，使得RTG編譯器可取既有資料流程圖且編譯成新硬體，或以不同方式及以不同組合編譯至既有硬體。當硬體資源有限時，使得技術DFG無法全體被編譯成硬體時，則此等DFG之一子集可經選擇而可熱調換至硬體上。此項能力經由硬體資源之部分即時重新組配而作動。熱調換DFG允許更多DFG用在FPGA上，可同時匹配於FPGA上的邏輯資源及記憶體資源內部。
於圖6中，五個區塊610-618可提供資料給多工器630。圖6顯示已經針對區塊1-4 610-616產生的技術1-4 620-626。使用者可經由時間交換開關630而在多項技術間交換。根據時間交換信號632，時間交換開關630在通道化器640的輸入產生一技術634。該等技術之中心頻率可經由通道化器控制，或單一技術可在多個不同通道上發送出。於圖6中，該控制處理器具有左區塊5 618開啟628。如此可保留電力，或允許更快速調換新技術。一濾波器650接收通道化器640之輸出642以確保該技術提供給所選通道。經濾波輸出652係提供給一DAC 660以根據所產生技術634在輸出提供給一RF信號662。
部分重新組配性許可動態技術載入。用以對映技術DFG至硬體的二進制檔案可在執行時間前編譯。一旦已經編譯，二進制檔案可對映至硬體的特定位置。換言之，使用一技術，二進制檔案對映至硬體的特定位置有一對一對映關係。為了產生真正可熱調換即時重新組配演算法，針對一技術DFG之埠對映關係及邏輯量橫跨該等DFG可為一致。
DFG與硬體之許多不同組合可儲存至二進制。如此，重新組配演算法可單純地選擇硬體中欲調換的一位置(及相聯結的技術)。然後該演算法可選擇該特定硬體可用的技術二進制及啟動技術調換。
圖7例示依據一實施例之動態技術載入700。於圖7中，區塊1 710包括技術1 712及技術2 714的二進制。區塊 2 720包括技術2 722及技術3 724的二進制，區塊3 730包括技術4 732及技術5 734的二進制。區塊7 740包括技術6 742及技術7 744的二進制。區塊5 750包括技術1 752、技術4 754、技術7 756及技術8 758的二進制。據此，一使用者可針對硬體中可用的使用者區塊產生不同技術。如此允許技術之熱調換。注意於區塊1 710，該使用者可使用技術1 712或技術2 714。於區塊5 750，該使用者可調換技術1 752、技術4 754、技術7 756或技術8 758。注意如此要求兩個不同二進制儲存於技術1 712、752之存庫，原因在於技術1 712、752係對映至兩個不同位置，亦即區塊1 710及區塊5 750。
圖8例示一通用快速技術生成器(RTG)模組800，其中該控制處理器已經擇定在5項技術之一完整新穎集合中調換。注意如所示針對該特定區塊位置的一給定技術存在有一二進制檔案。技術2 820仍然可資利用，但於不同位置，亦即區塊1 810替代區塊2 812。已經調換技術7 826、828的兩個複本。控制處理器可想要同時在兩個不同通道上發送出技術7 826、828，或在技術7 826、828上的兩個不同參數集合間做時間變換。
圖9例示依據一實施例使用一可重新組配技術基礎架構組織900用以產生技術之一方法。一技術組譯器910包括一限制條件解算器912及組譯器914。該技術組譯器910從一存庫922接收限制條件920及韌體積木。不同區塊930可經配置以產生不同技術，例如技術1 940、技術2 942及技術 3 944。一FPGA影像排序器950提供該等技術給FPGA 960。基礎架構韌體962提供技術970、972、974給一通道化器980，其根據由序列生成器950所提供之一序列而通道化編碼符號，及提供通道化技術。資料係於輸出990提供。
圖10例示依據一實施例一組織方塊圖1000。基礎架構韌體1020提供該等技術給區塊包裹器，例如區塊包裹器0 1010、區塊包裹器1 1020、區塊包裹器2 1060、區塊包裹器3 1040、區塊包裹器4 1050、及區塊包裹器5 1060。該基礎架構韌體1020針對區塊包裹器1010、1020、1030、1040、1050、1060提供組配資料給組配緩衝器介面1012、1022、1032、1042、1052、1062。暫存器資料1014、1024、1034、1044、1054、1064提供給一資料路徑功能，例如，資料路徑功能B1 1016、1026、資料路徑功能B2、1036、資料路徑功能B3 1046、及資料路徑功能B4 1066。一空白資料路徑功能1056係於區塊包裹器4 1050提供。暫存器1080、1082、1084、1086在區塊包裹器間緩衝資料，例如連接器1080緩衝區塊包裹器0 1010與區塊包裹器2 1030間之資料。如此，經由串列化區塊包裹器可建構一技術。
圖11例示依據一實施例之一組織結構組態1100。於圖11中，一處理器1110耦接至該FPGA匯流排組織結構1120。一記憶體控制器1122可存取外部快閃記憶體1124及區塊隨機存取記憶體(BRAM)1126。一外部記憶體控制器1130接收輸入以指示處理器1110處理資料及從記憶體1124、1126移動資料至先進先出(FIFO)緩衝器1140、 1142、1144、1146。對資料路徑暫存器之存取例如，係數、控制等透過記憶體對映圖暫存器1150及組態匯流排主機1160而提供。組態匯流排主機1160可存取計算組織結構1170。該組織結構之資料路徑可提供共用資料路徑埠及自動化子區塊/分區互連結構。使用異步先進先出(FIFO)緩衝於該資料路徑埠處理資料。
圖12例示依據一實施例一自動化暫存器生成器之流程圖1200。得自該等模型化/模擬模組的暫存器定義1210係提供給自動化暫存器生成器1220。得自自動化暫存器生成器1220的資料可提供給一技術記憶體對映圖1230、一API碼模組1240、一暫存器轉移位準(RTL)1250表示該暫存器且封裝資料路徑RTL於共用互連結構及宣告碼1260內部，其中產生針對RTL模擬之宣告。一軟體建立方法1270被提供以來自技術記憶體對映圖1230及API碼1240之輸入。韌體建立方法1280被提供以來自技術記憶體對映圖1230、暫存器RTL碼1250及宣告碼1260之輸入。
圖13例示依據一實施例，於其上可執行此處討論的技術(例如方法)中之任一或多者的用於無線電波形產生裝置的任意無線電波形技術方案之執行時生成、指派、部署及更新之一機器1300實施例之方塊圖。於替代實施例中，機器1300可操作為孤立裝置或可連結(例如聯網)至其它機器。於一聯網部署中，機器1300可於賓主網路環境中於一伺服器機器及/或一客端機器之容量操作。於一實施例中，該機器1300可於點對點(P2P)(或其它分散式)網路環境 中作為一對等機器。機器1300可為一個人電腦(PC)、一平板PC、一機上盒(STB)、一個人數位助理器(PDA)、一行動電話、一網路設施、一網路路由器、交換器或橋接器、或能夠執行載明欲由該機器採取的動作之指令(串列或其它)的任何機器。又，雖然例示單一機器，但「機器」一詞也可用以包括下述機器之任何集合，其個別地或聯合地執行指令之一集合(或多個集合)以從事此處討論的方法中之任一或多者，諸如雲端運算、軟體服務化(SaaS)、其它電腦叢集組態。
如此處描述的實施例可包括或可在邏輯或多個組件、模組、或機構上操作。模組為能夠執行特定操作且可以某個方式組配或排列的有形實體。於一實施例中，電路可以特定方式排列成一模組(例如內部或相對於外部實體諸如其它電路)。於一實施例中，一或多個電腦系統(例如孤立、客端或伺服器電腦系統)或一或多個硬體處理器1302中之至少一部分可藉韌體或軟體(例如指令、應用程式部分、或應用程式)組配為一模組其操作以從事特定運算。於一實施例中，該軟體可駐在至少一個機器可讀取媒體上。於一實施例中，該軟體當由該模組的潛在硬體執行時，使得該硬體執行特定運算。
據此，須瞭解「模組」一詞涵蓋有形實體，實體上地建構、特別組配(例如有線)、或暫時(例如過渡)組配(例如程式規劃)而以特定方式操作或執行此處描述之任何操作的至少部分之一實體。考慮實施例其中暫時組配模組， 模組無需在時間上的任一瞬間具體例證。舉例言之，於該處模組包含使用軟體組配的通用硬體處理器1302；通用硬體處理器可經組配以在不同時間組配為不同模組。據此，軟體可組配一硬體處理器，例如在一時間瞬間建構一特定模組，及在一不同時間瞬間建構一不同模組。「應用程式」一詞或其變化例擴大用於此處包括常式、程式模組、程式、組件等，可在各種系統組態具現含單一處理器或多處理器系統、以微處理器為基礎之電子裝置、單核心或雙核心系統、其組合等。如此，應用程式一詞可用以指稱配置以執行此處描述之任何操作中之至少部分之軟體或硬體實施例。
機器(例如電腦系統)1300可包括硬體處理器1302(例如中央處理單元(CPU)、圖形處理單元(GPU)、硬體處理器核心、或其任一項組合)、主記憶體1304及靜態記憶體1306、其中至少部分可透過鏈接(例如匯流排)1308而與其它者通訊。機器1300可進一步包括一顯示器單元1310、一文數輸入裝置1312(例如鍵盤)、一使用者介面(UI)導航裝置1314(例如滑鼠)。於一實施例中，該顯示器單元1310、輸入裝置1312及UI導航裝置1314可為觸控螢幕顯示器。機器1300可額外地包括一儲存裝置(例如驅動單元)1316、一信號生成裝置1318(例如一揚聲器)、一網路介面裝置1320、及一或多個感測器1321，諸如全球定位系統(GPS)感測器、羅盤、加速度計、或其它感測器。機器1300可包括一輸出控制器1328，諸如串列(例如通用串列匯流排(USB)、並列、 或其它有線或無線(例如紅外線(IR))連結以通訊或控制一或多個周邊裝置(例如列印器、讀卡機等)。
儲存裝置1316可包括至少一個機器可讀取媒體1322，於其上儲存一或多個資料結構或指令1324(例如軟體)集合具體實施或由此處描述的技術或功能中之任一者或多者運用。在藉機器1300執行期間，指令1324也可至少部分地駐在額外機器可讀取記憶體，諸如主記憶體1304、靜態記憶體1306、或硬體處理器1302內部。於一實施例中，硬體處理器1302、主記憶體1304、靜態記憶體1306、或儲存裝置1316中之一者或任一項組合可組成機器可讀取媒體。
雖然機器可讀取媒體1322係例示為單一媒體，但「機器可讀取媒體」一詞可包括經組配以儲存一或多個指令1324的單一媒體或多個媒體(例如集中式或分散式資料庫，及/或相聯結的快取記憶體及伺服器)。
「機器可讀取媒體」一詞可包括能夠儲存、編碼或攜載指令以供由機器1300執行且造成機器1300執行本文揭示之該等技術中之任一者或多者、或能夠儲存、編碼或攜載由此等指令使用的或相聯結的資料結構之任何媒體。非限制性機器可讀取媒體實施例可包括固態記憶體及光學及磁學媒體。機器可讀取媒體之特例可包括：非依電性記憶體，諸如半導體記憶體裝置(例如可電氣規劃唯讀記憶體(EPROM)、可電氣抹除可規劃唯讀記憶體(EEPROM))及快閃記憶體裝置；磁碟諸如內部硬碟及活動碟；磁光碟；及光碟-唯讀記憶體(CD-ROM)及數位影音碟-唯讀記憶體 (DVD-ROM)碟。
該等指令1324可利用多個傳送協定(例如訊框中繼、網際網路協定(IP)、傳輸控制協定(TCP)、用戶資料包協定(UDP)、超文字傳輸協定(HTTP)等)中之任一者，使用一傳輸媒體透過網路介面裝置1320而在一通訊網路1326上發射或接收。通訊網路實施例可包括區域網路(LAN)、廣域網路(WAN)、封包資料網路(例如網際網路)、行動電話網路(例如頻道存取方法包括劃碼多向接取(CDMA)、分時多向接取(TDMA)、分頻多向進接(FDMA)及小區式網路諸如全球行動通訊系統(GSM)、通用行動電信系統(UMTS)、CDMA 2000 1x*標準及長期演進(LTE))、普通老式電話(POTS)網路、及無線資料網路(例如美國電機及電子工程師學會(IEEE)802家族標準含IEEE 802.11標準(Wi-Fi)、IEEE 802.16標準(WiMax®)及其它)、點對點(P2P)網路、或今日已知的或未來發展的其它協定。
舉例言之，網路介面裝置1320可包括一或多個實體插座(例如乙太網路、同軸、或電話插座)或一或多個天線以連結至通訊網路1326。於一實施例中，網路介面裝置1320可包括多個天線以運用單輸入多輸出(SIMO)、多端輸入與多端輸出(MIMO)、或多輸入單輸出(MISO)技術中之至少一者無線通訊。「傳輸媒體」一詞包括能夠儲存、編碼或攜載指令以供由機器1300執行的任何無形媒體，及包括數位或類比通訊信號或其它無形媒體以輔助此種軟體之通訊。
前文詳細說明部分包括附圖之描述，構成詳細說 明部分之一部分。附圖藉由例示顯示可實施的特定實施例。此處此等實施例也稱作為「範例」。此等範例也可包括除了前文顯示或描述者之外的元件。但也預期涵蓋包括所顯示或描述的元件之範例。此外，就一特定實施例(或其一或多個面向)而言，或就此處顯示的或描述的其它實施例(或其一或多個面向)而言，也預期涵蓋所顯示的或所描述的該等元件之任一項組合或置換(或其一或多個面向)。
本文件指稱的公告案、專利案、及專利文件全文係爰引於此並融入本說明書之揭示，彷彿個別地爰引於此並融入本說明書之揭示般。於本文件與爰引於此的該等文件間之使用不一致的情況下，爰引的該等文件中之用途為本文件的補充；針對無法調和的不一致情況，以本文件之用途為主。
於本文件中，如專利文件中常見，「一a」或「一an」等詞包括一個或多於一個彼此獨立無關的「至少一個」或「一或多個」情況或用途。於本文件中，除非另行指示，否則「或」一詞係用以指非互斥，因而「A或B」包括「A但非B」、「B但非A」、及「A及B」。於隨附之申請專利範圍各項中，術語「包括」及「於其中」係分別用作為個別術語「包含」及「其中」的白話英文相當用詞。又，於後文申請專利範圍各項中，術語「包括」及「包含」為開放端，亦即除了於申請專利範圍各項中在此術語後方列舉者之外，包括除外元件的系統、裝置、物件、或方法仍然視為落入於申請專利範圍該項之範圍內。此外，於後文申請專 利範圍各項中，術語「第一」、「第二」、「第三」等僅係用作為標示之用，而非對其對象加諸數值要求。
前文詳細說明部分意圖為例示性而非限制性。舉例言之，前述實施例(或其一或多個面向)可組合其它使用。諸如由熟諳技藝人士當綜覽前文詳細說明部分時可使用其它實施例。例如，於美國遵照37 C.F.R.§1.72(b)，要求摘要說明部分將允許閱讀者快速地確定技術揭示內容之本質。但須瞭解提交摘要說明部分並非用以解譯或限制申請專利範圍各項的範圍或意義。又，於前文詳細說明部分中可知，多項特徵被集結於單一實施例中用以讓揭示內容流暢。但申請專利範圍各項可能並未陳述本文揭示之特徵，原因在於實施例可能包括該等特徵之一子集。又復，實施例可能包括比較於一特定實施例中揭示者更少的特徵。如此，後文申請專利範圍係併入詳細說明部分，而申請專利範圍各項各自表示單一實施例。此處揭示之實施例之範圍係參考隨附之申請專利範圍各項連同此等申請專利範圍各項所享有的相當物之完整範圍。
300‧‧‧FPGA架構
302、333‧‧‧技術
310‧‧‧圖形規劃環境
312‧‧‧模擬圖形規劃環境
313‧‧‧圖形使用者介面(GUI)
315‧‧‧技術模型
316‧‧‧轉換器
317‧‧‧技術檔案
320‧‧‧寬頻通道模組
330‧‧‧FM FPGA
332‧‧‧封包資料網路(PDN)前傳
334、366‧‧‧反封包化器
338‧‧‧反通道化器
339‧‧‧輸出
340‧‧‧數位至類比轉換器(DAC)
341‧‧‧RF信號
342‧‧‧所接收的RF信號
343‧‧‧類比至數位轉換器(ADC)
344‧‧‧數位信號
345‧‧‧通道化器
346、358、368‧‧‧通道化資料
348‧‧‧封包
349、360‧‧‧封包化器
350‧‧‧PE FPGA
352‧‧‧剖析器、PDN剖析
356‧‧‧使用者應用程式
364‧‧‧封包化通道化資料
380‧‧‧DSP規劃、數位信號處理器
390‧‧‧操作

Claims (20)

  1. 一種用以提供技術給一可規劃裝置之系統，其包含：一存庫之元件經配置以生成描述一技術之一模型；一限制檢查器經配置以藉於編譯之後無需驗證而驗證藉建構所生成的該模型為正確，及具現依據該技術建立一有效可規劃裝置；一配置決定模組經配置以接收該等經驗證之模型，及產生一配置決定用以基於該經驗證之模型而配置該技術於一可規劃裝置內；一合成工具經配置以從該配置決定模組接收該經驗證之模型及基於該經驗證之模型而合成該技術；一鏈路/載入器經配置以從該配置決定模組接收該配置決定及從該合成工具接收該經合成的技術，該鏈路/載入器進一步經配置以根據該配置決定以配置該技術於該可規劃裝置內。
  2. 如請求項1之系統，其進一步包含一快速技術生成器(RTG)工具經配置以生成用以建立該技術之技術模組之一存庫。
  3. 如請求項1之系統，其進一步包含記憶體定址用以儲存母資料參數使得一給定技術在編譯時間後可召回其相聯結的參數。
  4. 如請求項1之系統，其進一步包含：一處理器經配置以提供具有用以生成波形之參數 的技術模型；耦接至該任務處理器之系統產生器，該系統產生器經配置以接收該等技術模型及生成技術之一部分網表；耦接至該系統產生器之一合併軟體模組，該合併軟體模組經配置以接收及合併技術之該部分網表與預先既有基礎架構技術以形成用以產生波形之技術之一合併列表；及耦接至該合併模組之一技術指派模組，該技術指派模組經配置以接收技術之該合併列表，該技術指派模組進一步經配置以當其它波形指派正在操作中時規劃波形指派。
  5. 如請求項1之系統，其進一步包含：一技術組譯器，該技術組譯器進一步包括一限制解算器經配置以接收來自一限制資料庫之限制，及一組譯器經配置以從技術積木之一存庫接收技術積木，該組譯器進一步經配置以接收針對該等所接收之技術積木的限制，及配置該等積木以從其中產生技術；一影像排序器，用以提供所產生的技術給一可規劃裝置用於具現該等技術以產生該等技術之波形。
  6. 如請求項1之系統，其進一步包含針對一波形基礎架構之一應用程式規劃介面，該應用程式規劃介面包括：至少一個技術用以基於與該至少一個技術相聯結的母資料產生一波形；多個服務經配置以基於與該至少一個技術產生電 子攻擊(EA)波形；及位在該等多個服務及該至少一個技術間之一技術應用程式摘要層，該技術應用程式摘要層經配置以接收及委派對適當服務的服務請求以支援一技術引擎及提供存取該至少一個技術之應用程式及該等多個服務間之通訊。
  7. 如請求項6之系統，其中該等服務包括選自於由下列所組成之一組群中之至少一者：一直接數位合成器(DDS)服務經配置以基於波形母資料而產生一波形；一數位射頻記憶體(DRFM)服務經配置以基於波形母資料而產生具有修正參數之所接收信號之一同調複本用於轉發；一調頻(FM)調變器服務經配置以基於波形母資料而針對一信號改變一載波之一頻率；一調相(PM)調變器服務經配置以基於波形母資料而針對一信號改變一載波之一相位；一調幅(AM)調變器服務經配置以基於波形母資料而針對一信號改變一載波之一幅值；一通道化器服務經配置以從數位化RF信號摘取獨立通訊通道；一重構器服務經配置以藉組合獨立通訊通道而重構表示具有多個通道之一RF信號之一資料串流；及一訊息發送器服務經配置以前傳該訊息。
  8. 如請求項6之系統，其中該技術應用程式摘要層隔離應用程式與該韌體層，提供處理間通訊及處理間隔離以防止在一個程式區中執行的一應用程式之動作不會影響在另一個程式區中執行的一獨立程式。
  9. 如請求項8之系統，其進一步包含於其中可儲存一應用程式之一預先界定的程式區，該等預先界定的程式區提供處理間隔離。
  10. 如請求項9之系統，其中一應用程式可占用多於一個預先界定的程式區。
  11. 一種用以提供波形技術之執行時具現的可規劃裝置，其包含：一剖析器經配置以剖析封包資料檔案以生成與多個技術中之至少一者相聯結的通道性質；耦接至該剖析器之一使用者應用程式，該使用者應用程式經配置以根據該等多個技術中之該至少一者，處理該等通道性質成為通道化波形資料；耦接至該使用者應用程式之一封包化器，該封包化器經配置以封包化該通道化波形資料；及耦接至該封包化器之一數位至類比轉換器，該數位至類比轉換器經配置以轉換該通道化波形資料成類比RF信號，表示相對應於該等多個技術中之該至少一者的該波形。
  12. 如請求項11之可規劃裝置，其進一步包含：用以儲存該等多個技術之多個記憶體區塊； 耦接至該等記憶體區塊之一多工器，該多工器經配置以多工化與該等區塊相聯結的該等技術以產生一分時多工化技術輸出；耦接至該多工器之一通道化器，該通道化器經配置以接收該分時多工化技術輸出用以分開通道與該分時多工化技術輸出而產生該通道化波形資料。
  13. 如請求項12之可規劃裝置，其中該等多個技術中之一者可被指派給該等記憶體區塊中之多於一者。
  14. 如請求項12之可規劃裝置，其進一步包含設置於該多工器與該通道化器間之一直接數位合成器，該直接數位合成器經配置以根據該等多工化技術分時多工化技術輸出而生成一波形資料。
  15. 如請求項12之可規劃裝置，其進一步包含基礎架構韌體模組，該基礎架構韌體模組經配置以接收與該等多個技術相聯結的區塊及根據該等多個技術提供該等區塊給該通道化器。
  16. 如請求項15之可規劃裝置，其中該基礎架構韌體提供與該等多個技術相聯結的該等區塊給區塊包裹器，該等區塊包裹器包含一組態匯流排介面用以接收針對該等多個技術中之一者生成一區塊的組態資訊，多個暫存器用以針對該等多個技術中之一者儲存與該區塊相聯結的參數，及一資料路徑功能用以應答於在該組態匯流排介面接收的該組態資訊，接收來自該等多個暫存器之該等參數，該資料路徑功能經配置以根據在該組態匯流排介 面接收的該組態資訊而產生針對該等多個技術中之一者的該區塊。
  17. 如請求項16之可規劃裝置，其中該等區塊包裹器中之一第一者針對該等多個技術中之一者生成一第一區塊，及發送針對該等多個技術中之一者該所生成的第一區塊給一緩衝器暫存器，該緩衝器暫存器提供該第一區塊給該等區塊包裹器中之一第二者，該第二區塊包裹器針對該等多個技術中之一者生成一第二區塊，及組合該第一區塊與該第二區塊，該第二區塊包裹器在該第二區塊包裹器之一輸出產生該組合第一區塊與第二區塊。
  18. 一種用以產生無線電波形技術及動態載入之方法，該方法包含：接收與至少一個技術相聯結的一列表之母資料用以生成一波形；提供用以具現該至少一個技術之可鏈接模組；針對該等可鏈接模組提供一間接記憶體架構，該間接記憶體架構經配置以提供母資料給該等可鏈接模組；當在一可規劃裝置上的其它硬體通道仍然執行時，動態地組配波形指派至該可規劃裝置上；及藉該等可鏈接模組取回與該至少一個技術相聯結的該母資料；及藉該等可鏈接模組，根據與該至少一個技術相聯結的該經取回的母資料產生一波形。
  19. 如請求項18之方法，其中該接收該母資料之列表包含用 以描述該波形為時間之一函數之資訊。
  20. 如請求項19之方法，其中該接收該母資料包含接收母資料及即時對母資料之更新。
TW103114368A 2013-06-27 2014-04-21 用於無線電波形產生裝置的任意無線電波形技術方案之執行時生成、指派、部署及更新技術 TWI551068B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/929,116 US9268551B2 (en) 2013-06-27 2013-06-27 Runtime creation, assignment, deployment and updating of arbitrary radio waveform techniques for a radio waveform generation device

Publications (2)

Publication Number Publication Date
TW201511486A true TW201511486A (zh) 2015-03-16
TWI551068B TWI551068B (zh) 2016-09-21

Family

ID=51210838

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103114368A TWI551068B (zh) 2013-06-27 2014-04-21 用於無線電波形產生裝置的任意無線電波形技術方案之執行時生成、指派、部署及更新技術

Country Status (7)

Country Link
US (2) US9268551B2 (zh)
EP (2) EP3014495B1 (zh)
AU (2) AU2014302524A1 (zh)
DK (1) DK3014495T3 (zh)
IL (1) IL242950A (zh)
TW (1) TWI551068B (zh)
WO (1) WO2014210143A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9582265B2 (en) 2013-06-27 2017-02-28 Raytheon Company Runtime creation, assignment, deployment and updating of arbitrary radio waveform techniques for a radio waveform generation device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385798B1 (en) 2015-01-27 2016-07-05 Raytheon Company Apparatus and method for efficient waveform portability between different platforms
US10223097B2 (en) * 2015-11-20 2019-03-05 Google Llc Dynamic update of an application in compilation and deployment with cold-swapping
EP3425820B1 (en) * 2016-03-02 2020-12-23 Mitsubishi Electric Corporation Multi-beam satellite communication system, relay device, and control device
CN107255975B (zh) * 2017-07-21 2020-03-27 中国电子科技集团公司第二十九研究所 一种利用高速总线实现fpga程序快速加载的装置及方法
CN109547137A (zh) * 2017-09-21 2019-03-29 大唐移动通信设备有限公司 一种信道测试用例生成方法及装置
US11328526B2 (en) * 2017-09-22 2022-05-10 Daniel Thompson System and method for increasing safety during traffic stops
TWI737191B (zh) 2020-02-24 2021-08-21 國立陽明交通大學 無線裝置模擬之系統與方法
CN111416631B (zh) * 2020-03-04 2020-11-10 上海介方信息技术有限公司 一种基于波形多级嵌套的波形部署实现方法
CN111400983A (zh) * 2020-03-04 2020-07-10 上海介方信息技术有限公司 一种基于fpga动态重配置的波形组件加载实现方法
CN112199320B (zh) * 2020-09-28 2023-06-02 西南电子技术研究所（中国电子科技集团公司第十研究所） 多通道可重构信号处理装置
US20220321403A1 (en) * 2021-04-02 2022-10-06 Nokia Solutions And Networks Oy Programmable network segmentation for multi-tenant fpgas in cloud infrastructures

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19654846A1 (de) * 1996-12-27 1998-07-09 Pact Inf Tech Gmbh Verfahren zum selbständigen dynamischen Umladen von Datenflußprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o. dgl.)
US6032111A (en) * 1997-06-23 2000-02-29 At&T Corp. Method and apparatus for compiling context-dependent rewrite rules and input strings
US20070258483A1 (en) * 2006-05-08 2007-11-08 Sunrise Telecom Incorporated Network profiling system having nonphysical layer test system
US7797664B2 (en) * 2006-06-23 2010-09-14 National Institute Of Advanced Industrial Science And Technology System for configuring an integrated circuit and method thereof
US8606259B2 (en) * 2006-06-28 2013-12-10 Samsung Electronics Co., Ltd. Method and system for testing a software-defined radio device
DE102007022970A1 (de) 2007-05-16 2008-11-20 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Vorrichtung zur dynamischen Rekonfiguration eines Funkkommunikationssystems
US8423340B2 (en) * 2008-09-05 2013-04-16 Agilent Technologies, Inc. System and method for channel emulator performance measurement and evaluation
KR101181957B1 (ko) * 2008-11-18 2012-09-12 한국전자통신연구원 소프트웨어 기반의 무선 단말에서의 소프트웨어 재구성 방법 및 장치
CN202261305U (zh) * 2011-08-18 2012-05-30 中电科航空电子有限公司 一种vxi模块化的adf天线信号仿真器
CN202794534U (zh) * 2012-09-18 2013-03-13 桂林电子科技大学 北斗接收机抗干扰性能自动测试系统
US9268551B2 (en) 2013-06-27 2016-02-23 Raytheon Company Runtime creation, assignment, deployment and updating of arbitrary radio waveform techniques for a radio waveform generation device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9582265B2 (en) 2013-06-27 2017-02-28 Raytheon Company Runtime creation, assignment, deployment and updating of arbitrary radio waveform techniques for a radio waveform generation device

Also Published As

Publication number Publication date
AU2014302524A1 (en) 2015-12-24
AU2017202110B2 (en) 2019-02-21
EP3367274A1 (en) 2018-08-29
AU2017202110A1 (en) 2017-04-20
US20150007158A1 (en) 2015-01-01
DK3014495T3 (en) 2018-06-14
US20160210138A1 (en) 2016-07-21
IL242950A (en) 2016-04-21
EP3014495B1 (en) 2018-05-16
WO2014210143A2 (en) 2014-12-31
WO2014210143A9 (en) 2015-07-23
EP3014495A2 (en) 2016-05-04
US9268551B2 (en) 2016-02-23
TWI551068B (zh) 2016-09-21
US9582265B2 (en) 2017-02-28

Similar Documents

Publication Publication Date Title
TWI551068B (zh) 用於無線電波形產生裝置的任意無線電波形技術方案之執行時生成、指派、部署及更新技術
EP3985511A1 (en) Orchestration of meshes
US10949261B2 (en) Automated resource provisioning using double-blinded hardware recommendations
Lazarescu Wireless sensor networks for the Internet of Things: barriers and synergies
KR20220091367A (ko) 하드웨어 및 소프트웨어를 보호하기 위한 장치, 시스템 및 방법
US20220082616A1 (en) Systems and methods for networked device testing
US20130227572A1 (en) Test device, a system, a program and a method
CN104063231A (zh) 一种基于hit-tena的试验资源快速接入方法
EP2963824B1 (en) Data processing device and control method therefor
Dondo Gazzano et al. Integrating reconfigurable hardware-based grid for high performance computing
US20230344804A1 (en) Methods and apparatus to increase privacy for follow-me services
Lavaud et al. AbstractSDRs: Bring down the two-language barrier with Julia Language for efficient SDR prototyping
EP4202669A1 (en) Methods and apparatus for secure execution on smart network interface cards
US11604650B1 (en) Packing conditional branch operations
Masonta et al. A comparative study of cognitive radio platforms
KR20230097191A (ko) 이종 집적 회로들을 위한 모델 기반의 설계 및 파티셔닝
JP2003288203A (ja) プロセッサの開発支援装置
Rousseau et al. Dynamically reconfigurable architectures for software-defined radio in professional electronic applications
US11860800B2 (en) Kernel mapping to nodes in compute fabric
CN108089852A (zh) 建立属性访问的方法、介质、装置和计算设备
Räbinä Creating a reusable FPGA programming model architecture for 5G layer 1
Gu et al. Remote embedded simulation system for SW/HW co-design based on dynamic partial reconfiguration
Vece et al. Power analysis of embedded systems: the PKtool simulation environment
Kallur Ramegowda Re-configurable hardware programming in a protocol processor unit
Bohrer et al. WiNeS-A Flexible Framework for Wireless Network Description and Simulation