TW201436162A - 具有積體被動組件之設備 - Google Patents

具有積體被動組件之設備 Download PDF

Info

Publication number
TW201436162A
TW201436162A TW103100347A TW103100347A TW201436162A TW 201436162 A TW201436162 A TW 201436162A TW 103100347 A TW103100347 A TW 103100347A TW 103100347 A TW103100347 A TW 103100347A TW 201436162 A TW201436162 A TW 201436162A
Authority
TW
Taiwan
Prior art keywords
die
wafer
semiconductor device
substrate
contacts
Prior art date
Application number
TW103100347A
Other languages
English (en)
Other versions
TWI566372B (zh
Inventor
Shao Ning Yuan
Yue Kang Lu
Yeow Kheng Lim
Juan Boon Tan
Soh Yun Siah
Original Assignee
Global Foundries Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Foundries Singapore Pte Ltd filed Critical Global Foundries Singapore Pte Ltd
Publication of TW201436162A publication Critical patent/TW201436162A/zh
Application granted granted Critical
Publication of TWI566372B publication Critical patent/TWI566372B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本發明提出數種半導體設備及形成半導體設備的方法。該半導體設備含有包含晶粒基板的晶粒，該晶粒基板具有第一及第二主表面。該半導體設備包含配置於該晶粒基板之該第二主表面下的被動組件。該被動組件通過數個矽通孔(TSV)接觸件電性耦合至該晶粒。

Description

具有積體被動組件之設備
本申請交互參照申請於2012年8月2日、 共審查中之美國專利申請案第13/565,748號，標題為“Device with Integrated Power Supply”(律師簽號：GFSP2012NAT19US0)，其揭示內容併入本文作為參考資料。
隨著技術發展到次微米的時代，想要把不 同的電路元件整合於單一晶片或積體電路(IC)。也想要垂直及水平地整合不同的晶片於單一封裝件中以形成2.5D或3D IC封裝件。然而，整合不同類型的元件於單一晶片或單一封裝件有困難。特別是，有些元件可能需要大特徵尺寸以便有最優或增強的效能。例如，以RF應用而言，需要被動元件，例如高Q值電感器。不過，高Q值電感器的形成是用超厚金屬(UTM)法，其係在前段(FEOL)或後段(BEOL)製程引進大特徵尺寸，例如大於1.5微米的寬度以及大於2微米的厚度。這會不合意地消耗設備層中許多的晶片空間及晶片厚度。此外，在先進技術節點晶片的加工中進行此類方法不具成本效益。
鑑於以上說明，期望提供一種具有高電路 效能而需要減小晶片或封裝件尺寸的設備。也期望提供增強可攜性的較小產品。此外，期望提供有成本效益的設備形成方法而與未來用以形成2.5D和3D IC或封裝件的方法完全相容。
數個具體實施例大體有關於半導體設備。 在一個具體實施例中，揭示一種半導體設備。在一個具體實施例中，提出一種半導體設備。該半導體設備含有包含晶粒基板的晶粒，該晶粒基板具有第一及第二主表面。該半導體設備包含配置於該晶粒基板之該第二主表面下的被動組件。該被動組件通過數個矽通孔(TSV)接觸件電性耦合至該晶粒。
在另一具體實施例中，揭示一種形成半導 體設備之方法。該方法包括提供包含晶粒基板的晶粒，該晶粒基板具有第一及第二主表面。在該晶粒基板之該第二主表面下，提供被動組件。該被動組件通過數個矽通孔(TSV)接觸件電性耦合至該晶粒。
在另一具體實施例中，提出一種形成半導 體設備之方法。該方法包括提供具有第一及第二主表面的晶圓。在該晶圓之該第二主表面下，提供被動組件。該被動組件通過數個矽通孔(TSV)接觸件電性耦合至該晶圓。
由以下的說明及附圖可明白揭示於本文之 具體實施例的以上及其他優點和特徵。此外，應瞭解，描述於本文之各種具體實施例的特徵彼此都不互斥而且可存 在於各種組合及排列中。
100‧‧‧半導體設備
1001‧‧‧下晶粒
1002‧‧‧上晶粒
110‧‧‧晶粒
110a‧‧‧頂端晶粒表面
110b‧‧‧下晶粒表面
115‧‧‧晶粒基板
116a、116b‧‧‧第一及第二主基板面
120‧‧‧被動組件/元件
121、123‧‧‧第一及第二同心迴圈
121a、121b‧‧‧第一及第二段
125a、125b‧‧‧第一及第二端子
126‧‧‧迴圈間間隔
127‧‧‧跨接耦合
131‧‧‧介電層
135‧‧‧ICD層
137‧‧‧鈍化層
140‧‧‧電路組件
150‧‧‧矽通孔(TSV)接觸件
150a‧‧‧第一表面
150b‧‧‧第二表面
152‧‧‧接觸件
157‧‧‧絕緣內襯
160‧‧‧金屬階層
162‧‧‧通孔接觸件
164‧‧‧互連件
168‧‧‧晶粒接觸墊
170‧‧‧介電層
171‧‧‧開口
181‧‧‧重佈層(RDL)
183‧‧‧凸塊底部金屬化
185‧‧‧球狀凸塊
200‧‧‧半導體設備
300‧‧‧半導體設備
310‧‧‧主動晶粒
310b‧‧‧底面
315‧‧‧凸塊連接件
350‧‧‧中介物接觸件
380‧‧‧中介物
380a-b‧‧‧第一及第二中介物表面
381‧‧‧RDL
390‧‧‧封裝基板
400‧‧‧半導體設備
4101-2‧‧‧晶粒
410‧‧‧步驟
412‧‧‧步驟
414‧‧‧步驟
416‧‧‧步驟
500‧‧‧半導體設備
510‧‧‧步驟
512‧‧‧步驟
514‧‧‧步驟
516‧‧‧步驟
A’‧‧‧部份
Mx、Mx-1‧‧‧金屬階層
Vx‧‧‧通孔階層
附圖中，類似的部件大體在各圖中用相同的元件符號表示。再者，附圖不一定按照比例繪製，反而大體以強調方式圖示本發明的原理。描述本發明的各種具體實施例會參考以下附圖。
第1a圖的簡化橫截面圖圖示半導體設備的具體實施例；第1b圖的放大圖圖示第1a圖之半導體設備的一部份；第1c圖的上視圖圖示電感器的具體實施例；第2圖圖示半導體設備的另一具體實施例；第3a圖至第3b圖圖示半導體設備的其他具體實施例；以及第4圖至第5圖的流程圖圖示半導體設備形成方法的各種具體實施例。
數個具體實施例有關於半導體設備或積體電路(IC)。該等半導體設備可包含一個或多個晶粒。就一個以上的晶粒而言，該等晶粒可排列成平面配置、垂直配置或彼等之組合。例如，晶粒可包含記憶體設備、邏輯設備、通訊設備、RF設備、光電設備、數位訊號處理器(DSP)、微控制器、系統晶片(SOC)以及其他類型的設備或彼等之組 合。此類半導體設備可併入電子產品或儀器，例如電話、電腦、智慧型行動產品、等等。
第1a圖的簡化橫截面圖圖示半導體設備100的具體實施例，而第1b圖的簡化橫截面圖更詳細地圖示該半導體設備的部份A’。請參考第1a圖至第1b圖，該半導體設備為有晶粒110的設備封裝件。該晶粒可為單粒化晶粒(singulated die)。例如，晶圓經加工成有多個晶粒。切割(dice)加工後的晶圓以單粒化該等晶粒。
該晶粒包含晶粒基板115。該晶粒基板可為半導體基板。例如，該晶粒基板可為矽基板。其他類型的半導體基板也可能有用。例如，該晶粒基板可為絕緣體上覆矽、矽鍺或其他類型的半導體基板。該晶粒基板包含第一及第二主基板面116a-b。第一主基板面116a，例如，可稱為主動基板表面或正面，以及第二主表面116b，例如，可稱為非主動基板表面或背面。該等表面的其他表示法也可能有用。
該非主動基板表面可用作下晶粒表面110b。該下晶粒表面可設有介電層170。該主動表面為基板中有電路組件140形成於其上的表面。例如，該等組件包括有閘極和源極/汲極(s/d)區的電晶體。提供其他類型的電路組件也可能有用。例如，該基板可包含主動及被動組件的組合。
配置介電層131於該等組件上方。該介電層用作前金屬介電(PMD)層。例如，該PMD層包括氧化矽、 正矽酸乙酯(TEOS)或低k電介質。其他適當類型的介電材料也可用作該PMD層。通常，接觸件152係設成穿過該PMD層而用來使該等前端設備(front end device，例如，電晶體的源極/汲極和閘極)連接至配置於其上方的互連金屬層。例如，該等接觸件包括鎢接觸件。其他適當類型的導電材料可用作接觸件。
該等組件可用配置於一個或多個金屬階層 160上的互連件164互連。例如，該等金屬階層配置於該PMD層上方。第一金屬階層(例如，M0)配置於該PMD層上。第一金屬階層包含形成於金屬間介電(IMD)層中的互連件164。例如，該等互連件包括銅或銅合金互連件。其他適當類型的導電材料，例如鋁(Al)等等，可用來形成該等互連件。
在該第一金屬階層上方可配置額外的金屬 階層。在互連介電(ICD)層中形成金屬階層。例如，ICD層135包含下、上半部。該下半部用作階層間介電(ILD)層同時該上半部用作金屬間IMD層。該IMD層包含金屬階層Mx的互連件164，以及該ILD包含通孔階層Vx的通孔接觸件(via contact)162，在此x對應至金屬階層的編號。例如，x為由1至頂端金屬階層。通孔階層Vx的通孔接觸件使Mx的互連件耦合至下面的金屬階層Mx-1的互連件。階層或層的其他組態或表示法也可能有用。
該ILD層可為單層或多層介電堆疊。例如， 單層可用來作為ILD與IMD兩者或ILD與IMD使用個別 的層。蝕刻中止層可設於ILD層、IMD層之間以及設於ICD層之間。至於多層ICD，ILD及IMD可包含相同或不同的材料。
該ICD的介電材料可包含低k(LK)或超低k (ULK)介電材料。可使用不同類型的低k或超低k材料，例如有機矽酸鹽玻璃(OSG)、摻氟矽酸鹽玻璃(FSG)或SiCOH。其他類型的介電材料也可能有用。例如，該介電層可包含氧化矽、摻雜氧化矽，例如氟化氧化矽(FSG)、無摻雜或摻雜的矽酸鹽玻璃，例如硼磷矽酸鹽玻璃(BPSG)及磷矽酸鹽玻璃(PSG)，無摻雜或摻雜的熱成長氧化矽，無摻雜或摻雜的TEOS沉積氧化矽。
晶粒接觸墊168配置於該ICD上方以及耦 合至金屬階層中的互連件。具有數個開口171的鈍化層137配置於該ICD上方。如圖示，該等開口暴露晶粒接觸墊的數個部份。例如，該鈍化層的正面可稱為頂端晶粒表面110a。在該等晶粒接觸墊上方可裝設凸塊底部金屬化(under bump metallization)及球狀凸塊(未圖示)而形成倒裝晶片。
在一個具體實施例中，該晶粒包含複數個 矽通孔(TSV)接觸件150。該等矽通孔接觸件均形成於矽通孔(TSV)中。例如，該等矽通孔接觸件從該PMD層的正面延伸至第二主基板面116b。例如，通過ICD層或金屬階層，該等矽通孔接觸件的第一表面150a經由互連可耦合至該鈍化層的晶粒接觸墊。其他組構的矽通孔接觸件也可能有用。可提供絕緣內襯157以使該等矽通孔的側壁有襯裡。 在有些情形下，該內襯也可使PMD的表面有襯裡。其他組構的內襯也可能有用。
在一個具體實施例中，被動組件/元件120 整合於該設備封裝件。在一個具體實施例中，該被動組件包含電感器。其他適當類型的被動組件，例如變壓器(transformer)，也可能有用。為了圖解說明，以電感器圖示該被動組件。在一個具體實施例中，該電感器配置於第二主基板面116b上方。在一個具體實施例中，該電感器配置於介電層170中。例如，在配置於第二主基板面116b上方之介電層170的第一平面或金屬階層中配置該電感器。該介電層或內襯分開該金屬階層與該基板。第1c圖的上視圖圖示示範電感器。例如，該電感器包含形成第一及第二同心迴圈121及123的金屬跡線。該等迴圈包含有幾何形狀的電感器電路。該等迴圈用迴圈間間隔(interloop spacing)126隔開。
例如，外迴圈包含第一及第二段121a-b。例 如，第一及第二段約有相同的長度。形成等長的第一及第二段也有用。內迴圈包含第一及第二末端而形成開放迴圈。該電感器包含第一及第二端子125a-b。該電感器的第一及第二端子耦合至外段的第一末端。外電感器段的第二末端經由跨接耦合(cross-over coupling)127耦合至內迴圈的第一及第二末端。該等第一末端位在電感器電路的第一部份上，同時第二末端位在第二部份上。該第一及該第二部份為電感器電路的相反部份。
例如，該跨接耦合設於該介電層與形成電 感器迴圈之第一平面不同的第二平面上。例如，該跨接耦合設於在電感器下的平面上。形成該跨接耦合於在電感器上的平面上也有用。
如上述，該電感器是為了圖解說明而且不 應受限於它。該電感器可包含其他適當類型的組構。例如，該電感器可形成於多個金屬階層上。也應瞭解，該設備封裝件可包含配置於晶粒之第二主基板面或非主動表面116b上方的其他類型電感器。
在一個具體實施例中，該電感器中配置於 晶粒之第二基板表面或背面上的端子125a-b經由某些矽通孔接觸件150直接耦合至其他組件。在一個具體實施例中，該電感器的端子直接耦合至某些矽通孔接觸件150的第二表面150b，如第1a圖至第1b圖所示。這使得該電感器能過濾及去除電源線及其他合適應用的尖波(spike)。在一個具體實施例中，在第二基板表面116b上方的介電層170中，其餘矽通孔接觸件150耦合至重佈層(redistribution layer，RDL)181，該等重佈層例如配置於與電感器相同的平面或金屬階層。例如，可裝設凸塊底部金屬化183及球狀凸塊185於該等RDL 181上方，如第1a圖所示。在另一具體實施例中，該電感器中配置於晶粒之第二基板表面或背面上的端子125a-b通過金屬跡線或RDL(未圖示)而間接耦合至某些矽通孔接觸件150。
第2圖圖示半導體設備200的另一具體實施 例。該半導體設備與第1a圖至第1b圖所述的類似。因此，不描述或詳述共同的元件。在一個具體實施例中，半導體設備200包含晶粒堆疊。該晶粒堆疊包含x個晶粒，在此x大於等於2。例如，該晶粒堆疊包含晶粒1101-x。圖中，該晶粒堆疊包含兩個晶粒，即下晶粒1101與上晶粒1102。 提供有其餘晶粒個數的晶粒堆疊也可能有用。以有兩個以上晶粒的晶粒堆疊而言，中間的晶粒1102-(X-1)配置於上、下晶粒之間。該晶粒堆疊的晶粒可為相同的類型及/或尺寸。提供有不同類型及/或尺寸之晶片的晶粒堆疊也有用。
例如，該等晶粒包含以下兩者的組合：耦 合至被動組件120(例如，電感器)之端子的矽通孔接觸件150，以及耦合至用於堆疊晶粒之RDL的矽通孔接觸件150。例如，該等被動組件配置於該等晶粒的下或第二基板表面上。晶粒的RDL提供至下面晶粒之矽通孔接觸件的連接。例如，ith+1晶粒的RDL提供至ith晶粒之矽通孔接觸件的連接。此外，應瞭解，並非所有的晶粒要有相同的組構。例如，該下晶粒可包含以下兩者的組合：用來連接至被動組件的矽通孔接觸件，以及用來堆疊晶粒的矽通孔接觸件，同時其他的晶粒包含耦合至RDL用於使ith+1晶粒連接至ith晶粒之晶粒墊的矽通孔接觸件。
第3a圖至第3b圖圖示半導體設備300的其 他具體實施例。請參考第3a圖，半導體設備300包含整合於晶粒的被動設備120，例如電感器。例如，該晶粒為非主動晶粒。在一個具體實施例中，該設備包含整合於中介 物380的電感器。該中介物作用成使主動晶粒310耦合至封裝基板390的支撐構件。該中介物例如可由矽形成。其他適當類型的材料也可用來形成該中介物。
該中介物包含第一及第二中介物表面 380a-b。介電層可使該中介物的第一及第二表面各自有襯裡。如圖示，被動設備120配置於第二中介物表面380a上，同時該晶粒配置於第一中介物表面上。在一個具體實施例中，該中介物包含在形成於中介物基板之矽通孔中形成的中介物接觸件350。例如，中介物接觸件350類似在說明第1a圖至第1b圖時所述的矽通孔接觸件150。該中介物包含以下兩者的組合：致能電感器120配置於第二中介物表面之端子121a-b連接至配置於第一中介物表面上之晶粒310的中介物接觸件350，以及耦合至RDL 381使得在中介物380上面之晶粒310與封裝基板390之間能夠電性連接的中介物接觸件350。
例如，晶粒310可包含矽通孔接觸件(未圖 示)提供底面310b至與配置於中介物上表面380a上之RDL(未圖示)耦合之晶粒墊(未圖示)的連接。數個RDL可配置於該中介物的第一及第二主表面上，以提供至晶粒310之矽通孔接觸件(未圖示)的中介物接觸件350與下面封裝基板390之間的連接。
如圖示，單一晶粒310設於中介物的第一主 表面上。應瞭解，如第2圖所述，晶粒堆疊可設於第一中介物表面上。例如，晶粒堆疊中的晶粒可用矽通孔接觸件 耦合至中介物接觸件。在其他具體實施例中，該等晶粒可用矽通孔接觸件耦合，同時晶粒堆疊的上晶粒用互連金屬層及凸塊連接件315耦合至中介物接觸件。
在一個替代具體實施例中，如第3b圖所 示，複數個晶粒配置於第一中介物表面上。例如，m個晶粒可配置成非堆疊組構。圖中，兩個晶粒4101-2(例如，m=2)配置於第一中介物表面380a上。該等晶粒可用某些矽通孔接觸件350耦合至被動設備120，例如電感器。在一個具體實施例中，該等晶粒可包含非矽通孔型的晶粒。在此類具體實施例中，該等晶粒用凸塊連接件315耦合至中介物接觸件。在另一具體實施例中，該等晶粒包含矽通孔型的晶粒。其他的晶粒組構也可能有用。在一些具體實施例中，該設備可包含配置於第一中介物表面上的數個晶粒堆疊，如在說明第2圖及第3a圖時所述。再者，在第一中介物表面上裝設晶粒堆疊與晶粒的組合也可能有用。
如上述，晶粒或晶粒集合設有矽通孔接觸 件。該等矽通孔接觸件使得被動組件120(例如，有高Q值及大特徵尺寸的電感器)能夠配置於背面或第二基板表面上。在一個具體實施例中，矽通孔接觸件使得配置於第二基板表面上的電感器能夠耦合至第一基板表面上的電路組件。此外，其餘矽通孔接觸件也致能耦合至用以堆疊晶片的RDL或連接至封裝基板。由於電感器耦合至基板的背面或第二表面，因此電容及串音問題會減少。這種組構也避免使用額外的屏蔽物，從而減少生產成本。
第4圖的流程圖圖示用以形成半導體設備 400之方法的具體實施例。該方法包括：步驟410的加工是提供晶圓，例如大型積體電路(LSI)晶圓。在一個具體實施例中，該晶圓包含與上文在說明第1a圖至第1b圖時所述類似或相同的矽通孔型晶粒。因此，不描述或詳述共同的元件。例如，該晶圓經製備成有數個矽通孔(TSV)。該晶圓包含有第一(主動)及第二(非主動)主表面的晶圓基板。例如，該晶粒包含形成於晶粒基板之第一或主動表面上的電路組件或複數個電路組件。在一個具體實施例中，該晶粒包含形成於在晶粒基板內之矽通孔(TSV)中的複數個矽通孔(TSV)接觸件。例如，該等矽通孔可用深反應性離子蝕刻(DRIE)或雷射鑽孔法形成。其他適當技術也可用來形成該等矽通孔。例如，可形成絕緣內襯以使矽通孔的側壁有襯裡。在一個具體實施例中，矽通孔用電鍍法填充導電材料，例如銅(Cu)，以及用化學機械研磨法(CMP)平坦化以形成該等矽通孔接觸件。其他適當技術及材料也可用來形成該等矽通孔接觸件。
該方法繼續減薄晶圓的第二表面或非主動 表面以減少晶圓的厚度。例如，用諸如研磨、CMP、RIE等等或彼等之組合的方法來減薄晶圓的第二表面。例如，背面研磨法在步驟412暴露矽通孔接觸件的底部。
在步驟414，在晶圓的第二主表面上形成被 動組件及RDL。在一個具體實施例中，該被動組件包含電感器。提供其他類型的被動組件也可能有用。為了圖解說 明，該被動組件包含與在說明第1c圖時所述類似的電感器。因此，不描述或詳述該電感器的特徵。應瞭解，其他類型的電感器也可能有用。在一個具體實施例中，該電感器與晶圓的第二主表面一體成形或內建於其上。例如，該電感器與RDL同時形成於晶圓的第二主表面上。該方法包括：在步驟414，通過某些矽通孔接觸件直接或間接地電性耦合該電感器與晶圓之第一或主動表面上的電路組件，同時其他矽通孔接觸件耦合至RDL。
該方法可包括其他或額外的加工步驟以完 成半導體設備的製造。例如，可切割或單粒化該晶圓以將晶圓分成有積體被動組件(例如，電感器)的個別晶粒，以及在步驟416，進一步加工以形成如第1a-b圖所示的設備封裝件。在其他具體實施例中，該方法更可包含：安裝附加晶粒或數個晶粒於該單粒化晶粒上面以形成具有積體電感器的晶粒堆疊，如第2圖所示。
如上述，矽通孔接觸件使得被動組件(例 如，有大特徵尺寸之高Q值的電感器)能夠配置於背面或第二基板表面上。在一個具體實施例中，矽通孔接觸件使得配置於第二基板表面上的電感器能夠耦合至第一基板表面上的電路組件。因此，形成被動組件(例如，有高Q值的電感器)的製程可與其他的前段(FEOL)及後段(BEOL)製程分開。這使得有大特徵尺寸的電感器能夠在技術節點低的晶圓廠加工或外包半導體組裝及測試。此外，其餘矽通孔接觸件也致能耦合至用於堆疊晶片的RDL或連接至封裝基 板。由於電感器耦合至基板的背面或第二表面，因此電容及串音問題會減少。此類組構也避免使用額外的屏蔽物，從而減少生產成本。此外，在說明第4圖時所述的具體實施例係與未來用以形成3D IC或封裝件的方法完全相容。
第5圖的流程圖圖示用以形成半導體設備 500之方法的另一具體實施例。該方法包括：提供有第一及第二主表面的晶圓。在一個具體實施例中，在步驟510，該晶圓用作中介物晶圓。在一個具體實施例中，該中介物晶圓包含有複數個中介物接觸件的矽晶圓。例如，該等中介物接觸件類似在說明第4圖時所述的矽通孔接觸件。例如，該等中介物接觸件可用與在說明第4圖之矽通孔接觸件時所述類似的方法形成。因此，不描述或詳述共同的元件。
將中介物晶圓的第二或底面減薄以減少晶 圓的厚度。例如，用諸如研磨、CMP、RIE等等或彼等之組合的方法來減薄中介物晶圓的第二表面。例如，在步驟512，背面研磨法暴露中介物接觸件的底部。
在步驟514，在中介物晶圓的第二主表面 上，提供被動組件及RDL。該被動組件包含類似在說明第1c圖時所述的電感器。應瞭解，其他類型的電感器也可能有用。在一個具體實施例中，該電感器與中介物晶圓的第二主表面一體成形或內建於其上。例如，電感器與RDL同時形成於中介物晶圓的第二主表面上。
該方法也包括：在步驟514，在中介物晶圓 的第一表面上，提供晶粒或複數個晶粒。在一個具體實施例中，該晶粒可包含與上文在說明第1a圖至第1b圖時所述類似或相同的矽通孔型晶粒。在其他具體實施例中，該晶粒可包含非矽通孔型晶粒。具有矽通孔接觸件的晶粒或複數個晶粒裝在中介物晶圓的第一主表面上。該方法包括：在步驟514，通過中介物晶圓的某些中介物接觸件，電性耦合被動組件及晶粒或數個晶粒。
該方法可包括其他或額外的加工步驟以完 成半導體設備的製造。例如，在步驟516，可切割或單粒化該中介物晶圓以分離該晶圓以及進一步加工以形成具有積體被動組件(例如，電感器)的個別設備封裝件，如第3a-b圖所示。在其他具體實施例中，該方法也可包括：安裝額外的晶粒或數個晶粒於設備封裝件上面以形成具有積體被動組件的晶粒堆疊設備封裝件。
按照第5圖描述的具體實施例包含按照第4 圖描述的一些或所有優點。因此，不會描述或詳述這些優點。此外，按照第5圖描述的具體實施例與未來用以形成2.5D IC或封裝件的方法完全相容。
可用其他特定形式實作本發明而不脫離本發明的精神或本質特性。因此，前述具體實施例在各方面都應被視為僅供圖解說明而不是限定描述於本此的本發明。因此，本發明的範疇是用隨附申請專利範圍陳明，而不是以上的描述，以及希望涵蓋落入該等申請項之意思及等價範圍內的所有改變。
100‧‧‧半導體設備
110‧‧‧晶粒
110a‧‧‧頂端晶粒表面
110b‧‧‧下晶粒表面
115‧‧‧晶粒基板
116a、116b‧‧‧第一及第二主基板面
120‧‧‧被動組件/元件
150‧‧‧矽通孔(TSV)接觸件
170‧‧‧介電層
181‧‧‧重佈層(RDL)
183‧‧‧凸塊底部金屬化
185‧‧‧球狀凸塊
A’‧‧‧部份

Claims (20)

  1. 一種半導體設備，係包含：包含晶粒基板的晶粒，該晶粒基板具有第一及第二主表面；以及配置於該晶粒基板之該第二主表面下的被動組件，其中，該被動組件通過數個矽通孔(TSV)接觸件電性耦合至該晶粒。
  2. 如申請專利範圍第1項所述之半導體設備，其中，該等矽通孔接觸件配置於該晶粒基板內。
  3. 如申請專利範圍第2項所述之半導體設備，其中，該第一主表面為主動基板表面，而該第二主表面為非主動基板表面。
  4. 如申請專利範圍第3項所述之半導體設備，其中，數個電路組件配置於該第一主表面上。
  5. 如申請專利範圍第2項所述之半導體設備，其中：該被動組件包含至少具有第一及第二端子的電感器；以及該等矽通孔接觸件係耦合至該第一及該第二端子。
  6. 如申請專利範圍第5項所述之半導體設備，其中，該電感器與該晶粒基板之該第二主表面直接接觸。
  7. 如申請專利範圍第1項所述之半導體設備，其中，該晶粒為中介物晶粒。
  8. 如申請專利範圍第7項所述之半導體設備，其中，該 等矽通孔接觸件配置於該中介物內。
  9. 如申請專利範圍第7項所述之半導體設備，係包含配置在第一中介物表面上之晶粒，且該被動組件係配置於第二中介物表面上。
  10. 如申請專利範圍第9項所述之半導體設備，其中，該晶粒藉由在該晶粒基板內的數個矽通孔接觸件或該第一中介物表面上的數個凸塊連接件耦合至該中介物。
  11. 一種形成半導體設備之方法，係包含：提供包含晶粒基板的晶粒，該晶粒基板具有第一及第二主表面；以及提供在該晶粒基板之該第二主表面下的被動組件，其中，該被動組件通過數個矽通孔(TSV)接觸件電性耦合至該晶粒。
  12. 如申請專利範圍第11項所述之方法，係包括：在該晶粒基板內形成該等矽通孔接觸件。
  13. 如申請專利範圍第11項所述之方法，其中，該晶粒為中介物晶粒。
  14. 如申請專利範圍第13項所述之方法，係包括：形成該等矽通孔接觸件於該中介物內。
  15. 一種形成半導體設備之方法，係包含：提供具有第一及第二主表面的晶圓；以及提供在該晶圓之該第二主表面下的被動組件，其中，該被動組件通過數個矽通孔(TSV)接觸件電性耦合至該晶圓。
  16. 如申請專利範圍第15項所述之方法，其中，該晶圓經加工成在該晶圓之該第一主表面上具有電路組件的複數個晶粒。
  17. 如申請專利範圍第16項所述之方法，係包括：形成數個矽通孔接觸件於該晶圓內；以及將該晶圓之該第二主表面減薄，以暴露該等矽通孔接觸件的底面。
  18. 如申請專利範圍第17項所述之方法，其中，提供該被動組件包括：一體成形電感器於該晶圓之該第二主表面上。
  19. 如申請專利範圍第15項所述之方法，其中：該晶圓係作為中介物晶圓，以及包括：形成該等矽通孔接觸件於該中介物晶圓內。
  20. 如申請專利範圍第19項所述之方法，更包括：在該中介物晶圓之該第一主表面上提供晶粒或數個晶粒。
TW103100347A 2013-03-14 2014-01-06 具有積體被動組件之設備 TWI566372B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/802,835 US20140264733A1 (en) 2013-03-14 2013-03-14 Device with integrated passive component

Publications (2)

Publication Number Publication Date
TW201436162A true TW201436162A (zh) 2014-09-16
TWI566372B TWI566372B (zh) 2017-01-11

Family

ID=51504064

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103100347A TWI566372B (zh) 2013-03-14 2014-01-06 具有積體被動組件之設備

Country Status (3)

Country Link
US (1) US20140264733A1 (zh)
CN (1) CN104051413A (zh)
TW (1) TWI566372B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096552B2 (en) 2017-01-03 2018-10-09 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
TWI658553B (zh) * 2017-01-03 2019-05-01 Samsung Electronics Co., Ltd. 扇出型半導體封裝
US10892215B2 (en) 2015-09-25 2021-01-12 Intel Corporation Metal on both sides with power distributed through the silicon

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245790B2 (en) * 2013-01-23 2016-01-26 GlobalFoundries, Inc. Integrated circuits and methods of forming the same with multiple embedded interconnect connection to same through-semiconductor via
US9754874B2 (en) * 2013-10-25 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Inductive capacitive structure and method of making the same
US20150137342A1 (en) * 2013-11-20 2015-05-21 Marvell World Trade Ltd. Inductor/transformer outside of silicon wafer
US9716056B2 (en) * 2015-01-26 2017-07-25 International Business Machines Corporation Integrated circuit with back side inductor
US9673173B1 (en) 2015-07-24 2017-06-06 Altera Corporation Integrated circuit package with embedded passive structures
US9728494B2 (en) * 2015-09-24 2017-08-08 Verily Life Sciences Llc Body-mountable device with a common substrate for electronics and battery
KR20210032709A (ko) 2019-09-17 2021-03-25 삼성전자주식회사 소동 소자 모듈 및 상기 수동 소자 모듈을 포함하는 반도체 장치 패키지
US11715754B2 (en) * 2020-06-09 2023-08-01 Mediatek Inc. Semiconductor package with TSV inductor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US7531407B2 (en) * 2006-07-18 2009-05-12 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer backside inductors and methods of fabricating same
JP4354472B2 (ja) * 2006-08-31 2009-10-28 Ｔｄｋ株式会社 電子部品モジュール
US7968975B2 (en) * 2008-08-08 2011-06-28 International Business Machines Corporation Metal wiring structure for integration with through substrate vias
US7772081B2 (en) * 2008-09-17 2010-08-10 Stats Chippac, Ltd. Semiconductor device and method of forming high-frequency circuit structure and method thereof
CN102034786A (zh) * 2009-09-29 2011-04-27 三星半导体(中国)研究开发有限公司 印刷电路板、凸点阵列封装件及其制造方法
US8455995B2 (en) * 2010-04-16 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. TSVs with different sizes in interposers for bonding dies
US9048233B2 (en) * 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US20120061789A1 (en) * 2010-09-13 2012-03-15 Omnivision Technologies, Inc. Image sensor with improved noise shielding
US9224647B2 (en) * 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
US8569861B2 (en) * 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
US8901688B2 (en) * 2011-05-05 2014-12-02 Intel Corporation High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same
CN102800639B (zh) * 2011-05-27 2016-12-14 阿尔特拉公司 混合集成封装结构
KR20130037609A (ko) * 2011-10-06 2013-04-16 한국전자통신연구원 하부 인덕터를 포함하는 실리콘 인터포저
CN102779807A (zh) * 2012-01-16 2012-11-14 中国科学院上海微系统与信息技术研究所 一种与rdl工艺兼容的电感元件及制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892215B2 (en) 2015-09-25 2021-01-12 Intel Corporation Metal on both sides with power distributed through the silicon
TWI724016B (zh) * 2015-09-25 2021-04-11 美商英特爾股份有限公司 包含在晶粒的設備、形成包含背側或底側敷金屬之積體電路晶粒的方法及包括封裝基板的系統
US10096552B2 (en) 2017-01-03 2018-10-09 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
TWI658553B (zh) * 2017-01-03 2019-05-01 Samsung Electronics Co., Ltd. 扇出型半導體封裝

Also Published As

Publication number Publication date
US20140264733A1 (en) 2014-09-18
CN104051413A (zh) 2014-09-17
TWI566372B (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
TWI566372B (zh) 具有積體被動組件之設備
US9159602B2 (en) Apparatus and methods for constructing semiconductor chip packages with silicon space transformer carriers
US9691840B2 (en) Cylindrical embedded capacitors
US9406561B2 (en) Three dimensional integrated circuit integration using dielectric bonding first and through via formation last
US9190345B1 (en) Semiconductor devices and methods of manufacture thereof
US8502372B2 (en) Low-cost 3D face-to-face out assembly
US11211351B2 (en) Apparatuses including redistribution layers and related microelectronic devices
KR20150137970A (ko) 반도체 디바이스 및 반도체 디바이스 제조 방법
US9257338B2 (en) TSV substrate structure and the stacked assembly thereof
US11121070B2 (en) Integrated fan-out package
US20220344294A1 (en) Semiconductor interconnect structures with vertically offset bonding surfaces, and associated systems and methods
US20210407890A1 (en) Integrated circuit device and semiconductor package including the same
US10439021B2 (en) Capacitor structure
US11646269B2 (en) Recessed semiconductor devices, and associated systems and methods
US11948918B2 (en) Redistribution structure for semiconductor device and method of forming same
TWI792433B (zh) 半導體裝置以及其製造方法
US11862588B2 (en) Semiconductor device and method
US20240055378A1 (en) Semiconductor chip and semiconductor package including the same
KR20210147850A (ko) 반도체 패키지 및 이를 제조하는 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees