TW201435586A - 快閃記憶體儲存設備及其資料管理之方法與裝置 - Google Patents
快閃記憶體儲存設備及其資料管理之方法與裝置 Download PDFInfo
- Publication number
- TW201435586A TW201435586A TW102118722A TW102118722A TW201435586A TW 201435586 A TW201435586 A TW 201435586A TW 102118722 A TW102118722 A TW 102118722A TW 102118722 A TW102118722 A TW 102118722A TW 201435586 A TW201435586 A TW 201435586A
- Authority
- TW
- Taiwan
- Prior art keywords
- flash memory
- memory storage
- data
- level cell
- cell flash
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
Abstract
本發明適用於儲存器的資料儲存技術領域,提供了一種快閃記憶體儲存設備及其資料管理的方法與裝置,快閃記憶體儲存設備中包括至少一多層單元快閃記憶,該方法包括:在首次往快閃記憶體儲存設備中寫入資料時,將資料寫入快閃記憶體儲存設備中多層單元快閃記憶儲存區塊的最低有效位元分頁(page)或單層單元快閃記憶儲存區塊的快閃記憶分頁。藉由本發明,可以大大的提高首次資料寫入的速度,減少首次資料寫入的時間,從而減少智慧型設備應用層的量產時間,提高其量產效率。而且,由於最低有效位元分頁以及單層單元快閃記憶分頁穩定可靠,因此還能提高寫入資料的穩定性。
Description
本發明屬於儲存器的資料儲存技術領域,尤其是關於一種快閃記憶體儲存設備及其資料管理之方法與裝置。
快閃記憶按照其內部構架可以分為單層單元快閃記憶(Single-Level Cell,SLC)和多層單元快閃記憶(Multi-Level Cell,MLC)。SLC的每個單元(cell)中儲存1個位元(bit)的訊息;MLC的每個單元(cell)至少儲存2個位元(bit)的訊息,其中,MLC包括2bit/cell、3bit/cell、4bit/cell以及更多位元的快閃記憶。
SLC的資料寫入是藉由對浮動閘極的電荷加電壓,經過源極將所儲存的電荷消除,藉由這樣的方式,以儲存一個訊息位元(bit)(1代表消除,0代表寫入)。而MLC則是在浮動閘極中使用不同程度的電荷,因此能在單一電晶體中儲存多個位元的訊息,並藉由單元的寫入與感應的控制,在單一電晶體中產生多種狀態,對於SLC及MLC而言,同樣容量的單元要儲存1位元與儲存多位元的穩定度和複雜度不同,SLC比MLC穩定,且SLC寫入速度較快。從資料儲存機制方面看,快閃記憶內部包含多個儲存區塊,每個儲存區塊由多個分頁構成。SLC的所有分頁都是快速且穩定可靠的,而MLC的區塊內只有一部分分頁是快速且穩定可靠的,結構跟SLC內的分頁類似。例如,以2bit/cell的快閃記憶為例,一個單元包含兩個位元(0,1位元),0位元稱為最低有效位元,1位元稱為非最低有效位元,可產生四種狀態(00,01,11,10),以寫入區塊內不同的分頁內,其中,每個單元的兩位元分別寫入區塊的最低有效位元分頁和非最低有效位元分頁內,其中,最低有效位元分頁為快速且穩定可靠的分頁,並且同一型號的快閃記憶其最低有效位元分頁在所有的區塊內的分佈都是一樣的。同理,3bit/cell的快閃記憶,一個單元包含3個位元(0,1,2位元),其中0位元稱為最低有效位元,1和2位元稱為非最低有效位元。用最低有效位元分頁來描述MLC中快速且穩定可靠的分頁,用非最低有效位元分頁來描述MLC中其它分頁。
習知技術中,單個快閃記憶體儲存設備常常同時採用SLC和MLC或者只採用MLC以提高快閃記憶體儲存設備的儲存容量。然而將包含MLC的快閃記憶體儲存設備應用到智慧型設備如智慧型手機、平板電腦等中時,在一定程度上會影響快閃記憶體儲存設備的資料讀寫速度,導致智慧型設備中應用層的量產效率不高如系統安裝時間長等問題。
本發明實施例的目的在於提供一種快閃記憶體儲存設備中資料管理之方法,以解決習知技術中包含MLC的快閃記憶體儲存設備應用到智慧型設備,導致智慧型設備中應用層的量產效率不高的問題。
本發明實施例是這樣實現的,一種快閃記憶體儲存設備中資料管理之方法,快閃記憶體儲存設備中包括至少一多層單元快閃記憶,該方法包括:
在首次往快閃記憶體儲存設備中寫入資料時,將資料寫入快閃記憶體儲存設備中多層單元快閃記憶儲存區塊的最低有效位元分頁或單層單元快閃記憶儲存區塊的快閃記憶分頁。
本發明實施例的另一目的在於提供一種快閃記憶體儲存設備中資料管理之裝置,快閃記憶體儲存設備中包括至少一多層單元快閃記憶,該裝置包括:
資料寫入單元,用於在首次往快閃記憶體儲存設備中寫入資料時,將資料寫入快閃記憶體儲存設備中多層單元快閃記憶儲存區塊的最低有效位元分頁或單層單元快閃記憶儲存區塊的快閃記憶分頁。
本發明實施例的再一目的在於提供一種快閃記憶體儲存設備,快閃記憶體儲存設備包括快閃記憶體儲存設備中資料管理的裝置。
本發明實施例與習知技術相比存在的有益效果是:在嵌入式儲存系統中,如包含MLC快閃記憶體儲存設備的智慧型手機、平板電腦等智慧型設備,其首次寫入的資料一般都是資料量比較大且重要的資料,如系統安裝資料等,由於多層單元快閃記憶儲存區塊的最低有效位元分頁以及單層單元快閃記憶分頁的資料寫入時間遠小於非最低有效位元分頁的資料寫入時間,且最低有效位元分頁以及單層單元快閃記憶分頁為穩定可靠的快閃記憶分頁,因此在首次往快閃記憶體儲存設備中寫入資料時,藉由將資料寫入快閃記憶體儲存設備中多層單元快閃記憶儲存區塊的最低有效位元分頁或單層單元快閃記憶儲存區塊的快閃記憶分頁,可以大大的提高資料寫入的速度,減少資料寫入的時間,從而減少智慧型設備應用層的量產時間,提高其量產效率。而且,由於最低有效位元分頁以及單層單元快閃記憶分頁穩定可靠,因此還能提高寫入資料的穩定性,具有較強的實用性。
S101...步驟
21...資料寫入單元
22...判斷單元
23...合併單元
3...快閃記憶體儲存設備
31...快閃記憶體儲存設備中資料管理裝置
32...多層單元快閃記憶
33...單層單元快閃記憶
為了更清楚地說明本發明實施例中的技術方案,下面將對實施例或習知技術描述中所需要使用的圖式作簡單地介紹,顯而易見地,下面描述中的圖式僅僅是本發明的一些實施例,對於本發明所屬技術領域中具有通常知識者來講,在不付出創造性勞動性的前提下,還可以根據這些圖式獲得其他的圖式。
第1圖係為本發明實施例一提供的快閃記憶體儲存設備中資料管理方法之實現流程圖;
第2圖係為本發明實施例二提供的快閃記憶體儲存設備中資料管理裝置之組成結構圖;
第3圖係為本發明實施例三提供的快閃記憶體儲存設備之組成結構圖。
第1圖係為本發明實施例一提供的快閃記憶體儲存設備中資料管理方法之實現流程圖;
第2圖係為本發明實施例二提供的快閃記憶體儲存設備中資料管理裝置之組成結構圖;
第3圖係為本發明實施例三提供的快閃記憶體儲存設備之組成結構圖。
為了使本發明的目的、技術方案及優點更加清楚明白,以下結合相關圖式及實施例,對本發明進行進一步詳細說明。應當理解,此處所描述的具體實施例僅僅用以解釋本發明,並不用於限定本發明。
為了說明本發明所述的技術方案,下面藉由具體實施例來進行說明。
實施例一:
第1圖表示了本發明實施例一提供的快閃記憶體儲存設備中資料管理方法之實現流程,該方法過程詳述如下:
在步驟S101中,在首次往快閃記憶體儲存設備中寫入資料時,將資料寫入快閃記憶體儲存設備中多層單元快閃記憶儲存區塊的最低有效位元分頁或單層單元快閃記憶儲存區塊的快閃記憶分頁。
在本實施例中,當將包含MLC的快閃記憶體儲存設備應用到智慧型設備如智慧型手機、平板電腦等中時,首次往快閃記憶體儲存設備中寫入的資料一般都是資料量比較大且重要的資料,如系統安裝資料等。而由於MLC中包含非最低有效分頁位元,如果將資料寫入非最低有效分頁位元,會嚴重影響到資料的讀寫速度,從而導致智慧型設備中應用層的量產效率不高如系統安裝時間長等問題。因此,本實施例為了解決上述問題,在首次往快閃記憶體儲存設備中寫入資料時,將資料寫入快閃記憶體儲存設備中多層單元快閃記憶儲存區塊的最低有效位元分頁或單層單元快閃記憶儲存區塊的快閃記憶分頁,由於多層單元快閃記憶儲存區塊的最低有效位元分頁以及單層單元快閃記憶儲存區塊的快閃記憶分頁的資料寫入時間遠小於非最低有效位元分頁的資料寫入時間,且最低有效位元分頁以及單層單元快閃記憶分頁為穩定可靠的快閃記憶分頁,因此可以大大的提高資料寫入的速度,減少資料寫入的時間,從而減少智慧型設備應用層的量產時間,提高其量產效率。而且,由於最低有效位元分頁以及單層單元快閃記憶分頁穩定可靠,因此還能提高寫入資料的穩定性。
進一步的,在首次往快閃記憶體儲存設備中寫入資料前,判斷快閃記憶體儲存設備中空的多層單元快閃記憶儲存區塊的數量或空的單層單元快閃記憶儲存區塊的數量是否大於預先設定的臨界值,若是,將資料寫入快閃記憶體儲存設備中多層單元快閃記憶儲存區塊的最低有效位元分頁或單層單元快閃記憶儲存區塊的快閃記憶分頁。
其中,空的多層單元快閃記憶儲存區塊為未寫入資料的多層單元快閃記憶儲存區塊,空的單層單元快閃記憶儲存區塊為未寫入資料的單層單元快閃記憶儲存區塊。
進一步的,由於只使用多層單元快閃記憶儲存區塊中的最低有效位元分頁,會影響到其他非最低有效位元分頁的使用,從而降低快閃記憶體儲存設備的儲存容量,因此為了解決這一問題,本實施例更包括如下步驟:
當空的多層單元快閃記憶儲存區塊的數量或空的單層單元快閃記憶儲存區塊的數量達到預先設定的臨界值時,合併多層單元快閃記憶儲存區塊中最低有效位元分頁和非最低有效位元分頁的儲存空間。
進一步的,本實施例更包括:
在快閃記憶體儲存設備空閒時,合併多層單元快閃記憶儲存區塊中最低有效位元分頁和非最低有效位元分頁的儲存空間。
更進一步的,為了減少在寫入資料時由於空的多層單元快閃記憶儲存區塊的數量或空的單層單元快閃記憶儲存區塊的數量達到預先設定的臨界值時發生邊合併邊寫入資料的現象,影響資料的寫入速度,本實施例更包括:
當空的多層單元快閃記憶儲存區塊的數量或空的單層單元快閃記憶儲存區塊的數量達到預先設定的臨界值,且快閃記憶體儲存設備空閒時,合併多層單元快閃記憶儲存區塊中最低有效位元分頁和非最低有效位元分頁的儲存空間。
需要說明的是,本實施例中所述臨界值為一比例值,「比例」值與「個數」值是存在不同的,「個數」值是一個靜態的值,而「比例」值是一個動態的值,例如如果設置的是「個數」值,「個數」值為6,而某快閃記憶體儲存設備儲存空間較小,其儲存區塊只有5個,則無法滿足資料寫入的條件。而如果設置的是「比例」,例如「比例」為20%,如果儲存區塊只有5個,那麼只要空的多層單元快閃記憶儲存區塊的數量或空的單層單元快閃記憶儲存區塊的數量大於1個時,即可以寫入資料。
另外,為了更好的區分儲存區塊,本實施例更包括對儲存區塊的狀態進行標識,狀態標識包括「忙」、「空閒」和「丟棄」等。
在本實施例中,合併多層單元快閃記憶儲存區塊中最低有效位元分頁和非最低有效位元分頁的儲存空間具體包括:
獲取空的多層單元快閃記憶儲存區塊或空的單層單元快閃記憶儲存區塊,將只在非最低有效位元分頁上寫有資料的多層單元快閃記憶儲存區塊上的資料轉移儲存至空的多層單元快閃記憶儲存區塊的所有快閃記憶分頁或空的單層單元快閃記憶儲存區塊上的所有快閃記憶分頁,並擦除只在非最低有效位元分頁上寫有資料且進行了資料轉移儲存的多層單元快閃記憶儲存區塊。
本實施例藉由首次往快閃記憶體儲存設備中寫入資料時,將資料寫入快閃記憶體儲存設備中多層單元快閃記憶儲存區塊的最低有效位元分頁或單層單元快閃記憶儲存區塊的快閃記憶分頁,能夠提高包含多層單元快閃記憶體儲存設備的資料寫入速度及穩定性。而且,在儲存設備空閒或空的多層單元快閃記憶儲存區塊的數量或空的單層單元快閃記憶儲存區塊的數量小於預設的臨界值時,進行資料合併和轉移儲存,從而能夠在不犧牲快閃記憶體儲存設備容量的前提下提高快閃記憶體儲存設備的整體性能。
以全部為MLC快閃記憶(2bit/cell的快閃記憶)的4GB快閃記憶體儲存設備為例(快閃記憶體儲存設備會有預留一些空的儲存區塊用於資料交換或者替換壞的儲存區塊,因此其實際儲存容量小於4G,為了便於理解,本實施例以4G來舉例說明),如果只使用其中的最低有效位元分頁,則該快閃記憶體儲存設備提供的儲存空間為2G,因此該方法會降低快閃記憶體儲存設備的儲存容量,即是藉由犧牲容量來提高資料寫入速度和穩定性。而本實施例在首次往快閃記憶體儲存設備中寫入資料時,如果空的多層單元快閃記憶儲存區塊的數量大於預先設定的臨界值,則將資料寫入多層單元快閃記憶儲存區塊的最低有效位元分頁;如果空的多層單元快閃記憶儲存區塊的數量達到預先設定的臨界值或快閃記憶體儲存設備空閒時做資料合併和轉移儲存,從而能夠在不犧牲快閃記憶體儲存設備容量的前提下提高其整體性能。
實施例二:
第2圖表示了本發明實施例二提供的快閃記憶體儲存設備中資料管理裝置的組成結構,為了便於說明,僅示出了與本發明實施例相關的部分。
該快閃記憶體儲存設備中資料管理裝置可以應用於快閃記憶體儲存設備中,可以是運行於快閃記憶體儲存設備內的軟體單元、硬體單元或者軟硬體相結合的單元,也可以作為獨立的掛件結合到快閃記憶體儲存設備中或者運行於快閃記憶體儲存設備的應用系統中。
該快閃記憶體儲存設備中資料管理裝置包括資料寫入單元21,其中:
資料寫入單元21,用於在首次往快閃記憶體儲存設備中寫入資料時,將資料寫入快閃記憶體儲存設備中多層單元快閃記憶儲存區塊的最低有效位元分頁或單層單元快閃記憶儲存區塊的快閃記憶分頁。
進一步的,該裝置更包括:
判斷單元22,用於判斷快閃記憶體儲存設備中空的多層單元快閃記憶儲存區塊的數量或空的單層單元快閃記憶儲存區塊的數量是否大於預先設定的臨界值,若是,則資料寫入單元21將資料寫入快閃記憶體儲存設備中多層單元快閃記憶儲存區塊的最低有效位元分頁或單層單元快閃記憶儲存區塊的快閃記憶分頁;
其中,空的多層單元快閃記憶儲存區塊為未寫入資料的多層單元快閃記憶儲存區塊,空的單層單元快閃記憶儲存區塊為未寫入資料的單層單元快閃記憶儲存區塊。
進一步的,該裝置更包括:
合併單元23,用於當空的多層單元快閃記憶儲存區塊的數量或空的單層單元快閃記憶儲存區塊的數量達到預先設定的臨界值時,合併多層單元快閃記憶儲存區塊中最低有效位元分頁和非最低有效位元分頁的儲存空間。
進一步的,合併單元23更用於,在快閃記憶體儲存設備空閒時,合併多層單元快閃記憶儲存區塊中最低有效位元分頁和非最低有效位元分頁的儲存空間。
進一步的,合併單元23具體用於,獲取空的多層單元快閃記憶儲存區塊或空的單層單元快閃記憶儲存區塊,將只在非最低有效位元分頁上寫有資料的多層單元快閃記憶儲存區塊上的資料轉移儲存至空的多層單元快閃記憶儲存區塊的所有快閃記憶分頁或空的單層單元快閃記憶儲存區塊上的所有快閃記憶分頁,並擦除只在非最低有效位元分頁上寫有資料且進行了資料轉移儲存的多層單元快閃記憶儲存區塊。
本發明所屬技術領域中具有通常知識者可以清楚地瞭解到,為描述的方便和簡潔,僅以上述各功能單元、模組的劃分進行舉例說明,實際應用中,可以根據需要而將上述功能分配由不同的功能單元或模組完成,即將裝置的內部結構劃分成不同的功能單元或模組,以完成以上描述的全部或者部分功能。實施例中的各功能單元、模組可以結合在一個處理單元中,也可以是各個單元單獨物理存在,也可以兩個或兩個以上單元結合在一個單元中,上述結合的單元既可以採用硬體的形式實現,也可以採用軟體功能單元的形式實現。另外,各功能單元、模組的具體名稱也只是為了便於相互區分,並不用於限制本發明的保護範圍。上述裝置中單元、模組的具體工作過程,可以參考前述方法實施例中的對應過程,在此不再贅述。
實施例三:
第3圖表示了本發明實施例三提供的快閃記憶體儲存設備的組成結構,為了便於說明,僅示出了與本發明實施例相關的部分。
如第3圖所示,該快閃記憶體儲存設備3包含實施例二所述的快閃記憶體儲存設備中資料管理裝置31、至少一多層單元快閃記憶32或單層單元快閃記憶33。
在本實施例中,在首次往快閃記憶體儲存設備3中寫入資料時,快閃記憶體儲存設備中資料管理裝置31將資料寫入快閃記憶體儲存設備中多層單元快閃記憶32儲存區塊的最低有效位元分頁或單層單元快閃記憶33儲存區塊的快閃記憶分頁。
快閃記憶體儲存設備中資料管理裝置31的具體實施例過程如實施例二所述,在此不再贅述。
另外,需要說明的是,本發明所屬技術領域中具有通常知識者應該可以清楚地瞭解到快閃記憶體儲存設備3更可以包括印刷電路板(Printed Circuit Board, PCB)、阻容電容等,快閃記憶體儲存設備中資料管理裝置31可以結合在PCB板上。
綜上所述,本發明實施例藉由首次往快閃記憶體儲存設備中寫入資料時,將資料寫入快閃記憶體儲存設備中多層單元快閃記憶儲存區塊的最低有效位元分頁或單層單元快閃記憶儲存區塊的快閃記憶分頁,能夠提高包含多層單元快閃記憶體儲存設備的資料寫入速度及穩定性。而且,在儲存設備空閒或空的多層單元快閃記憶儲存區塊的數量或空的單層單元快閃記憶儲存區塊的數量小於預設的臨界值時,進行資料合併和轉移儲存,從而能夠在不犧牲快閃記憶體儲存設備容量的前提下提高其整體性能。
本發明所術領域中具有通常知識者還可以理解,實現上述實施例方法中的全部或部分步驟是可以藉由程式來指令相關的硬體來完成,程式可以在儲存於一電腦可讀取儲存媒體中,儲存媒體,包括唯讀記憶體(Read Only Memory, ROM)/隨機存取記憶體(Random Access Memory, RAM)、磁碟、光碟等。
以上內容是結合具體的較佳實施方式對本發明所作的進一步詳細說明,不能認定本發明的具體實施只侷限於這些說明。對於本發明所屬技術領域中具有通常知識者來說,在不脫離本發明構思的前提下做出複數個等同替代或明顯變化,而且性能或用途相同,都應當視為屬於本發明由所提交的申請專利範圍確定的專利保護範圍。
S101...步驟
Claims (11)
- 一種快閃記憶體儲存設備中資料管理之方法,該快閃記憶體儲存設備中包括至少一多層單元快閃記憶,該方法包括:
在首次往該快閃記憶體儲存設備中寫入資料時,將該資料寫入該快閃記憶體儲存設備中多層單元快閃記憶儲存區塊的最低有效位元分頁或單層單元快閃記憶儲存區塊的快閃記憶分頁。 - 如申請專利範圍第1項所述之方法,其中該方法更包括:
判斷該快閃記憶體儲存設備中空的多層單元快閃記憶儲存區塊的數量或空的單層單元快閃記憶儲存區塊的數量是否大於預先設定的臨界值,若是,將該資料寫入該快閃記憶體儲存設備中多層單元快閃記憶儲存區塊的最低有效位元分頁或單層單元快閃記憶儲存區塊的快閃記憶分頁;
其中,該空的多層單元快閃記憶儲存區塊為未寫入資料的多層單元快閃記憶儲存區塊,該空的單層單元快閃記憶儲存區塊為未寫入資料的單層單元快閃記憶儲存區塊。 - 如申請專利範圍第2項所述之方法,其中該方法更包括:
當空的多層單元快閃記憶儲存區塊的數量或空的單層單元快閃記憶儲存區塊的數量達到預先設定的臨界值時,合併該多層單元快閃記憶儲存區塊中最低有效位元分頁和非最低有效位元分頁的儲存空間。 - 如申請專利範圍第2或3項所述之方法,其中該方法更包括:
在該快閃記憶體儲存設備空閒時,合併該多層單元快閃記憶儲存區塊中最低有效位元分頁和非最低有效位元分頁的儲存空間。 - 如申請專利範圍第4項所述之方法,其中該合併該多層單元快閃記憶儲存區塊中最低有效位元分頁和非最低有效位元分頁的儲存空間具體包括:
獲取空的多層單元快閃記憶儲存區塊或空的單層單元快閃記憶儲存區塊,將只在非最低有效位元分頁上寫有資料的多層單元快閃記憶儲存區塊上的資料轉移儲存至該空的多層單元快閃記憶儲存區塊上的所有快閃記憶分頁或空的單層單元快閃記憶儲存區塊上的所有快閃記憶分頁,並擦除該只在非最低有效位元分頁上寫有資料且進行了資料轉移儲存的多層單元快閃記憶儲存區塊。 - 一種快閃記憶體儲存設備中資料管理之裝置,該快閃記憶體儲存設備中包括至少一多層單元快閃記憶,該裝置包括:
資料寫入單元,用於在首次往該快閃記憶體儲存設備中寫入資料時,將該資料寫入該快閃記憶體儲存設備中多層單元快閃記憶儲存區塊的最低有效位元分頁或單層單元快閃記憶儲存區塊的快閃記憶分頁。 - 如申請專利範圍第6項所述之裝置,其中該裝置更包括:
判斷單元,用於判斷該快閃記憶體儲存設備中空的多層單元快閃記憶儲存區塊的數量或空的單層單元快閃記憶儲存區塊的數量是否大於預先設定的臨界值,若是,則該資料寫入單元將該資料寫入該快閃記憶體儲存設備中多層單元快閃記憶儲存區塊的最低有效位元分頁或單層單元快閃記憶儲存區塊的快閃記憶分頁;
其中,該空的多層單元快閃記憶儲存區塊為未寫入資料的多層單元快閃記憶儲存區塊,該空的單層單元快閃記憶儲存區塊為未寫入資料的單層單元快閃記憶儲存區塊。 - 如申請專利範圍第7項所述之裝置,其中該裝置更包括:
合併單元,用於當空的多層單元快閃記憶儲存區塊的數量或空的單層單元快閃記憶儲存區塊的數量達到預先設定的臨界值時,合併該多層單元快閃記憶儲存區塊中最低有效位元分頁和非最低有效位元分頁的儲存空間。 - 如申請專利範圍第7或8項所述之裝置,其中該合併單元更用於:
在該快閃記憶體儲存設備空閒時,合併該多層單元快閃記憶儲存區塊中最低有效位元分頁和非最低有效位元分頁的儲存空間。 - 如申請專利範圍第9項所述之裝置,其中該合併單元具體用於:
獲取空的多層單元快閃記憶儲存區塊或空的單層單元快閃記憶儲存區塊,將只在非最低有效位元分頁上寫有資料的多層單元快閃記憶儲存區塊上的資料轉移儲存至該空的多層單元快閃記憶儲存區塊的所有快閃記憶分頁或空的單層單元快閃記憶儲存區塊上的所有快閃記憶分頁,並擦除該只在非最低有效位元分頁上寫有資料且進行了資料轉移儲存的多層單元快閃記憶儲存區塊。 - 一種快閃記憶體儲存設備,其包括如申請專利範圍第6至10項中任一項所述之快閃記憶體儲存設備中資料管理之裝置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310078357.7A CN103164344B (zh) | 2013-03-12 | 2013-03-12 | 一种闪存存储设备中数据管理的方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201435586A true TW201435586A (zh) | 2014-09-16 |
Family
ID=48587448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102118722A TW201435586A (zh) | 2013-03-12 | 2013-05-28 | 快閃記憶體儲存設備及其資料管理之方法與裝置 |
Country Status (3)
Country | Link |
---|---|
CN (1) | CN103164344B (zh) |
TW (1) | TW201435586A (zh) |
WO (1) | WO2014139204A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106935259A (zh) * | 2015-12-31 | 2017-07-07 | 北京京存技术有限公司 | 闪存系统及其避免冗余备份lsb页的方法和装置 |
TWI653538B (zh) * | 2017-11-13 | 2019-03-11 | 慧榮科技股份有限公司 | 資料儲存裝置與記憶體裝置之資料處理方法 |
CN111324548B (zh) * | 2018-12-14 | 2022-09-06 | 北京兆易创新科技股份有限公司 | 一种存储器及其控制方法和装置 |
CN109947678B (zh) * | 2019-03-26 | 2021-07-16 | 联想(北京)有限公司 | 一种存储装置、电子设备及数据交互方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4781373B2 (ja) * | 2007-05-14 | 2011-09-28 | 株式会社バッファロー | 記憶装置 |
US8332578B2 (en) * | 2009-07-31 | 2012-12-11 | Intel Corporation | Method and system to improve the performance of a multi-level cell (MLC) NAND flash memory |
CN102142277A (zh) * | 2010-01-28 | 2011-08-03 | 深圳市江波龙电子有限公司 | 一种存储器及存储器读写控制方法及系统 |
CN102214143A (zh) * | 2010-04-06 | 2011-10-12 | 深圳市江波龙电子有限公司 | 一种多层单元闪存的管理方法、装置及存储设备 |
CN101923514A (zh) * | 2010-08-27 | 2010-12-22 | 深圳市江波龙电子有限公司 | 一种闪存存储设备的管理方法及系统 |
US8782370B2 (en) * | 2011-05-15 | 2014-07-15 | Apple Inc. | Selective data storage in LSB and MSB pages |
-
2013
- 2013-03-12 CN CN201310078357.7A patent/CN103164344B/zh active Active
- 2013-05-07 WO PCT/CN2013/075264 patent/WO2014139204A1/zh active Application Filing
- 2013-05-28 TW TW102118722A patent/TW201435586A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
CN103164344B (zh) | 2015-09-16 |
CN103164344A (zh) | 2013-06-19 |
WO2014139204A1 (zh) | 2014-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10860477B2 (en) | Apparatus and method for low power low latency high capacity storage class memory | |
US10146292B2 (en) | Power management | |
CN107466418B (zh) | 用于多级别单元模式非易失性存储器的成本优化单级别单元模式非易失性存储器 | |
CN103077121B (zh) | 一种闪存存储设备中数据管理的方法及装置 | |
KR101902650B1 (ko) | 완전삭제-인식 디램 컨트롤러 | |
US10289313B2 (en) | Method and apparatus for improving sequential reading in NAND flash | |
WO2016107442A1 (zh) | 将数据写入固态硬盘的方法及固态硬盘 | |
KR101944378B1 (ko) | 메모리 장치에서의 동적 캐시 사이징 방법 및 이를 포함하는 프로세서 | |
CN104899154B (zh) | 基于嵌入式系统混合主存的页面管理方法 | |
TW201310454A (zh) | 快閃記憶體控制器 | |
WO2019100463A1 (zh) | 一种提升闪存性能的方法、装置、设备及存储介质 | |
TWI692688B (zh) | 快閃記憶體控制器及相關電子裝置 | |
Quan et al. | Prediction table based management policy for STT-RAM and SRAM hybrid cache | |
TW201435586A (zh) | 快閃記憶體儲存設備及其資料管理之方法與裝置 | |
CN109558093B (zh) | 一种针对图像处理型负载的混合内存页面迁移方法 | |
CN104035897A (zh) | 一种存储控制器 | |
CN115910170A (zh) | 一种固态硬盘的掉电保护方法、装置及存储介质 | |
TWI635391B (zh) | 快閃記憶體以及其管理方法 | |
US10331385B2 (en) | Cooperative write-back cache flushing for storage devices | |
CN115756297A (zh) | 一种预防读取错误的方法、系统及数据存储设备 | |
CN108062203B (zh) | 一种闪存数据管理方法、装置及存储器 | |
US20190095122A1 (en) | Memory management system, computing system, and methods thereof | |
TWI687809B (zh) | 快閃記憶體儲存裝置與寫入管理方法 | |
WO2021129847A1 (zh) | 一种内存设置方法以及装置 | |
US20220391090A1 (en) | Data Management For Efficient Low Power Mode Handling In A Storage Device |