TW201435557A - 電源時序電路 - Google Patents

Abstract

一種電源時序電路包括第一至第五電子開關、第一至第九電阻及一電容。該第五電子開關的第一端用於接收一開機訊號，該第四電子開關的第三端用於輸出一電源好訊號。該電源時序電路在上電時所有電源都正常輸出時控制第四電子開關導通，第五電子開關截止，以控制開機訊號輸出後一段時間方輸出高電平的電源好訊號。

Description

電源時序電路

本發明涉及一種電源時序電路。

具體來說，當電腦電源通電後，輸出一個備用電壓（通常為5V備用電壓5V_SB）到電腦主機上，電腦主機上的少部分電路開始工作，並等待開機的操作，此時稱為待機狀態；當按下電腦主機上的電源開關時，電腦主機將開機訊號PSON由高電平變為低電平，所述電腦電源接收到該低電平的開機訊號PSON後開始啟動並產生所有的輸出電壓給電腦主機，在所有的輸出電壓正常建立後100-500ms的延遲時間內，電腦電源產生一高電平的電源好訊號PWR_GOOD，表示電源已經準備好，然後電腦主機開始啟動和運行；正常關機時，電腦主機在完成所有的關機操作後，把所述開機訊號PSON變回為高電平，所述電腦電源關閉所有的輸出電壓，只保留備用電壓輸出，同時所述電源好訊號PWR_GOOD變為低電平，電腦主機恢復到待機狀態。

當使用者使用主機時，可能會採用各種不同的電腦電源，由於各種電腦電源生產廠家的產品不同，可能會導致主機在搭配某種電腦電源時出現不能正常工作的情況，也就是主機與電腦電源不相容，而造成這種不相容的主要原因之一就是時序的延遲時間不對或電壓不對，不能滿足要求。

鑒於以上內容，有必要提供一種可保證電腦開關機時序的電源時序電路。

一種電源時序電路，包括第一至第五電子開關、第一至第九電阻及一電容，該第一電子開關的第一端透過該第一電阻與第一系統電源輸出引腳相連，還透過該第二電阻接地，該第一電子開關的第二端接地；該第二電子開關的第一端透過該第三電阻與第二系統電源輸出引腳相連，還透過該第四電阻接地，該第二電子開關的第二端與該第一電子開關的第三端相連，該第三電子開關的第一端透過該第五電阻與第三系統電源輸出引腳相連，還透過該第六電阻接地，該第三電子開關的第二端與該第二電子開關的第三端相連，該第三電子開關的第三端透過該第七電阻與待機電源輸出引腳相連，還直接與該第四電子開關的第一端相連；該第四電子開關的第二端接地，該第四電子開關的第三端透過該第八電阻與該待機電源輸出引腳相連，還透過該電容接地，該第四電子開關的第三端用於輸出一電源好訊號；該第五電子開關的第一端用於接收一主機板輸出的開機訊號，該第五電子開關的第二端接地，該第五電子開關的第三端與該第四電子開關的第三端相連；當該第一至第五電子開關的第一端為高電平時，該第一至第五電子開關的第二端分別與第三端導通；當第一至第五電子開關的第一端為低電平時，該第一至第五電子開關的第二端分別與第三端截止。

上述電源時序電路可使所述電源好訊號的延遲時間及電壓很容易達到要求，較好的滿足了電腦電源與電腦主機之間的時序問題。

R1-R10．．．電阻

Q1-Q5．．．場效應電晶體

C1．．．電容

圖1是本發明電源時序電路的較佳實施方式的電路圖。

請參考圖1，本發明電源時序電路的較佳實施方式包括十個電阻R1-R10、一個電容C1及五個場效應電晶體Q1-Q5。

該場效應電晶體Q3的閘極透過該電阻R5與系統電源輸出引腳12V_SYS相連，還透過該電阻R6接地，該場效應電晶體Q3的源極接地，該場效應電晶體Q3的汲極與該場效應電晶體Q2的源極相連。該場效應電晶體Q2的閘極透過該電阻R3與系統電源輸出引腳5V_SYS相連，還透過該電阻R4接地，該場效應電晶體Q2的汲極與該場效應電晶體Q1的源極相連。該場效應電晶體Q1的閘極透過該電阻R1與系統電源輸出引腳3.3V相連，還透過該電阻R2接地。該場效應電晶體Q1的汲極透過該電阻R7與待機電源輸出引腳5V_STBY相連，還與該場效應電晶體Q4的閘極相連。該場效應電晶體Q4的源極接地，該場效應電晶體Q4的汲極透過該電阻R8與該待機電源輸出引腳5V_STBY相連，還透過該電容C1接地。該場效應電晶體Q5的閘極透過該電阻R9接收一主機板輸出的開機訊號PSON，該場效應電晶體Q5的源極接地，該場效應電晶體Q5的汲極透過該電阻R10與該場效應電晶體Q4的汲極相連，其中該場效應電晶體Q4的汲極用於輸出一電源準備好訊號（PWR_GOOD）。本實施方式中，該場效應電晶體Q1-Q5均為N溝道場效應電晶體。其中該系統電源輸出引腳3.3V、5V_SYS、12V_SYS分別輸出系統電壓3.3V、5V_SYS、12V_SYS，該待機電源輸出引腳5V_STBY輸出待機電壓5V_STBY。

當電腦上電時，系統電源輸出引腳3.3V、5V_SYS及12V_SYS均輸出系統電壓3.3V、5V_SYS、12V_SYS，當系統電源輸出引腳3.3V、5V_SYS及12V_SYS中存在未正常輸出的電源引腳時，如電源輸出引腳3.3V未輸出系統電壓3.3V，系統電壓5V_SYS及12V_SYS均被輸出時，此時，該場效應電晶體Q1截止，又由於電源輸出引腳5V_STBY一直輸出待機電壓5V_STBY，所以該場效應電晶體Q4的閘極為高電平，該場效應電晶體Q4導通，進而使得該場效應電晶體Q4的汲極變為低電平。該電源好訊號PWR_GOOD仍為低電平。同樣，若系統電源輸出引腳5V_SYS未輸出系統電壓5V_SYS，系統電壓3.3V及12V_SYS均輸出時，所述場效應電晶體Q2截止，此時雖然場效應電晶體Q1的閘極接收到高電平訊號，但待機電壓5V_STBY仍然不能透過電阻R7接地，即場效應電晶體Q4的閘極仍然會接收到高電平訊號。如此，只要系統電壓3.3V、5V_SYS、12V_SYS中有一個未被輸出，場效應電晶體Q4的閘極都將接收到高電平訊號，即電源好訊號PWR_GOOD為低電平。

當系統電源輸出引腳3.3V、5V_SYS及12V_SYS均正常輸出系統電壓時，該場效應電晶體Q1-Q3均導通，此時，該場效應電晶體Q4的閘極變為低電平，該場效應電晶體Q4截止，該場效應電晶體Q4的汲極為高電平。此時，該電源5V_STBY將透過該電阻R8對該電容C1進行充電，即進行延時。此時，因該開機訊號PSON仍為低電平，該場效應電晶體Q5截止。當電容C1被充滿之後，即輸出高電平的的電源好訊號PWR_GOOD。具體延時的時間透過改變該電容C1的電容值的大小即可實現，從而滿足當開機訊號PSON輸出後一段時間方輸出高電平的電源好訊號PWR_GOOD。

掉電時，該開機訊號PSON變為高電平，該場效應電晶體Q5導通，進而使得該場效應電晶體Q5的汲極變為低電平，即輸出低電平的電源好訊號PWR_GOOD，如此亦滿足關機的時序要求。本實施方式中，該場效應電晶體Q1-Q5為N溝道場效應電晶體。

由上述的描述可知，該場效應電晶體Q1-Q5均起到了電子開關的作用，在其他實施方式中，該場效應電晶體Q1-Q5可使用其他具有開關的功能的電子開關代替，如NPN型電晶體。該場效應電晶體Q1-Q5的閘極、源極及汲極分別相當於該NPN型電晶體的基極、射極及集極。

上述電源時序電路可使所述電源好訊號PWR_GOOD的延遲時間及電壓很容易達到要求，較好的滿足了電腦電源與電腦主機之間的時序問題。

綜上所述，本發明確已符合發明專利的要件，爰依法提出專利申請。惟，以上所述者僅為本發明的較佳實施方式，本發明的範圍並不以上述實施方式為限，舉凡熟悉本案技藝的人士援依本發明的精神所作的等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

R1-R10．．．電阻

Q1-Q5．．．場效應電晶體

C1．．．電容

Claims (4)

1. 一種電源時序電路，包括第一至第五電子開關、第一至第九電阻及一電容，該第一電子開關的第一端透過該第一電阻與第一系統電源輸出引腳相連，還透過該第二電阻接地，該第一電子開關的第二端接地；該第二電子開關的第一端透過該第三電阻與第二系統電源輸出引腳相連，還透過該第四電阻接地，該第二電子開關的第二端與該第一電子開關的第三端相連，該第三電子開關的第一端透過該第五電阻與第三系統電源輸出引腳相連，還透過該第六電阻接地，該第三電子開關的第二端與該第二電子開關的第三端相連，該第三電子開關的第三端透過該第七電阻與待機電源輸出引腳相連，還直接與該第四電子開關的第一端相連；該第四電子開關的第二端接地，該第四電子開關的第三端透過該第八電阻與該待機電源輸出引腳相連，還透過該電容接地，該第四電子開關的第三端用於輸出一電源好訊號；該第五電子開關的第一端用於接收一主機板輸出的開機訊號，該第五電子開關的第二端接地，該第五電子開關的第三端與該第四電子開關的第三端相連；當該第一至第五電子開關的第一端為高電平時，該第一至第五電子開關的第二端分別與第三端導通；當第一至第五電子開關的第一端為低電平時，該第一至第五電子開關的第二端分別與第三端截止。
2. 如申請專利範圍第1項所述之電源時序電路，還包括第十電阻，該第五電子開關的第一端透過該第十電阻接收該開機訊號。
3. 如申請專利範圍第2項所述之電源時序電路，其中該第一至第五電子開關為NPN型電晶體，該第一至第五電子開關的第一端、第二端及第三端分別為NPN型電晶體的基極、射極及集極。
4. 如申請專利範圍第2項所述之電源時序電路，其中該第一至第五電子開關為N溝道場效應電晶體，該第一至第五電子開關的第一端、第二端及第三端分別為N溝道場效應電晶體的閘極、源極及汲極。