TW201435533A - 有效的電壓感測系統與方法 - Google Patents

有效的電壓感測系統與方法 Download PDF

Info

Publication number
TW201435533A
TW201435533A TW102146852A TW102146852A TW201435533A TW 201435533 A TW201435533 A TW 201435533A TW 102146852 A TW102146852 A TW 102146852A TW 102146852 A TW102146852 A TW 102146852A TW 201435533 A TW201435533 A TW 201435533A
Authority
TW
Taiwan
Prior art keywords
voltage
sensing
point
power
component
Prior art date
Application number
TW102146852A
Other languages
English (en)
Other versions
TWI603173B (zh
Inventor
Tezaswi Raja
Sagheer Ahmad
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of TW201435533A publication Critical patent/TW201435533A/zh
Application granted granted Critical
Publication of TWI603173B publication Critical patent/TWI603173B/zh

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

本發明提供的系統與方法能夠實施有效的電壓感測與調節。在一具體實施例中,所提供的多點電壓感測系統包括多點電壓感測。多點感測的方法為由矽回饋到該電壓調節器的電壓為來自該晶粒上多個點的一平均值。在一具體實施例中,多點感測藉由橫跨該區隔/矽來放置多個感測點,並以使其具有平衡的工作路線方式合併來自每一感測點的該等感測跡線來完成。在一具體實施例中,所提供的多點電壓感測系統包括具有可保證非浮動回饋的虛擬VDD感測。在一種示例性實作中,具有可保證非浮動回饋的虛擬VDD感測在當一組件藉由移除關聯於該組件的該等感測結果來斷開電源時,即可允許有更為準確的感測。

Description

有效的電壓感測系統與方法
本發明關於電力系統。特定而言,本發明關於用於系統電力調整的系統與方法(例如用於改善效能、改善電池壽命等)。
電子系統與電路對於現今社會的進步有著顯著貢獻,並用於一些應用中來達成有利的結果。許多種電子技術,例如數位電腦、計算機、音訊裝置、視訊設備與電話系統,在大多數商業、科學、教育與娛樂的領域中,已經對於分析與傳遞資料達到了增進生產力與降低成本的功效。這些活動的效能通常牽涉到電力消耗。提供與維持電力的方法對於效能與最終結果有著重大影響。但是,傳統上對於提供適當電力的嘗試經常沒有效率且不正確。
圖1例示一習用電力傳送系統之具體實施例。該VR(電壓調節器,“Voltage Regulator”)傳送電力到該板,然後到該封裝,以及到達矽製成的該等電晶體。電壓感測為該VR模組的一個輸入,如圖1所示。該VR模組基於該感測回饋來調節其電壓輸出。所需要的電壓經由多位元的電壓ID(VID)碼並由該VR設定。VID亦稱之為動態電壓設定(DVS,“Dynamic Voltage Setting”)。該VID設定電壓代表在該感測點處的電壓,而並非在該實際VR模組輸出處的電壓。在該實際VR模組輸出處的實際電壓將高於該VID設定。換言之,由VR經由電路板、封裝與矽電力格柵/介層窗的IR下 降被嘗試由電壓感測設計中包含的回饋迴路來做補償。但是,在習用的方法中,要能夠準確地感測具有適當補償的電壓之能力通常很困難且不正確。
一些傳統的電力供應方式嘗試利用具有一單一感測點的回饋迴路。習用的單一感測點方法通常受限(例如為「靜態」等),並包括一些沒有效率的補償(例如增加電壓雜訊規格2*VDC_VA等)。在傳統的單一感測點方法中,通常有一些晶粒特性會造成一些有問題的狀況(例如橫跨該晶粒的電壓變異、斷開電源部份的浮點電壓等)。一些傳統的方法會嘗試藉由加入複數額外感測點來處理一些狀況,但是這些傳統方法基本上需要針對每一額外的感測點有一額外的電壓調節器。每一個該等額外的電壓調節器相對而言很昂貴且沒有效率(例如消耗額外的晶粒面積與資源等)。
本發明提供的系統與方法能夠實施有效的電壓感測與調節。在一具體實施例中,所提供的多點電壓感測系統包括多點或多點電壓感測。該多點感測結果被結合成一單一回饋示值。該結合的多點感測單一回饋示值可包括針對多種狀況的補償。在一具體實施例中,多點感測包括一種架構,其中來自一晶粒到該電壓調節器的電壓回饋為來自在該晶粒上多個感測點之平均值。在一具體實施例中,多點感測藉由橫跨該區隔/矽來放置多個感測點,並以使其具有平衡的工作路線方式合併來自每一感測點的該等感測跡線來完成。在一具體實施例中,所提供的多點電壓感測系統包括具有非浮動回饋的虛擬VDD感測。在一種示例性實作中,具有非浮動回饋的虛擬VDD感測在當一組件藉由移除關聯於該組件的該等感測結果來斷開電源時,即可允許有更為準確的感測。
200‧‧‧多點電壓感測系統
201‧‧‧結合電路
210,220‧‧‧區隔
211‧‧‧電源閘
220‧‧‧區隔
221‧‧‧電源閘
250‧‧‧多點電壓感測系統
251‧‧‧晶粒部
252‧‧‧晶粒部
253‧‧‧晶粒部
271‧‧‧感測點
272‧‧‧感測點
273‧‧‧感測點
275‧‧‧多點感測結合組件
279‧‧‧經結合的多點感測示值
299‧‧‧電壓調節器
510,520,530,540‧‧‧方塊
600‧‧‧感測控制訊號架構
601,602,603,604,605‧‧‧分域
610‧‧‧電源管理控制器
620‧‧‧6輸入1-hot MUX
該等附屬圖式被加入並形成本說明書的一部份,其做為示例 來例示本發明之具體實施例,但非做為限制。在本說明書中所參照的該等圖面應可瞭解到其並未依比例繪製,如非另有特別註明。
圖1為一範例性習用電力傳送系統的方塊圖。
圖2A為根據本發明一具體實施例之一種示例性多點電壓感測系統的方塊圖。
圖2B為根據本發明一具體實施例之一種具有電源閘控的示例性多點電壓感測系統的方塊圖。
圖2C為根據本發明一具體實施例之一種示例性多點電壓感測系統之另一示例性架構圖。
圖3為該電力傳送系統之一示例性簡化電性模型的一具體實施例之方塊圖。
圖4所示為根據本發明一具體實施例之具有未閘控的供應VDD與虛擬/閘控的供應VVDD的一示例性實作電源閘控區隔的方塊圖。
圖5為根據本發明一具體實施例之一種示例性方法的方塊圖。
圖6為根據本發明一具體實施例之一種示例性感測控制訊號架構的方塊圖。
現在將對本發明之較佳具體實施例進行詳細參照,其示例皆例示於該等附屬圖面當中。本發明將配合該等較佳具體實施例說明,將可瞭解到它們並非要限制本發明到這些具體實施例。相反地,本發明係要涵蓋選項、修正及同等者,其皆包括在由附屬申請專利範圍所定義之本發明的精神及範圍之內。再者,在以下本發明之具體實施例的詳細說明中,為了提供對於本發明之完整瞭解,提出有許多特定細節。但是,本技術專業人士將可瞭解到本發明可不利用這些特定細節來實施。在其它實例中,並 未詳細說明熟知的方法、程序、組件及電路,藉以避免不必要地混淆本發明之態樣。
本發明提供的系統與方法能夠實施有效的電壓感測與調節。在一具體實施例中,所提供的多點電壓感測系統包括多點或多點電壓感測。該多點感測結果被結合成一單一回饋示值。該結合的多點感測單一回饋示值可包括對於多種狀況(例如位置、電源閘控的效能、應用等)的補償。在一具體實施例中,多點感測藉由橫跨一晶粒放置多個感測點(例如在矽的多個位置處、多個區隔處、多個組件處等),並以使其具有平衡的工作路線的方式合併來自每一感測點的該等感測跡線來完成。在一具體實施例中,所提供的多點電壓感測系統包括具有非浮動回饋的虛擬VDD(VVDD)感測。在一具體實施例中,該感測可保證為非浮動回饋。在一種示例性實作中,具有非浮動回饋的虛擬VDD感測在當一組件藉由移除關聯於該組件的該等感測結果來斷開電源時,即可允許有更為準確的感測。
圖2A為根據本發明一具體實施例之一種示例性多點電壓感測系統250的方塊圖。多點電壓感測系統250包括晶粒部251、晶粒部252、晶粒部253、感測點271、感測點272、感測點273與多點感測結合組件275。多點電壓感測系統250的該等組件協同地操作來進行一晶粒的電壓感測。部251、252、253包括執行多種作業的功能性組件。部251、252與253可設置成多種粒度(例如核心、區隔、邏輯方塊、組件、電晶體等)。感測點271、272與273分別感測位在部251、252與253的該等輸入處之電壓位準。該等感測結果被轉送到多點感測結合組件275,其將該等感測結果結合成一結合的多點感測示值279。可瞭解到在該等感測點與該電源供應VDD之間可有多種組件(未示出)。
圖2B為根據本發明一具體實施例之一種具有電源閘控的示例性多點電壓感測系統200的方塊圖。多點電壓感測系統200包括結合電路201、區隔210、電源閘211、區隔220與電源閘221。區隔210耦接於 電源閘211,而區隔220耦接於電源閘221。電源閘211與221的該輸出耦接於結合電路201。
多點電壓感測系統200的該等組件協同地操作來執行電壓感測。區隔210與220包括執行多種功能的功能性組件。電源閘211與221分別控制對於區隔210與220的電源供應。電源閘211與221的輸出被轉送到結合組件201,其可轉送一結合的結果到電壓調節器299。圖2C為根據本發明一具體實施例之示例性多點電壓感測系統200的架構圖。
習用的單點電壓感測之許多缺點可由此處所提供的該多點感測架構來克服。在一具體實施例中,該多點感測藉由橫跨該區隔/矽來放置多個感測點,及以使其具有平衡的工作路線的方式合併來自每一感測點的該等感測跡線來完成,並能夠類似於一電阻平均化網路。在不同位置處使用多個感測點可得到橫跨晶粒上不同點的電晶體活動之平均值。因此,所得到的電壓感測回饋可為當使用足夠的感測位置時之多種使用案例的平均。所以在大多數使用案例中,在晶粒上大多數位置處的電壓係在該平均感測電壓的+/- VDC_VAR/2之內。此可為上述的「理想」方法,並將得到較低的電壓雜訊規格(VDC_VAR)。因此,多點感測能夠降低VDC_VAR,並改善效能。
圖3為該電力傳送系統之一示例性簡化電性模型的一具體實施例之方塊圖。如圖3所示,在該晶粒中包括有多個感測點。請注意該感測點愈靠近於晶粒上的該電晶體,在該開關電晶體上的該程式化電壓即愈準確。降低在該電晶體處電壓的不確定性能夠降低該系統所消耗的電壓裕度,因此可降低其消耗的電力。因此,在一具體實施例中,需要使得該感測點能夠盡可能靠近該開關電晶體。
可瞭解到一感測點亦可被包括在一晶粒中多個位置上(例如在矽頂層金屬上、在矽下層金屬上,(例如M1等))。亦可瞭解到亦可有其它感測點位在該晶粒外的其它位置處。在一具體實施例中,除了在一晶粒上的多個感測點之外,在一封裝球格柵陣列(BGA,“Ball grid array”)區域中電 路板上可有感測點。
通常傳統的電壓感測方法嘗試的數種狀況或間題皆可由所提供的多點系統與方法來降低或克服。一種狀況包括了該「理想」感測點的不可預測性。習用的電壓感測方法時常嘗試要確保該感測點位置被設置在該需要的電壓VNOM。但是,橫跨該矽的電壓變異時常使得遠離該感測點的電晶體會有不同於VNOM的電壓。該電壓變異的一部份可能原因清單包括:1.在不同使用案例中橫跨該矽的電晶體活動變異;2.橫跨該矽的電源格柵設計變異;3.空間性分散凸塊電力傳送;及4.封裝電源空間電源分佈不均勻。
在一具體實施例中,該電壓雜訊規格(VDC_VAR)設定了橫跨該矽的最大DC電壓變異。如果使用一單一感測點,在一示例性實作中,接近「理想」的一位置可能係要選擇具有一平均電壓的位置,使得半數的點係為高於該感測點+VDC_VAR/2,而其餘半數的點係為低於該感測點VDC_VAR/2。但是,通常非常困難來決定出將可滿足大多數或所有狀況下上述標準的感測點位置。上列DC變異的可能原因當中,該電晶體活動變異通常是最難預測,並且針對其做設計。可能有不同的場合當中該單一感測點具有晶粒上最高活動(且有一位置電壓為+VDC_VAR)或是晶粒上最低活動(且有一位置電壓為-VDC_VAR)。為了涵蓋前述的兩種場合,在一具體實施例中,VDC_VAR的規格增加到2 * VDC_VAR。此即造成較高的電壓裕度,因此造成效能降低。
在一具體實施例中,電源閘為一種技術,其中晶粒組件的區域/分域經由休眠電晶體或電源閘來自一示例性電源供應切割出來。圖4所示為具有未閘控的供應VDD與虛擬/閘控的供應VDD之一示例性實作電源閘控區隔的方塊圖。如所示,橫跨該等電源閘有一電壓降V IR_PG 。在一示例 性實作中,電壓感測有兩個可能的位置:VDD或VVDD。VVDD感測的一個好處為其可感測較靠近於該開關電晶體的電壓,因此比前述可提供改善的效能。請注意在本例中,該V IR_PG 為自該區隔汲取的該電流的函數,因此並非常數。在一示例性實作中,在VVDD處的感測亦可降低該等開關電晶體處電壓的不確定性,藉此亦可降低電壓裕度並改善電源。
但是,在習用方法中VVDD感測的一個問題為當該區隔有電源閘控時,在VVDD上的該電壓為浮動且不可預測。此將使得回饋到調節器的電壓為浮動,如此即無法接受。因此在一具體實施例中,並不使用VVDD感測,除非有一回饋被驅動且不會浮動。
在一具體實施例中,VVDD分域上的多點感測為更為複雜的方式,因為牽涉到電源閘控,且包括有更多的控制訊號用於連續回饋到該VR。在一示例性實作中,一VVDD多點感測方式的邏輯為:
1.當所有分域皆啟動時,感測回饋必須是所有分域的平均值。
2.當有任何分域有電源閘控時,必須自該感測的回饋迴路中移除。
3.當所有分域皆有電源閘控時,由該未閘控/真實VDD提供回饋。
在一具體實施例中,上述的該邏輯條件經由使用稱之為「Sense Select MUX」的特別單元來達成。一示例性Sense Select MUX的一具體實施例之一方塊架構圖顯示於圖4。
圖4為根據本發明一具體實施例之具有多個電源閘控分域與該Sense Select MUX設計的一示例性電源軌的架構圖。如圖4所示,考慮該等兩個獨立電源閘控的區隔A與B。該等區隔的電源閘控由Sleep_A與Sleep_B訊號做控制,如所示。來自該等分域之每一者的該等VVDD感測探針可被導引到該Sense Select MUX,如圖4所示。在一示例性實作中,該Sense Select MUX為一由與該等區隔相同的休眠訊號所控制的一通道閘MUX。圖4所示之該Sense Select MUX的該真值表如下表所示:
該Sense Select MUX將選擇任何時間之該等非電源閘控的區隔之平均值,且當所有區隔皆有電源閘控時,其可選擇該真實/未閘控的VDD來提供該電壓回饋。因此,在一具體實施例中,本發明可保證對於該調節器的回饋永遠為非浮動。表1中的真值表可立即延伸到具有任何數目之電源閘控的分域的一系統,只要它們由唯一的休眠訊號做控制。
請回頭參照圖1,可瞭解到該多點結合可用多種方式成為結合的多點感測結果。在一具體實施例中,該多點結合可包括該等感測電壓的平均(例如選擇性平均、完全平均、加權平均等)。該結合的多點感測結合可包括針對多種狀況的補償(例如位置、電源閘控效能、應用等)。在一示例性實作中,電源閘控的(電源關閉)部份並未包括在該平均值當中。在一示例性實作中,關聯於執行特定作業的部份之感測電壓被不同地加權(例如更關鍵或重要的功能比其它功能要有或多或少地加權,關聯於不同應用的部份被不同地加權等)。
圖5為根據本發明一具體實施例之一種示例性方法500的方塊圖。
在方塊510,功能利用至少一組件來執行。可瞭解到其能夠執行多種功能。
在方塊520,提供給複數組件之一電壓源被調節。在一具體實施例中,提供該組件的該電壓源根據一感測電壓做調節。
在方塊530,該等複數組件的個別電壓被感測。在一具體實施例中,該等複數感測電壓其中至少一者係在一電源閘組件的下游側。
在方塊540,一經結合的感測電壓之示值被轉送到該電壓調節器。在一具體實施例中,該等感測電壓其中至少一者係在一電源閘組件的下游側。在一具體實施例中,由該電源閘的該下游側上的該電壓感測所感測到的一電壓之示值並不結合於該等複數電壓感測組件中另一者的感測電壓之示值。該等結合的感測電壓之示值可包括一平均值。在一具體實施例中,關聯於被斷開電源的一功能性組件之一感測電壓自該結合中移除。在一示例性實作中,當所有感測電壓皆關聯於被電源閘控的功能性組件時,即使用一未閘控的感測電壓。
一單點電壓感測之缺點可由本發明所提出的該多點感測架構來克服。多點感測的方法為由矽回饋到該電壓調節器的電壓為來自該晶粒上多個點的一平均值。在目前提案中,多點感測藉由橫跨該等晶粒區隔/矽來放置多個感測點,並使其具有平衡的工作路線之方式合併來自每一感測點的該等感測跡線來完成。在一示例性實作中,此類似於一電阻器平均化網路。在一具體實施例中,在不同位置處使用多個感測點可得到橫跨晶粒上不同點的電晶體活動之平均值。因此,所得到的電壓感測回饋可為當使用足夠的感測位置時之多個使用案例的平均。所以在大多數使用案例中,在晶粒上不同位置處的電壓係在該平均感測電壓的+/- VDC_VAR/2之內。如此可近似於一「理想」方案(例如上述者等等),並達到較低的VDC_VAR。因此,多點感測可降低VDC_VAR,並改善效能。
圖6為根據本發明一具體實施例之一種示例性感測控制訊號架構600的方塊圖。感測控制訊號架構600包括分域601、602、603、604、605、電源管理控制器(PMC,“Power management controller”)610,與Sense Select MUX 620。該結合電路為一6輸入1-hot MUX 620,其可選擇該等感測電壓(例如V1、V2、V3、V4、V5、VDD)其中一者(或多者)。該6輸入電 壓為該等5個電源閘控區隔與該真實VDD之每一者的VDDD。在一示例性實作中,該MUX選擇未被電源閘控(電源開啟)的該等電源閘控區隔的感測電壓示值。該等感測電壓示值的選擇係根據來自PMC 610的該等控制方向(例如SE-V1、SE-V2等)來完成。如果該等電源閘控區隔中無一者為未被電源閘控,則選擇真實VDD做為該感測電壓。在一示例性實作中,該Select MUX控制方式如下:1)不選擇被電源閘控(電源關閉)的一區隔之VVDD;2)選擇未被電源閘控(電源開啟)的該等區隔之VVDD;及3)當該等區隔皆被電源閘控(電源關閉)時,選擇真實VDD。
因此,本發明會比目前的單點VDD感測方式具有以下的優點。藉由使用多點感測,即可降低辨識一單一「理想」感測點的需求。藉由使用多點感測,該電壓回饋提供晶粒上不同點的結合電壓,藉此降低電壓裕度,因此可改善系統效能。藉由使用感測電壓結合(例如「Sense Select MUX」、平均電壓等),本發明之系統與方法可能使得VVDD感測成為非浮動回饋。該非浮動回饋可得到保證。藉由感測VVDD,此方式可以補償橫跨該電源閘的電壓降,因此可改善系統效能。
可瞭解到本發明可實作在多種具體實施例中。在一示例性實作中,本發明可應用在用於提供多種圖形應用的處理系統中,包括電玩遊戲。例如,本發明可利用在遊戲主機、個人電腦、個人數位助理、行動電話、或任何數目之用於實作一電玩遊戲的平台。亦可瞭解到對於電玩遊戲應用實作之參照為示例性,本發明並不限於這些實作。
該詳細說明之部份係以一種方法的型式來呈現及討論。雖然其步驟及其順序係以描述此方法之作業在此處的圖面中做揭示,這些步驟及順序僅為範例性。具體實施例可良好地適用於執行多種其它步驟及與此處圖面之流程圖中所述之該等步驟之變化,且可以與此處所述及說明的為 不同順序。
該詳細說明的一些部份係以程序、步驟、邏輯方塊、處理,以及其它可在電腦記憶體內執行對於資料位元之作業的符號表示。這些說明及表示為在資料處理技術中那些專業人士所使用的手段來最佳地傳遞他們工作的實質內容到本技術中其他專業人士。概言之,在此處的程序、電腦可執行步驟、邏輯方塊及程序等,其應視為可達到所想要結果之步驟或指令的一自我符合的順序。該等步驟包括實際數量的實際操縱。通常但非必要,這些數量可採取電子、磁性、光學或量子訊號之型式,其能夠被儲存、轉換、組合、比較,及另可在一電腦系統中操縱。其已隨時間證明了主要為了慣常用法的理由,可方便地稱這些訊號為位元、數值、元件、符號、字元、術語、數目或類似者。
但是應要注意到所有這些及類似術語係要關聯於該等適當實體數量,並僅為應用到這些數量的便利標記。除非在以下討論中可瞭解者之外特定地陳述,其將可瞭解到在整個討論中利用的術語,例如「處理」、「運算」、「計算」、「決定」、「顯示」、「存取」、「寫入」、「包括」、「儲存」、「傳送」、「移動」、「關聯」、「辨識」或類似者,皆代表一電腦系統或類似的電子運算裝置之作業與處理,其可操縱及轉換表示成該電腦系統之暫存器及記憶體內實體(電子)數量的資料成為類似地表示成在電腦系統記憶體、或暫存器、或其它像是資訊儲存器、傳輸或顯示裝置內的實體數量之其它資料。
一些具體實施例可在由一或多部電腦或其它裝置所執行之電腦可執行指令(例如程式模組)的一般性內文中描述。概言之,程式模組包括例式、程式、物件、組件、資料結構等,其可執行特殊工作或實施特定的摘要資料型態。基本上,該等程式模組的功能在多種具體實施例中可視需要組合或分散。
前述本發明之特定具體實施例的說明係為了例示及說明的 目的提出。它們並非要窮盡或限制本發明於所揭示的精確型式,在以上的教示之下亦明顯地有可能有許多修正及變化。該等具體實施例係被選擇及描述來最佳地解釋本發明及其實際應用的原理,藉此使得本技術中其它專業人士可在多種具體實施例及多種修正中最佳地利用本發明,使其可適用於所考慮的特定用途。本發明之範圍係要由附屬之申請專利範圍及其同等者來定義。
251‧‧‧晶粒部
252‧‧‧晶粒部
253‧‧‧晶粒部
271‧‧‧感測點
272‧‧‧感測點
273‧‧‧感測點
275‧‧‧多點感測結合組件
279‧‧‧經結合的多點感測示值

Claims (20)

  1. 一種系統,該系統包含:至少一組件能夠用於執行一功能;複數電壓感測組件,用於感測個別的電壓;及一多點感測結合組件,其轉送該等個別電壓之一結合的一示值。
  2. 如申請專利範圍第1項之系統,其中該等電壓感測組件中至少一者係在一電源閘組件的下游側上。
  3. 如申請專利範圍第2項之系統,其中由該電源閘的該下游側上的該電壓感測組件所感測到的一電壓之示值並不結合於該等複數電壓感測組件中另一者的感測電壓之示值。
  4. 如申請專利範圍第1項之系統,其中該等結合的感測電壓之該示值為一平均值。
  5. 如申請專利範圍第1項之系統,其中該等電壓感測組件中至少一者係在一電源閘組件的上游側上。
  6. 如申請專利範圍第1項之系統,其中該等複數電壓感測組件係位在不同位置處。
  7. 如申請專利範圍第1項之系統,其中該等複數電壓感測組件係包括在一電壓回饋迴路中。
  8. 一種方法,該方法包含:利用至少一組件執行功能;調節提供給該至少一組件之一電壓源;感測個別的電壓,及一經結合的感測電壓之示值被轉送到該電壓調節器。
  9. 如申請專利範圍第8項之方法,其中該等感測電壓中至少一者係在一電源閘組件的下游側上。
  10. 如申請專利範圍第9項之方法,其中由該電源閘的該下游側上的該電壓感測所感測到的一電壓之示值並不結合於該等複數電壓感測組件中另一者的感測電壓之示值。
  11. 如申請專利範圍第8項之方法,其中該等結合的感測電壓之該示值為一平均值。
  12. 如申請專利範圍第8項之方法,其中該等電壓感測中至少一者係在一電源閘組件的上游側上。
  13. 如申請專利範圍第8項之方法,其中關聯於被斷開電源的一功能性組件之一感測電壓自該結合中移除。
  14. 如申請專利範圍第8項之方法,其中當所有感測電壓皆關聯於被電源閘控開啟的功能性組件時,使用一未閘控的感測電壓。
  15. 一種系統,該系統包含: 至少一組件能夠用於執行一功能;一電壓調節器,用於調節提供給該至少一組件之一電壓源;複數電壓感測組件,用於感測個別的電壓,且一經結合的感測電壓之示值被轉送到該電壓調節器;及一感測選擇組件,用於選擇該等感測個別電壓的結合。
  16. 如申請專利範圍第15項之系統,其中該等電壓感測組件中至少一者係在一電源閘組件的下游側上。
  17. 如申請專利範圍第8項之方法,其中關聯於被斷開電源的一功能性組件之一感測電壓自該結合中移除。
  18. 如申請專利範圍第8項之方法,其中當所有感測電壓皆關聯於被電源閘控開啟的功能性組件時,使用一未閘控的感測電壓。
  19. 如申請專利範圍第15項之系統,其中該感測選擇組件為一通道閘MUX,其由與該等區隔相同的休眠訊號做控制。
  20. 如申請專利範圍第15項之系統,其中該等複數電壓感測組件係包括在一電壓回饋迴路中。
TW102146852A 2012-12-31 2013-12-18 有效的電壓感測系統與方法 TWI603173B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/731,937 US9983602B2 (en) 2012-12-31 2012-12-31 Efficient voltage sensing systems and methods

Publications (2)

Publication Number Publication Date
TW201435533A true TW201435533A (zh) 2014-09-16
TWI603173B TWI603173B (zh) 2017-10-21

Family

ID=50928586

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102146852A TWI603173B (zh) 2012-12-31 2013-12-18 有效的電壓感測系統與方法

Country Status (4)

Country Link
US (1) US9983602B2 (zh)
CN (1) CN103913624A (zh)
DE (1) DE102013114252B4 (zh)
TW (1) TWI603173B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9471395B2 (en) 2012-08-23 2016-10-18 Nvidia Corporation Processor cluster migration techniques
US10996728B2 (en) * 2019-01-04 2021-05-04 Sigmasense, Llc. Power supply signal conditioning system based on drive-sense circuit (DSC) processing
US11171562B1 (en) 2020-07-07 2021-11-09 Nxp Usa, Inc. Multi-sense point voltage regulator systems and power-regulated devices containing the same
US11223280B1 (en) 2020-07-08 2022-01-11 Cisco Technology, Inc. Multiphase voltage regulator with multiple voltage sensing locations
US11422168B2 (en) * 2020-09-16 2022-08-23 Nxp Usa, Inc. On-chip, low-voltage, current sensing circuit
US11644487B2 (en) 2021-04-21 2023-05-09 Nxp B.V. Circuits and methods for tracking minimum voltage at multiple sense points

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2800621A (en) * 1956-06-26 1957-07-23 Gen Electric Voltage sensing device
US5629844A (en) * 1995-04-05 1997-05-13 International Power Group, Inc. High voltage power supply having multiple high voltage generators
US7092265B2 (en) * 2002-11-14 2006-08-15 Fyre Storm, Inc. Switching power converter controller
US7849332B1 (en) * 2002-11-14 2010-12-07 Nvidia Corporation Processor voltage adjustment system and method
DE10306620B4 (de) 2003-02-18 2007-04-19 Infineon Technologies Ag Integrierte Testschaltung in einer integrierten Schaltung
US7138815B1 (en) 2003-12-24 2006-11-21 Xilinx, Inc. Power distribution system built-in self test using on-chip data converter
US7135842B2 (en) * 2005-01-31 2006-11-14 Freescale Semiconductor, Inc. Voltage regulator having improved IR drop
US7606076B2 (en) * 2007-04-05 2009-10-20 Sandisk Corporation Sensing in non-volatile storage using pulldown to regulated source voltage to remove system noise
US7741736B2 (en) * 2007-10-09 2010-06-22 International Business Machines Corporation System and method for multiple sense point voltage regulation
CN201697957U (zh) 2010-04-30 2011-01-05 宁波奥克斯空调有限公司 多点电压检测装置
US8779744B2 (en) * 2010-07-27 2014-07-15 Volterra Semiconductor Corporation Sensing and feedback with enhanced stability in a current mode control voltage regulator
US8990604B2 (en) * 2011-10-14 2015-03-24 Apple Inc. Alternately sensing voltage on supply side or load side of a power gate of an electronic device and modifying feedback input of a power supply controlled by the power gate based on which side of the power gate is currently sensed

Also Published As

Publication number Publication date
CN103913624A (zh) 2014-07-09
DE102013114252A1 (de) 2014-07-03
TWI603173B (zh) 2017-10-21
US20140184179A1 (en) 2014-07-03
DE102013114252B4 (de) 2018-03-15
US9983602B2 (en) 2018-05-29

Similar Documents

Publication Publication Date Title
TWI603173B (zh) 有效的電壓感測系統與方法
US5223751A (en) Logic level shifter for 3 volt cmos to 5 volt cmos or ttl
US8898616B2 (en) Software controlled transistor body bias
KR102190453B1 (ko) 전력 관리 장치 및 이를 포함하는 시스템 온 칩
US11658572B2 (en) Power field effect transistor topology and bootstrap circuit for inverting buck-boost DC-DC converter
CN106057113B (zh) 电源管理驱动器和具有电源管理驱动器的显示设备
US9964986B2 (en) Apparatus for power regulator with multiple inputs and associated methods
KR102124883B1 (ko) 디지털 전력 멀티플렉서
US20190212799A1 (en) Adaptive energy optimal computing
US20170031415A1 (en) Deterministic current based frequency optimization of processor chip
JP2007334400A (ja) 電源電圧制御回路および半導体集積回路
US6848055B1 (en) Integrated circuit having various operational modes and a method therefor
KR20130046519A (ko) 멀티 레귤레이터 회로 및 이를 구비한 집적회로
US10908673B2 (en) Reliable digital low dropout voltage regulator
US20220065901A1 (en) Self-calibrated input voltage-agnostic replica-biased current sensing apparatus
Pasandi et al. A new low-power 10T SRAM cell with improved read SNM
US10649514B2 (en) Method and apparatus for temperature and voltage management control
Shapiro et al. Adaptive power gating of 32-bit Kogge Stone adder
US7028194B2 (en) Method and apparatus for activating a bleed circuit through logic in response to a back-driven voltage on a supply voltage plane
US9779788B1 (en) Sub-threshold enabled flash memory system
US20160209914A1 (en) Apparatus and method for managing power in a computing system
US20210043247A1 (en) Battery life based on inhibited memory refreshes
CN114144742A (zh) 跨域功率控制电路
TWI678061B (zh) 數位線性調節器與功率金屬氧化物半導體陣列
US9547028B2 (en) Electronic device and method