TW201431400A - 在低功率模式下的通訊鏈接及網路連接性管理技術 - Google Patents

在低功率模式下的通訊鏈接及網路連接性管理技術 Download PDF

Info

Publication number
TW201431400A
TW201431400A TW102146095A TW102146095A TW201431400A TW 201431400 A TW201431400 A TW 201431400A TW 102146095 A TW102146095 A TW 102146095A TW 102146095 A TW102146095 A TW 102146095A TW 201431400 A TW201431400 A TW 201431400A
Authority
TW
Taiwan
Prior art keywords
processor
links
low power
power consumption
logic component
Prior art date
Application number
TW102146095A
Other languages
English (en)
Other versions
TWI513343B (zh
Inventor
James F Bodio
Gyan Prakash
Rajesh Poornachandran
Saurabh Dadu
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201431400A publication Critical patent/TW201431400A/zh
Application granted granted Critical
Publication of TWI513343B publication Critical patent/TWI513343B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/2866—Architectures; Arrangements
    • H04L67/30—Profiles
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0251—Power saving arrangements in terminal devices using monitoring of local events, e.g. events related to user activity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0274—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
    • H04W52/028—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof switching on or off only a part of the equipment circuit blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本案描述關於在低功率模式下的通訊鏈接及網路連接性管理技術之方法及設備。在一實施例中，邏輯組件回應於判定且基於政策資訊而管理一或多個外部通訊網路鏈接(亦稱為「鏈接」)，該判定為處理器已進入低功率消耗狀態。邏輯組件亦阻礙/截取對應於一或多個鏈接之管理技術的一或多個信號，該等信號經定向至處理器，從而允許處理器停留於低功率消耗。亦主張且揭示其他實施例。

Description

在低功率模式下的通訊鏈接及網路連接性管理技術 發明領域
本揭示案一般而言係關於電子領域。更特定而言，本發明之實施例係關於在低功率模式下的通訊鏈接及網路連接性管理技術。
發明背景
一般而言，計算系統中之最高功率消耗組件之一者為處理器。為降低功率消耗，一些實行方案可嘗試使處理器盡可能經常且長時間進入休眠模式或待用模式。然而，此等嘗試可由於發生各種事件(例如，由系統中之其他組件觸發)而失敗，此可迫使處理器退出低功率消耗狀態。
反之，較高的功率消耗亦可增加熱量產生。過度熱量可損壞電腦系統之組件。此外，較高的功率利用率可增加例如行動計算裝置中之電池消耗，此又縮短了行動裝置在再充電之前可操作的時間長度。額外的功率消耗可額外需要使用可能較重的較大電池。較重的電池降低了行動計算裝置之可攜性或可用性。
因此，總系統功率消耗及效用可與處理器在低功率消耗狀態下維持多久直接相關。
依據本發明之一實施例，係特地提出一種設備，其包含：邏輯組件，其至少部分實施於硬體中來回應於處理器已進入低功率消耗狀態的判定，基於政策資訊管理一或多個鏈接，其中邏輯組件係阻礙對應於一或多個鏈接之管理技術的一或多個信號，該等信號經定向至處理器，從而允許處理器停留於低功率消耗狀態。
100‧‧‧系統
102-1~102-N、502-1~502-n、 602、604‧‧‧處理器
104‧‧‧互連
106~106-M‧‧‧核心
108‧‧‧共享快取記憶體
110‧‧‧路由器
112‧‧‧互連網路
114、512、610、612、760‧‧‧記憶體
116、116-1‧‧‧L1快取記憶體
120‧‧‧控制單元
202‧‧‧擷取單元
204‧‧‧解碼單元
206‧‧‧排程單元
208‧‧‧執行單元
210‧‧‧引退單元
214‧‧‧匯流排單元
216‧‧‧暫存器
300、400‧‧‧方法
402~410‧‧‧步驟
500、600‧‧‧計算系統
503‧‧‧網路
504‧‧‧中央處理單元
506、620‧‧‧晶片集
508、606、608‧‧‧記憶體控制集線器
510‧‧‧記憶體控制器
514、636‧‧‧圖形介面
516‧‧‧顯示器/顯示裝置
518‧‧‧集線器介面
520‧‧‧輸入/輸出控制集線器
522、641‧‧‧匯流排
524‧‧‧周邊橋接器
526、647‧‧‧音訊裝置
528‧‧‧磁碟機
530‧‧‧網路介面裝置
614、616、637、640‧‧‧PtP介面電路
618‧‧‧點對點(PtP)介面
622、624‧‧‧PtP介面
626~632‧‧‧點對點介面電路
634‧‧‧圖形/圖形電路
642、644‧‧‧匯流排橋接器
643、770‧‧‧I/O裝置
645‧‧‧鍵盤滑鼠/觸控螢幕/攝影機
646‧‧‧通訊裝置
648‧‧‧資料儲存器
649‧‧‧碼
702‧‧‧SOC資料包
720‧‧‧CPU核心
730‧‧‧圖形處理器單元(GPU)核心
740‧‧‧I/O介面
742‧‧‧記憶體控制器
參考隨附圖式來提供詳細描述。在圖式中，元件符號最左邊的數位識別元件符號首次出現的附圖。在不同圖式中使用相同元件符號指示類似或相同項目。
圖1、圖3及圖5-7例示計算系統之實施例的方塊圖，該計算系統可經利用來實施本文所論述之各種實施例。
圖2例示根據一實施例的計算系統之處理器核心及其他組件之一部分的方塊圖。
圖4例示根據一些實施例的方法之流程圖。
較佳實施例之詳細說明
在以下描述中，陳述許多特定細節以便提供對本發明的透徹理解。然而，可在沒有特定細節的情況下實踐本發明之各種實施例。在其他情況中，並未詳細描述熟知的方法、程序、組件以及電路，以便不模糊本發明之特定 實施例。進一步而言，可使用各種構件執行本發明之實施例的各種態樣，諸如半導體積體電路(「硬體」)、經組織至一或多個程式中的電腦可讀指令(「軟體」)或硬體及軟體之一些組合。為達本揭示案之目的，「邏輯」之提及物應意謂著硬體、軟體、韌體或其一些組合。另外，如本文所論述，「指令」及「微操作」(uop)之使用係可互換的。
行動裝置可具有多個通訊硬體介面，諸如Wi-Fi(無線保真)、GSM(全球行動通訊系統，諸如第三代(3G)、第四代(4G)或LTE(長期演進)或用於WWAN(無線廣域網路)連接性之CDMA(碼分多重存取)手機技術。例如，OS(作業系統)或裝置驅動器常常追蹤可利用的網路且隨後基於使用者政策或功率對效能設定來使用通訊介面連接至可利用的網路。然而，就網路偵測及/或連接管理技術而言，並未利用一些當前行動網路解決方案解決以下挑戰：(a)即使在諸如S0ix、活動-閒置(active-idle-on)等等的低功率狀態下，行動裝置可使用對應於不同鏈接(諸如Wi-Fi、3G、LTE等等)之各種裝置驅動器來維持具有存取點或基站的鏈接狀態/連接性；(b)在AOAC(始終在線始終連接)的情況下，Wi-Fi MAC(媒體存取控制)可在S0ix模式下維持連接性，且3G/GSM/LTE連接性可由WWAN數據機維持(此等裝置之兩者獨立維持網路鏈接連接且此方法不具功率效率)；(c)就功率及效能而言，因為最常僅一個介面適用用於網路通訊，所以經由運行於處理器(諸如Intel®架構(IA))上之各種裝置驅動器來維持鏈接連接性及狀態係極其無效 的；例如，即使對於3G及Wi-Fi兩者均存在良好的信號及連接性，資料資料包最常經由Wi-Fi安排路由傳遞-就效率原因而言，視訊考慮相同因素從而略過3G)；及/或(d)連接性管理實行方案交叉各種通訊鏈接的通用性並不起杠桿作用；相反，每一鏈接自裝置驅動器至軟體應用程式具有用於每一鏈接之基於解決方案的專用垂直軟體堆疊。
本文所論述之實施例中之一些者提供用於低功率模式中之通訊鏈接及網路連接性管理技術的機制。在一實施例中，當(主要或自舉)處理器核心經功率門控或另外處於低於標準(或運行時間)功率消耗狀態的低功率消耗狀態時，邏輯組件(本文亦稱為平台服務集線器(PSH))提供用於OS、裝置驅動器及/或軟體應用程式(例如，獨立於主機OS)之同屬介面來管理一或多個鏈接。
在一實施例中，(例如，嵌入式)控制器(諸如PSH邏輯組件或其他控制器或平台上之邏輯組件或對平台可利用的邏輯組件)管理一或多個通訊介面且創建實體裝置與基於軟體的裝置驅動器之間的通訊裝置抽象概念。例如，基於OS的通訊介面裝置驅動器(及/或軟體應用程式)可與嵌入式控制器相互作用以在一或多個實體裝置與基於軟體的裝置/應用程式之間至少部分基於使用者所界定或使用者所選擇的政策(該等政策可用來構建用於PSH之政策資訊)來建立通訊介面及網路連接性。通訊或網路連接性政策資訊可經儲存於PSH之儲存單元中(或另外儲存於以通訊方式耦合至PSH的任何記憶體裝置(諸如本文所論述之彼等記憶 體裝置)中)，且PSH可(例如，即時)使用所儲存之政策資訊來管理網路連接性。
本文所論述之技術可用於任何類型之計算系統，諸如參考圖1-2及圖5-7所論述之系統。更特定而言，圖1例示根據本發明之實施例之計算系統100的方塊圖。系統100可包括一或多個處理器102-1至102-N(本文大體上指「處理器102」或「若干處理器102」)。處理器102可經由互連網路或匯流排104通訊。每一處理器可包括各種組件，為清晰起見僅參考處理器102-1論述組件之一些者。因此，剩餘處理器102-2至102-N之每一者可包括參考處理器102-1所論述的相同或類似組件。
在一實施例中，處理器102-1可包括一或多個處理器核心106-1至106-M(本文指「若干核心106」或更一般而言指「核心106」)、共享快取記憶體108、路由器110及/或邏輯組件120。處理器核心106可在單一積體電路(IC)晶片上實施。此外，晶片可包括一或多個共享及/或私用快速記憶體(諸如快速記憶體108)、匯流排或互連(諸如匯流排或互連網路112)、記憶體控制器(諸如參考圖5-7所論述之彼等記憶體控制器)或其他組件。
在一實施例中，路由器110可用來在處理器102-1之各種組件及/或系統100之間通訊。此外，處理器102-1可包括一個以上路由器110。此外，眾多路由器110可獲通訊以允許在處理器102-1內部或外部的各種組件之間的資料路由。
共享快速記憶體108可儲存由處理器102-1之一或多個組件(諸如核心106)利用的資料(例如，其包括指令)。例如，共享快取記憶體108可局部快取儲存於記憶體114中之資料，其用以由處理器102的組件更快速地存取。在一實施例中，快取記憶體108可包括中階快取記憶體(諸如2階(L2)、3階(L3)、4階(L4)或其他階快取記憶體)、末階快取記憶體(LLC)及/或其組合。此外，處理器102-1之各種組件可經由匯流排(例如，匯流排112)及/或記憶體控制器或集線器來與共享快取記憶體108直接通訊。如圖1中所示，在一些實施例中，核心106之一或多者可包括1階(L1)快取記憶體116-1(本文通常稱為「L1快取記憶體116」)。
在一實施例中，PSH邏輯組件120可操作來減少事件之數目，該等事件可使處理器/平台退出低功率消耗狀態。在一些當前系統中，可能需要將主處理器、驅動器、韌體等等喚醒(亦即，必須退出低功率消耗狀態)以提供鏈接維護。相比之下，邏輯組件120可提供用以在平台上通訊鏈接(例如，所有)的同屬介面(例如，在不執行任何協定處理的情況下)且照看鏈接可管理性以允許處理器處於低功率消耗狀態(例如，休眠)。在一實施例中，邏輯組件120可在處理器退出其較低功率消耗狀態之後通知處理器注意鏈接狀態。
在一些實施例中，邏輯組件120可在不妥協於QoS(服務品質)或使用者經驗的情況下執行其任務。在一些實施例中，由邏輯組件120所執行的操作可經由OS及/或軟 體應用程式(例如，該等應用程式可經儲存於記憶體114中)來控制或組配，例如，依據使用者或原始設備製造商(OEM)(在一些實施例中基於來自使用者介面之資訊)。另外，關於應用程式政策組態之資訊可經儲存於本文所論述之任何記憶體中，其包括例如記憶體114及/或快取記憶體108/116等等。
圖2例示根據本發明之一實施例的計算系統之處理器核心106及其他組件之一部分的方塊圖。在一實施例中，圖2中所示之箭頭例示指令經過核心106的流動方向。一或多個處理器核心(諸如處理器核心106)可在諸如參考圖1所論述之單一積體電路晶片(或晶粒)上實施。此外，晶片可包括一或多個共享及/或私用快取記憶體(例如，圖1之快取記憶體108)、互連(例如，圖1之互連件104及/或112)、控制單元、記憶體控制器或其他組件。
如圖2所例示，處理器核心106可包括擷取單元202以擷取用以由核心106執行的指令(其包括具有條件分支的指令)。可自諸如參考圖5-7所論述之記憶體114及/或記憶體裝置的任何儲存裝置來擷取指令。核心106亦可包括用以解碼所擷取指令的解碼單元204。例如，解碼單元204可將擷取指令解碼成複數個微指令(微操作)。另外，核心106可包括排程單元206。排程單元206可執行與儲存經解碼之指令(例如，自解碼單元204接收)相關聯的各種操作，直到指令準備調度為止，例如直到經解碼之指令之所有來源值係可利用的為止。在一實施例中，排程單元206可將經解碼 之指令排程及/或發出(或調度)至用以執行之執行單元208。在解碼(例如，由解碼單元204解碼)且調度(例如，由排程單元206調度)經調度之指令之後，執行單元208可執行經調度之指令。在一實施例中，執行單元208可包括一個以上執行單元。執行單元208亦可執行諸如加法、減法、乘法及/或除法之各種算術運算且可包括一或多個算術邏輯單元(ALU)。在一實施例中，共處理器(未圖示)可連同執行單元208執行各種算術運算。
進一步而言，執行單元208可執行亂序指令。因此，在一實施例中，處理器核心106可為亂序處理器核心。核心106亦可包括引退單元210。引退單元210可在已執行之指令獲承諾之後引退指令。在一實施例中，已執行之指令的引退可導致藉由執行指令來承諾處理器狀態、解除分配由指令使用的物理暫存器等等。
核心106亦可包括匯流排單元214以允許介於處理器核心106之組件與其他組件(諸如參考圖1所論述之組件)之間經由一或多個匯流排(例如，匯流排104及/或112)的通訊。核心106亦可包括一或多個暫存器216以儲存由核心106之各種組件存取的資料(諸如關於經指定的app優先順序及/或子系統狀態(模式)結合的數值)。
此外，雖然圖1例示經由互連112將要耦合至核心106的邏輯組件120，在各種實施例中邏輯組件120可位於諸如核心106內部、經由匯流排104耦合至核心等等的別處。
此外，當前一代的智慧型電話、平板電腦、隨身 型易網機平台等等可經由OSPM(作業系統功率管理技術)、PMU(功率管理技術單元)以及SCU(系統控制器單元)來支援粒狀功率管理技術。SCU連同作業系統可將始終在線始終連接(AOAC)能力提供至平台。基於OS功率管理者的導引，SCU可判定用於平台中之不同子系統(其包括CPU(中央處理單元)或處理器)的正確功率階。類似定時器中斷、來自通訊(Comms)模組之中的等等的外部事件可由SCU轉發至CPU，進而喚醒CPU。除了子系統中斷之外，CPU亦可由歸因於定時器或事件的應用程式(app)喚醒，從而提供AOAC功能。此等喚醒減少了CPU處於休眠或深度休眠狀態的居留時間，從而導致額外的功率消耗。另外，平台未覺察功率app可有效導致CPU及其他子系統之喚醒，即使功率管理者實體已將平台置於備用/休眠模式。另外，應用程式可定期設置定時器且喚醒CPU，即使對於考慮中的資源而言沒有變化。在一實施例中，邏輯組件120阻礙/截取來自此等實體之任何此等信號(或訊息或資料包)，從而允許CPU在較低功率消耗狀態停留更長時間。
圖3例示根據一些實施例之系統300的方塊圖，其中PSH邏輯組件管理通訊鏈接及/或網路連接性。如所示，系統300包括提供計算及儲存能力的各種硬體，該等硬體諸如主機CPU/處理器、圖形邏輯組件、視訊、顯示器以及記憶體。系統300亦包括攝影機(例如，提供影像/視訊擷取能力)、平台服務集線器(PSH)邏輯組件(該邏輯組件可為超低功率處理器核心，自處置鏈接可管理性功能性緩解主耗電 核心/CPU)。鏈接可管理性可經提供於軟體、硬體、韌體或其組合中，作為用於至OS/應用程式或裝置驅動器的所有通訊鏈接且執行必要鏈接管理技術的同屬介面。
如圖3中所例示，系統300亦包括3G、LTE、Wi-Fi或其他通訊介面之一或多者。另外，軟體(SW)可包括裝置驅動器、韌體、OS(例如，行動)及/或軟體應用程式(App)。進一步而言，PSH邏輯組件可包括核心/可管理性服務，該服務包括執行鏈接資訊(例如，由偵測鏈接狀態及連接性的一或多個感測器偵測)之處理的鏈接管理邏輯組件及處理硬體，從而管理鏈接及/或網路連接性。此外，在各種實施例中，系統300可將諸如參考圖1-2及圖4-6所論述之組件的任何組件包括於計算系統中，該等組件能夠喚醒計算系統/平台及/或處理器。
在一實施例中，PSH邏輯組件120可操作來減少事件之數目，該等事件可使處理器/平台退出低功率消耗狀態。在一些當前系統中，可能需要將主處理器、驅動器、韌體等等喚醒(亦即，必須退出低功率消耗狀態)以提供鏈接維護。相比之下，邏輯組件120可提供用以在平台上通訊鏈接(例如，所有)的同屬介面(例如，在不執行任何協定處理的情況下)且照看鏈接可管理性以允許處理器處於低功率消耗狀態(例如，休眠)。在一實施例中，邏輯組件120可在處理器退出其較低功率消耗狀態之後通知處理器注意鏈接狀態。
在一些實施例中，邏輯組件120可在不妥協於 QoS(服務品質)或使用者經驗的情況下執行其任務。在一些實施例中，由邏輯組件120所執行的操作可經由OS及/或軟體應用程式(例如，該等應用程式可經儲存於記憶體114中)來控制或組配，例如，依據使用者或原始設備製造商(OEM)(在一些實施例中基於來自使用者介面之資訊)。另外，關於應用程式政策組態之資訊可經儲存於本文所論述之任何記憶體中，其包括例如記憶體114及/或快取記憶體108/116等等。
圖4例示根據一些實施例的用於實施PSH邏輯操作之方法400的流程圖。此外，參考圖4所論述之操作可由圖1-3及圖5-7之一或多個組件(諸如PSH邏輯組件120)執行。
參考圖4，在操作402處，判定是否賦能基於鏈接可管理性之PSH。若不賦能，停止方法400或等待直到基於鏈接可管理性質PSH獲賦能為止。一旦基於鏈接可管理性之PSH獲賦能，操作404提供基於平台能力的介面(例如，同屬介面)。例如，PSH邏輯組件120產生/輸出適當的基於平台能力(例如，通訊介面之類型、速度等等)之介面，用以供OS/應用程式/驅動器註冊。在操作406處，通訊裝置驅動器向由PSH邏輯組件120所提供之介面註冊。在一實施例中，在操作406處，PSH邏輯組件120具備用於相對於通訊介面(諸如3G、4G、LTE、Wi-Fi等等之一或多者)之平台的當前設定。在一實施例中，在操作406處，OS/應用程式/驅動器組件向PSH註冊且提供當前平台設定組態，該組態描述應保持活動的必要鏈接及各種通訊鏈接之間的相依性。一實 例為可經由Wi-Fi在強Wi-Fi可利用時盡可能長時間地循路呼叫；因此，一旦Wi-Fi可用性降低於閾值之下，3G可處於低功率且3G需要被帶至活動狀態。
在操作408處，基於鏈接要求/相依性(例如，由OS/應用程式/驅動器所提供)，PSH接管累積的鏈接管理技術(例如，藉由在適當通道上發送一或多個必要的保活資料包、功率閘控不必要鏈接等等)。此可對OS/應用程式/驅動器透明地完成，從而允許CPU保持較低功率消耗狀態或更快速地進入較低功率消耗狀態。另外，例如，PSH邏輯組件可判定需要激活哪個鏈接以用於給定的設定，且關閉不必要的鏈接來降低功率消耗。例如，若不存在Wi-Fi或若Wi-Fi係不可達的(例如，由於密碼片語而不可利用的)，則系統可暫停(此可經由設定來組配)且若Wi-Fi不存在活性連接，則關閉Wi-Fi。
在操作410處，基於喚醒組態遮罩(例如，該遮罩可由OS/應用程式/驅動器提供(例如，在註冊期間)或自各種通訊介面回應))，PSH將維持當前活動鏈接及/或基於需要或回應於事件而喚醒CPU。此允許CPU駐留於較低功率狀態更長時間。在喚醒狀態下(例如，自S0i3)，CPU可查詢關於鏈接狀態的PSH邏輯組件且隨後使用適當的通訊機制來接管在CPU之低功率消耗居留期間由PSH邏輯組件所執行的鏈接管理技術及/或網路連接性任務。
在一些實施例中，PSH邏輯組件120可允許以下者之一或多者：(a)統一及/或抽象經由低功率PSH邏輯組件 處理的介面；(b)PSH邏輯組件感知維持哪一連接性，例如，以使得消除重複努力且連接性更為有效；(c)經由PSH邏輯組件而非IA處理器完成極其有效的功率集中式鏈接可管理性(因此，對IA處理器的頻繁喚醒得以避免)；(d)PSH邏輯組件僅僅維持鏈接連接性；(e)在PSH邏輯組件中不執行協定處理(當然，個別裝置驅動器照看協定處理；及/或(e)當處理器自諸如s0ix之低功率平台狀態退出時，OS及/或裝置驅動器接收來自PSH邏輯組件的活動鏈接狀態。
圖5例示根據本發明之實施例之計算系統500的方塊圖。計算系統500可包括經由互連網路(或匯流排)504通訊的一或多個中央處理單元(CPU)502或處理器。處理器502可包括通用處理器、網路處理器(該處理器處理在電腦網路503範圍內通訊的資料)或其他類型的處理器(其包括精簡指令集電腦(RISC)處理器或複雜指令集電腦(CISC))。此外，處理器502可具有單一或多個核心設計。具有多個核心設計的處理器502可在相同的積體電路(IC)晶粒上整合不同類型的處理器核心。另外，具有多個核心設計的處理器502可經實施作為對稱或非對稱多處理器。在一實施例中，處理器502之一或多者可與圖1之處理器102相同或類似。例如，處理器502之一或多者可包括參考圖1-4所論述之邏輯組件120。另外，參考圖1-4所論述之操作可由系統500之一或多個組件執行。
晶片集506亦可與互聯網路504通訊。晶片集506可包括記憶體控制集線器(MCH)508。記憶體控制集線器 508可包括與記憶體510(記憶體512可與圖1之記憶體114相同或類似)通訊的記憶體控制器410。記憶體512可儲存可由包括於計算系統500中之CPU502或任何其他裝置執行的資料(其包括指令序列)。在本發明之一實施例中，記憶體512可包括一或多個依電性儲存器(或記憶體)裝置，諸如隨機存取記憶體(RAM)、動態RAM(DRAM)、同步DRAM(SDRAM)、靜態RAM(SRAM)或其他類型的儲存裝置。亦可利用諸如硬碟之非依電性記憶體。額外裝置可經由諸如多個CPU及/或多個系統記憶體之互連網路504通訊。
MCH 508亦可包括與顯示裝置516通訊的圖形介面514。在本發明之一實施例中，圖形介面514可經由加速圖形埠(AGP)與顯示裝置516通訊。在本發明之一實施例中，顯示器516(諸如平板顯示器)可例如經由單一轉換器與圖形介面514通訊，該轉換器將儲存於諸如視訊記憶體或系統記憶體之儲存裝置中之影像之數位表示轉換成由顯示器516解譯且顯示的顯示信號。由顯示裝置產生之顯示信號在被顯示器516解譯且隨後顯示於顯示器上之前可通過各種控制裝置。
集線器介面518可允許MCH 508與輸入/輸出控制集線器(ICH)520通訊。ICH 520可將介面提供至與計算系統500通訊的I/O裝置。ICH 520可經由周邊橋接器(或控制器)524(諸如周邊組件互連橋接器、通用串列匯流排(USB)控制器或其他類型的周邊橋接器或控制器)與匯流排522通訊。橋接器524可在CPU 502與周邊裝置之間提供資料路 徑。可利用其他類型的拓撲。另外，多個匯流排可經由例如多個橋接器或控制器與ICH 520通訊。此外，在本發明之各種實施例中，與ICH 520通訊的其他周邊設備可包括整合式驅動電子(IDE)或小電腦系統介面(SCSI)硬驅動機、USB埠、鍵盤、滑鼠、觸控螢幕、攝影機、平行埠、串聯埠、軟式磁碟驅動機、數位輸出支援(例如，數位視訊介面(DVI))或其他裝置。
匯流排522可與音訊裝置526、一或多個磁碟機528以及網路介面裝置530(網路介面裝置530與電腦網路503通訊)通訊。其他裝置可經由匯流排522通訊。另外，在本發明之一些實施例中，各種組件(諸如網路介面裝置530)可與MCH 508通訊。另外，可將處理器502與MCH 508結合以形成單一晶片。此外，在本發明之其他實施例中，圖形加速器516可包括於MCH 508內。
此外，計算系統500可包括依電性及/或非依電性記憶體(或儲存器)。例如，非依電性記憶體可包括以下之一或多者：唯讀記憶體(ROM)、可規劃唯讀記憶體(PROM)、可抹除可規劃唯讀記憶體(EPROM)、可電子抹除的唯讀記憶體(EEPROM)、磁碟機(例如，528)、軟磁碟、光碟唯讀記憶體(CD-ROM)、數位多功能光碟(DVD)、快閃記憶體、磁光碟或能夠儲存電子資料(例如，其包括指令)的其他類型之非依電性機器可讀媒體。
圖6例示根據本發明之實施例之計算系統600，該計算系統600係以點對點(PtP)組配佈置。特定而言，圖6展 示由許多點對點介面將處理器、記憶體以及輸入/輸出裝置互連的系統。參考圖1-5所論述之操作可由系統600之一或多個組件執行。
如圖6中所例示，系統600可包括若干處理器，其中為清晰起見僅展示兩個處理器602及604。處理器602及604各自可包括局部記憶體控制器集線器(MCH)606及608以允許與記憶體610及612通訊。記憶體610及/或612可儲存諸如參考圖5之記憶體512所論述之各種資料。
在一實施例中，處理器602及604可為參考圖5所論述之處理器502中之一者。處理器602及604可分別使用點對點(PtP)介面電路616及618來經由PtP介面614交換資料。另外，處理器602及604可各自使用點對點介面電路626、628、630以及632來經由個別PtP介面622及624與晶片集620交換資料。晶片集620可進一步使用例如PtP介面電路637來經由圖形介面636與圖形電路634交換資料。
本發明之至少一實施例可經提供於處理器602及604內。例如，圖1-4之邏輯組件120可位於處理器602及604內。然而，本發明之其他實施例可存在於圖6之系統600內的其他電路、邏輯單元或裝置中。此外，本發明之其他實施例可經分散遍及圖6中所例示之若干電路、邏輯單元或裝置。
晶片集620可使用PtP介面電路641與匯流排640通訊。匯流排640可與諸如匯流排橋接器642及I/O裝置643之一或多個裝置通訊。匯流排橋接器642可經由匯流排644 與其他裝置通訊，該等裝置諸如鍵盤/滑鼠/觸控螢幕/攝影機645、通訊裝置646(諸如數據機、網路介面裝置或可與電腦網路503通訊的其他通訊裝置)、音訊I/O裝置647及/或資料儲存裝置648。資料儲存裝置648可儲存可由處理器602及/或604執行的代碼649。
在一些實施例中，本文所論述之組件的一或多者可呈現為系統單晶片(SOC)裝置。圖7例示根據一實施例的SOC程式包之方塊圖。如圖7中所例示，SOC 702包括一或多個中央處理單元(CPU)核心720、一或多個圖形處理器單元(GPU)核心730、輸入/輸出(I/O)介面740以及記憶體控制器742。SOC程式包702之各種組件可耦合至諸如本文參考其他圖式所論述的互連或匯流排。另外，SOC程式包702可包括諸如本文參考其他圖式所論述的彼等或多或少組件。進一步而言，SOC程式包720之每一組件可包括例如本文參考其他圖式所論述的一或多個其他組件。在一實施例中，例如，SOC程式包702(及其組件)係提供於一或多個積體電路(IC)晶粒上，該等晶粒係封裝至單一半導體裝置中。
如圖7中所例示，SOC程式包702係經由記憶體控制器742耦合至記憶體760(記憶體760可與本文參考其他圖式所論述之記憶體類似或相同)。在一實施例中，記憶體760(或記憶體760之一部分)可經整合於SOC程式包702上。
例如，I/O介面740可經由諸如本文參考其他圖式所論述的互連及/或匯流排耦合至一或多個I/O裝置770。I/O裝置770可包括以下者之一或多者：鍵盤、滑鼠、觸摸板、 顯示器、影像/視訊擷取裝置(諸如攝影機或攝錄影機/視訊記錄器)、觸控螢幕、揚聲器或其類似物。此外，在一實施例中，SOC程式包702可包括/整合PSH邏輯組件120。或者，可將PSH邏輯組件120提供於SOC程式包702外部(亦即，作為離散PSH邏輯組件)。
在本發明之各種實施例中，例如，本文參考圖1-7所論述之操作可作為硬體(例如，邏輯電路)、軟體、韌體或其組合實施，此可提供為電腦程式產品，例如，其包括(例如，非暫時性)機器可讀媒體或電腦可讀媒體，在該等媒體上已儲存用來規劃電腦執行本文所論述之過程的指令。機器可讀媒體可包括諸如參考圖1-7所論述之彼等儲存裝置。
另外，此等電腦可讀媒體可經下載作為電腦程式產品，其中可藉助呈現為載波或其他傳播媒體中之資料信號經由通訊鏈路(例如，匯流排、數據機或網路連接件)來將程式自遠程電腦(例如，伺服器)傳送至請求電腦(例如，客戶端)。
說明書中之提及物「一個實施例」、「一實施例」或「一些實施例」意指關於實施例所述之特定特徵、結構或特性可被包括於至少一實行方案中。在說明書各處出現的片語「在一實施例中」可均指相同實施例或可不均指相同實施例。
另外，在描述及請求項中，可使用「經耦合之」及「經連接之」等詞與其衍生詞。在本發明之一些實施例中，「經連接之」可用來指示的是，兩個或兩個以上元件彼 此直接實體接觸或電接觸。「經耦合之」可意指的是，兩個或兩個以上元件係直接實體接觸或電接觸。然而，「經耦合之」亦可意指的是，兩個或兩個以上元件彼此可不直接接觸，但是仍可彼此配合或互動。
因而，雖然已以結構特徵及/或方法性行動特定的語言描述了本發明之實施例，但是要理解的是，所主張之標的可不受限於所述之特定特徵或行動。當然，特定特徵及行動經揭示作為實施所主張之標的之樣本形式。
100‧‧‧系統
102-1~102-N‧‧‧處理器
104‧‧‧互連
106~106-M‧‧‧核心
108‧‧‧共享快取記憶體
110‧‧‧路由器
112‧‧‧互連網路
114‧‧‧記憶體
116-1‧‧‧L1快取記憶體
120‧‧‧控制單元

Claims (30)

  1. 一種設備，其包含：邏輯組件，其至少部分地實施於硬體中以回應於一處理器已進入一低功率消耗狀態的一判定而基於政策資訊來管理一或多個鏈接，其中該邏輯組件用以對應於該等一或多個鏈接之管理而阻礙一或多個信號，該等信號經定向至該處理器以允許該處理器停留於該低功率消耗狀態。
  2. 如請求項1之設備，其中該邏輯組件用以在該處理器處於該低功率消耗狀態的同時在該等一或多個鏈接之至少一者上傳送一保活資料包。
  3. 如請求項1之設備，其中該處理器用以在該處理器退出該低功率消耗狀態之後對應於該等一或多個鏈接而接收鏈接狀態資訊。
  4. 如請求項1之設備，其中該邏輯組件用以提供用於該等一或多個鏈接之一同屬介面。
  5. 如請求項1之設備，其中該邏輯組件用以提供用於該等一或多個鏈接之一同屬介面且無需協定處理的執行。
  6. 如請求項1之設備，其中該邏輯組件基於一或多個信號來管理該等一或多個鏈接，該等信號係被導致由一作業系統、一裝置驅動器以及一應用程式軟體中的一或多者所產生。
  7. 如請求項1之設備，其中該政策資訊用以指示該等一或 多個鏈接之每一者是如何維持的。
  8. 如請求項1之設備，其中該政策資訊係接收自一使用者。
  9. 如請求項1之設備，其中係基於一或多個設定而提供該政策資訊。
  10. 如請求項1之設備，其中該處理器包含複數個處理器核心。
  11. 如請求項第1項之設備，其中一記憶體、該處理器以及該邏輯組件中之一或多者在同一積體電路裝置上。
  12. 一種用以儲存指令的電腦可讀媒體，當該等指令由一第一處理器執行時致使該第一處理器進行以下步驟：回應於一第二處理器已進入一低功率消耗狀態的一判定而基於政策資訊來管理一或多個鏈接，其中該第一處理器用以對應於該等一或多個鏈接之管理而阻礙一或多個信號，該等信號經定向至該第二處理器以允許該第二處理器停留於該低功率消耗狀態。
  13. 如請求項12之電腦可讀媒體，其中該等指令致使該第一處理器在該第二處理器處於該低功率消耗狀態的同時在該等一或多個鏈接之至少一者上傳送一保活資料包。
  14. 如請求項12之電腦可讀媒體，其中該等指令致使該第二處理器在該第二處理器退出該低功率消耗狀態之後對應於該等一或多個鏈接而接收鏈接狀態資訊。
  15. 如請求項12之電腦可讀媒體，其中該等指令致使該第一處理器提供用於該等一或多個鏈接之一同屬介面。
  16. 如請求項12之電腦可讀媒體，其中該等指令致使該第一 處理器提供用於該等一或多個鏈接之一同屬介面且無需協定處理的執行。
  17. 如請求項12之電腦可讀媒體，其中該等指令致使該第一處理器基於一或多個信號來管理該等一或多個鏈接，該等信號係被導致由一作業系統、一裝置驅動器以及一應用程式軟體中的一或多者所產生。
  18. 如請求項12之電腦可讀媒體，其中該政策資訊用以指示該等一或多個鏈接之每一者是如何維持的。
  19. 如請求項12之電腦可讀媒體，其中該政策資訊係接收自一使用者。
  20. 如請求項12之電腦可讀媒體，其中係基於一或多個設定而提供該政策資訊。
  21. 如請求項12之電腦可讀媒體，其中該第一處理器或該第二處理器包含複數個處理器核心。
  22. 如請求項12之電腦可讀媒體，其中一記憶體、該第一處理器以及該第二處理器中之一或多者在同一積體電路裝置上。
  23. 一種系統，其包含：記憶體，其用以儲存資料；邏輯組件，其至少部分地實施於硬體中以回應於一處理器已進入一低功率消耗狀態的一判定而基於儲存於該記憶體中之政策資訊來管理一或多個鏈接，其中該邏輯組件用以對應於該等一或多個鏈接之管理而阻礙一或多個信號，該等信號經定向至該處理器 以允許該處理器停留於該低功率消耗狀態。
  24. 如請求項24之系統，其中該邏輯組件用以在該處理器處於該低功率消耗狀態的同時在該等一或多個鏈接之至少一者上傳送一保活資料包。
  25. 如請求項24之系統，其中該處理器用以在該處理器退出該低功率消耗狀態之後對應於該等一或多個鏈接而接收鏈接狀態資訊。
  26. 如請求項24之系統，其中該邏輯組件用以提供用於該等一或多個鏈接之一同屬介面。
  27. 如請求項24之系統，其中該邏輯組件用以提供用於該等一或多個鏈接之一同屬介面且無需協定處理的執行。
  28. 如請求項24之系統，其中該邏輯組件基於一或多個信號來管理該等一或多個鏈接，該等信號係被導致由一作業系統、一裝置驅動器以及一應用程式軟體中的一或多者所產生。
  29. 如請求項24之系統，其中該政策資訊用以指示該等一或多個鏈接之每一者是如何維持的。
  30. 如請求項24之系統，其中該政策資訊接收自一使用者或基於一或多個設定。
TW102146095A 2012-12-29 2013-12-13 在低功率模式下用於管理通訊鏈接及網路連接性之設備與系統 TWI513343B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/730,921 US9026820B2 (en) 2012-12-29 2012-12-29 Communication link and network connectivity management in low power mode

Publications (2)

Publication Number Publication Date
TW201431400A true TW201431400A (zh) 2014-08-01
TWI513343B TWI513343B (zh) 2015-12-11

Family

ID=51018739

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102146095A TWI513343B (zh) 2012-12-29 2013-12-13 在低功率模式下用於管理通訊鏈接及網路連接性之設備與系統

Country Status (5)

Country Link
US (1) US9026820B2 (zh)
EP (2) EP2939079B1 (zh)
KR (1) KR101631426B1 (zh)
TW (1) TWI513343B (zh)
WO (1) WO2014105142A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10474219B2 (en) 2014-12-27 2019-11-12 Intel Corporation Enabling system low power state when compute elements are active

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013048481A1 (en) * 2011-09-30 2013-04-04 Intel Corporation Media content rating management with pattern matching
US9396360B2 (en) * 2013-06-27 2016-07-19 Advanced Micro Devices, Inc. System and method for secure control over performance state
US9699732B2 (en) * 2014-04-29 2017-07-04 Samsung Electronics Co., Ltd. Apparatus and method for controlling communication module
US10078361B2 (en) 2014-10-08 2018-09-18 Apple Inc. Methods and apparatus for running and booting an inter-processor communication link between independently operable processors
US20160132099A1 (en) * 2014-11-10 2016-05-12 Novi Security, Inc. Security Sensor Power Management
US10042794B2 (en) 2015-06-12 2018-08-07 Apple Inc. Methods and apparatus for synchronizing uplink and downlink transactions on an inter-device communication link
US10085214B2 (en) 2016-01-27 2018-09-25 Apple Inc. Apparatus and methods for wake-limiting with an inter-device communication link
US10572390B2 (en) 2016-02-29 2020-02-25 Apple Inc. Methods and apparatus for loading firmware on demand
US10198364B2 (en) 2016-03-31 2019-02-05 Apple Inc. Memory access protection apparatus and methods for memory mapped access between independently operable processors
US10775871B2 (en) 2016-11-10 2020-09-15 Apple Inc. Methods and apparatus for providing individualized power control for peripheral sub-systems
US10591976B2 (en) 2016-11-10 2020-03-17 Apple Inc. Methods and apparatus for providing peripheral sub-system stability
US10346226B2 (en) 2017-08-07 2019-07-09 Time Warner Cable Enterprises Llc Methods and apparatus for transmitting time sensitive data over a tunneled bus interface
US11381514B2 (en) 2018-05-07 2022-07-05 Apple Inc. Methods and apparatus for early delivery of data link layer packets
US10585699B2 (en) 2018-07-30 2020-03-10 Apple Inc. Methods and apparatus for verifying completion of groups of data transactions between processors
CN109254645A (zh) * 2018-08-01 2019-01-22 武汉普利商用机器有限公司 设备用电控制的方法及服务器
US10719376B2 (en) 2018-08-24 2020-07-21 Apple Inc. Methods and apparatus for multiplexing data flows via a single data structure
US10838450B2 (en) 2018-09-28 2020-11-17 Apple Inc. Methods and apparatus for synchronization of time between independently operable processors
US10789110B2 (en) 2018-09-28 2020-09-29 Apple Inc. Methods and apparatus for correcting out-of-order data transactions between processors

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7849334B2 (en) * 2006-09-29 2010-12-07 Intel Coporation Transitioning a computing platform to a low power system state
US8117475B2 (en) * 2006-12-15 2012-02-14 Microchip Technology Incorporated Direct memory access controller
US7904838B2 (en) * 2007-08-15 2011-03-08 Ati Technologies Ulc Circuits with transient isolation operable in a low power state
US8626896B2 (en) 2007-12-13 2014-01-07 Dell Products, Lp System and method of managing network connections using a link policy
US8171321B2 (en) * 2007-12-26 2012-05-01 Intel Corporation Method and apparatus for cost and power efficient, scalable operating system independent services
KR101087429B1 (ko) * 2008-03-31 2011-11-25 인텔 코포레이션 전력 관리 방법 및 장치
US8510577B2 (en) * 2008-07-28 2013-08-13 Microsoft Corporation Reducing power consumption by offloading applications
US8261114B2 (en) 2009-05-18 2012-09-04 Broadcom Corporation System and method for dynamic energy efficient ethernet control policy based on user or device profiles and usage parameters
US8806231B2 (en) * 2009-12-22 2014-08-12 Intel Corporation Operating system independent network event handling
US20110270972A1 (en) 2010-04-30 2011-11-03 The Regents Of The University Of California Virtual topology adaptation for resource optimization in telecommunication networks
EP3367252B1 (en) * 2010-07-26 2019-10-16 Seven Networks, LLC Context aware traffic management for resource conservation in a wireless network
KR101215681B1 (ko) * 2010-08-12 2012-12-26 주식회사 이노튜브 이더넷 기반의 네트워크 통신 장치 및 그의 저전력 동작 방법
US9015509B2 (en) * 2011-02-07 2015-04-21 Silicon Image, Inc. Mechanism for low power standby mode control circuit
US8804680B2 (en) 2011-02-07 2014-08-12 Spectrum Bridge, Inc. System and method for managing wireless connections and radio resources
US8892924B2 (en) * 2011-05-31 2014-11-18 Intel Corporation Reducing power consumption of uncore circuitry of a processor
US8885506B2 (en) 2011-06-14 2014-11-11 Broadcom Corporation Energy efficiency ethernet with assymetric low power idle

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10474219B2 (en) 2014-12-27 2019-11-12 Intel Corporation Enabling system low power state when compute elements are active

Also Published As

Publication number Publication date
EP3109732A1 (en) 2016-12-28
KR101631426B1 (ko) 2016-06-16
EP2939079B1 (en) 2019-10-09
US20140189392A1 (en) 2014-07-03
EP3109732B1 (en) 2021-04-28
EP2939079A1 (en) 2015-11-04
EP2939079A4 (en) 2016-09-07
WO2014105142A1 (en) 2014-07-03
TWI513343B (zh) 2015-12-11
US9026820B2 (en) 2015-05-05
KR20150079788A (ko) 2015-07-08

Similar Documents

Publication Publication Date Title
TWI513343B (zh) 在低功率模式下用於管理通訊鏈接及網路連接性之設備與系統
US11112853B2 (en) Priority based application event control (PAEC) to reduce power consumption
US11768533B2 (en) Platform power consumption reduction via power state switching
TWI526843B (zh) 用於節能行動平台之適應性中斷合倂技術
US9268611B2 (en) Application scheduling in heterogeneous multiprocessor computing platform based on a ratio of predicted performance of processor cores
JP6370498B2 (ja) コンピューティングデバイス内の複数のｓｏｃの間における動作状態の協調のための方法およびシステム
TWI544323B (zh) 用於增加感測器控制器之能源效率的設備、電腦可讀媒體、方法和系統
US8943343B2 (en) Controlling an asymmetrical processor
US20160381191A1 (en) Dynamic management of inactivity timer during inter-processor communication
US20130332764A1 (en) Intelligent inter-processor communication with power optimization
Panigrahi et al. E 3 m: an energy efficient emergency management system using mobile cloud computing
TWI512629B (zh) 用於表格驅動之多重被動跳脫平台被動熱管理之設備及方法、計算系統及電腦可讀媒體
Mekonnen et al. SleepyCAM: Power management mechanism for wireless video-surveillance cameras
US20150220371A1 (en) Energy aware information processing framework for computation and communication devices coupled to a cloud
US11669469B2 (en) Platform framework standby operation
US20130332599A1 (en) Neighbor discovery offload in mobile devices