TW201423594A - 用於多處理器之韌體更新方法及系統 - Google Patents
用於多處理器之韌體更新方法及系統 Download PDFInfo
- Publication number
- TW201423594A TW201423594A TW101146976A TW101146976A TW201423594A TW 201423594 A TW201423594 A TW 201423594A TW 101146976 A TW101146976 A TW 101146976A TW 101146976 A TW101146976 A TW 101146976A TW 201423594 A TW201423594 A TW 201423594A
- Authority
- TW
- Taiwan
- Prior art keywords
- firmware
- processor
- update
- package
- information
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
一種用於至少一處理器之韌體更新方法,包含有儲存一封裝韌體至一封裝韌體儲存單元;讀取與解析該封裝韌體之一封裝資訊;根據該封裝資訊,讀取一第一韌體,以更新一第一處理器之一韌體;根據該封裝資訊,產生至少一更新資訊;輸出該至少一更新資訊至該至少一第二處理器,並通知該至少一第二處理器讀取至少一第二韌體,以更新韌體;以及根據該至少一第二處理器之至少一更新完成訊號,產生一起動訊號,以通知所有處理器重新啟動;其中,該至少一第二處理器根據該至少一更新資訊讀取該至少一第二韌體,以更新韌體。
Description
本發明係指一種用於多處理器之韌體更新方法及其系統,尤指一種用於多處理器,且具有快速、穩定以及易擴充特性之韌體更新方法及其系統。
隨著多媒體應用之要求越來越高,嵌入式電子裝置如行動裝置、平板電腦或機上播放盒等,除了需即時動態影音呈現,又得處理大量的圖型化操作介面,且如果再加上觸控和聲光效果等需求,將會更加重系統處理之負荷。現有的單一嵌入式處理器在面對這些龐大的多媒體運算,已略超出負荷。因此,往往需透過多顆處理器來紓解系統應用的效能瓶頸。
在多處理器嵌入式系統,當為了增加新功能、修正錯誤或提高穩定性等目的時,需更新多處理器之韌體,而習知多處理器更新韌體之方法會依序地將每一處理器所欲更新之韌體上傳至嵌入式系統內之儲存媒介,並單獨地更新每一處理器之韌體。然而,當每一處理器單獨地上傳及更新各自的韌體,不僅需花費較多時間來分別處理上傳動作,且每一處理器各自更新之後並重新啟動執行新韌體時,也會有系統相容性的問題,如某一處理器已執行新韌體但另一協同運作之處理器卻還在執行舊韌體。因此,如何於多處理器嵌入
式系統中,快速地更新每一處理器之韌體,同時又可維持每一個處理器系統間之相容性,已成為本領域之重要課題。
因此,本發明之主要目的即在於提供一種用於多處理器之韌體更新方法及其系統,其具有快速、穩定以及易擴充之特性。
本發明揭露一種用於至少一處理器之韌體更新方法,包含有儲存一封裝韌體至一封裝韌體儲存單元;讀取與解析該封裝韌體之一封裝資訊;根據該封裝資訊,讀取該封裝韌體中一第一韌體,以更新一第一處理器之一韌體;根據該封裝資訊,產生對應於至少一第二處理器之至少一更新資訊;輸出該至少一更新資訊至所對應之該至少一第二處理器,並通知該至少一第二處理器讀取該封裝韌體中所對應之至少一第二韌體,以更新該至少一第二處理器之一韌體;以及根據該至少一第二處理器韌體更新完成後所產生之相對應至少一更新完成訊號,產生一起動訊號,以通知該第一處理器以及該至少一第二處理器重新啟動;其中,該至少一第二處理器根據其所對應之該至少一更新資訊讀取該封裝韌體中所對應之該至少一第二韌體,以更新該至少一第二處理器之該韌體。
本發明另揭露一種用於至少一處理器之韌體更新系統,該韌體更新系統包含有一第一處理器;至少一第二處理器;以及一儲存裝置,儲存有一程式碼,該程式碼用來指示該第一處理器執行一韌體
更新方法,該韌體更新方法包含有:儲存一封裝韌體至一封裝韌體儲存單元;讀取與解析該封裝韌體之一封裝資訊;根據該封裝資訊,讀取該封裝韌體中一第一韌體,以更新該第一處理器之一韌體;根據該封裝資訊,產生對應於該至少一第二處理器之至少一更新資訊;輸出該至少一更新資訊至所對應之該至少一第二處理器,並通知該至少一第二處理器讀取該封裝韌體中所對應之至少一第二韌體,以更新該至少一第二處理器之一韌體;以及根據該至少一第二處理器韌體更新完成後所產生之相對應至少一更新完成訊號,產生一啟動訊號,以通知該第一處理器以及該至少一第二處理器重新啟動;其中,該至少一第二處理器根據其所對應之該至少一更新資訊讀取該封裝韌體中所對應之該至少一第二韌體,以更新該至少一第二處理器之該韌體。
請參考第1圖,第1圖為本發明實施例一多處理器韌體更新系統10之示意圖。如第1圖所示,多處理器韌體更新系統10包含有處理器CPU_1~CPU_n、韌體儲存單元FW_1~FW_n、一儲存裝置100以及一封裝韌體儲存單元102。處理器CPU_1~CPU_n各自耦接於對應的韌體儲存單元FW_1~FW_n,當一般操作時,可各自讀取韌體儲存單元FW_1~FW_n內之韌體來運作,其中韌體儲存單元FW_1~FW_n用以儲存處理器CPU_1~CPU_n之韌體,係可為一靜態存取記憶體(SRAM)或可重複儲存之快閃記憶體(Flash ROM)等,且其也可為同一儲存單元,並不受限。儲存裝置100用來儲存
一程式碼104,程式碼104用於當執行多處理韌體更新時可指示處理器CPU_1執行多處理器韌體更新流程。封裝韌體儲存單元102用來儲存所欲更新之新韌體,其耦接於處理器CPU_1~CPU_n,使處理器CPU_1~CPU_n可讀取並更新韌體。
簡單來說,當執行多處理韌體更新時,儲存裝置100所儲存之程式碼104會指示處理器CPU_1執行上傳處理器CPU_1~CPU_n中欲更新的所有韌體,並儲存到封裝韌體儲存單元102,再利用處理器CPU_1與處理器CPU_2~CPU_n間之傳輸線NET_2~NET_n來相互溝通與通知更新,處理器CPU_1~CPU_n會從封裝韌體儲存單元102讀取新韌體並更新至韌體儲存單元FW_1~FW_n後,再經由處理器CPU_1通知重新啟動。如此一來,將所有處理器中需更新之韌體組合封裝後再利用處理器CPU_1一次上傳,可以節省每一處理器單獨地上傳之運作時間,而且經由處理器CPU_1來通知所有更新韌體之處理器重新啟動可以避免多處理器不同步問題,而可維持系統間之相容性。
詳細而言,請參考第2圖,第2圖為本發明實施例一多處理器韌體更新流程20之示意圖。於本實施例中,多處理器韌體更新流程20係編譯為程式碼104而儲存於儲存裝置100,用以控制處理器CPU_1來執行多處理器韌體更新系統10之韌體更新,然其非用以限制本發明之範疇。如第2圖所示,多處理器韌體更新流程20包含以下步驟:
步驟200:開始。
步驟202:儲存一封裝韌體PFW至封裝韌體儲存單元102。
步驟204:讀取與解析封裝韌體PFW之一封裝資訊HEAD。
步驟206:根據封裝資訊HEAD,讀取封裝韌體PFW中處理器CPU_1之更新韌體,以更新韌體儲存單元FW_1所儲存之韌體。
步驟208:根據封裝資訊HEAD,產生處理器CPU_2~CPU_n所需之更新資訊INFO_2~INFO_n。
步驟210:輸出更新資訊INFO_2~INFO_n至處理器CPU_2~CPU_n,並通知處理器CPU_2~CPU_n讀取封裝韌體PFW中處理器CPU_2~CPU_n之更新韌體,以更新韌體儲存單元FW_2~FW_n所儲存之韌體。
步驟212:根據處理器CPU_2~CPU_n韌體更新完成後所產生更新完成訊號DONE_2~DONE_n,產生一起動訊號,以通知處理器CPU_1~CPU_n重新啟動。
步驟214:結束。
於步驟202中,處理器CPU_1將封裝韌體PFW上傳至封裝韌體儲存單元102,封裝韌體PFW包含有封裝資訊HEAD以及更新韌體資料DAT_1~DAT_n,其中封裝資訊HEAD用來記載更新韌體資料DAT_1~DAT_n之資訊,更新韌體資料DAT_1~DAT_n為處理器CPU_1~CPU_n欲更新之新韌體資料。於一實施利中,封裝資訊HEAD係可包含有更新資訊TAG-1~TAG_n以分別記載更新韌
體資料DAT_1~DAT_n之資訊。而以更新資訊TAG_1而言,其包含一標題、一資訊長度、一資訊檢查碼、一韌體起始位置、一韌體長度以及一韌體檢查碼。標題可記載更新韌體資料DAT_1之文字資訊,如版本或更新之目的;資訊長度為更新資訊TAG_1之資料長度;資訊檢查碼為利用循環冗餘校驗(Cyclic Redundancy Check,CRC)編碼所產生,用來檢查更新資訊TAG_1之資料是否正確;韌體起始位置為更新韌體資料DAT_1於封裝韌體PFW中之起始位置;韌體長度為更新韌體資料DAT_1之資料長度;韌體起始位置及韌體長度可用來從封裝韌體PFW中取得更新韌體資料DAT_1;韌體檢查碼為利用循環冗餘校驗編碼所產生,用來檢查更新韌體資料DAT_1之資料是否正確。需注意的是,封裝資訊HEAD用來紀錄封裝韌體PFW中更新韌體資料DAT_1~DAT_n之資訊,以便讓更新韌體資料DAT_1~DAT_n可以從封裝韌體PFW中被取得,其可以據以變化,並不受限。
於步驟202~206中,處理器CPU_1先讀取封裝韌體PFW中封裝資訊HEAD(包含有更新資訊TAG_1~TAG_n),利用更新資訊TAG_0~TAG_n中資訊長度來依序讀取更新資訊TAG_0~TAG_n,並可利用資訊檢查碼檢查更新資訊TAG-1~TAG_n之資料是否正確,如果不正確處理器CPU_1便會顯示更新失敗。接著,處理器CPU_1根據更新資訊TAG_1中韌體起始位置以及韌體長度,讀取封裝韌體儲存單元102中處理器CPU_1之更新韌體資料DAT_1,再利用韌體檢查碼來檢查,並更新至更新韌體儲存單元
FW_1。
於步驟208~210中,處理器CPU_1讀取更新資訊TAG_2~TAG_n中韌體起始位置以及韌體長度,產生更新資訊INFO_2~INFO_n,並利用傳輸線NET_2~NET_n傳送給處理器CPU_2~CPU_n。處理器CPU_2~CPU_n便可根據更新資訊INFO_2~INFO_n(即包含韌體起始位置以及韌體長度),讀取封裝韌體儲存單元102之封裝韌體PFW中韌體更新資料DAT_2~DAT_n,再利用韌體檢查碼檢查並更新至更新韌體儲存單元FW_2~FW_n。
於步驟212中,處理器CPU_2~CPU_n更新韌體完成後,產生更新完成訊號DONE_2~DONE_n經由傳輸線NET_2~NET_n傳送給處理器CPU_1。處理器CPU_1根據其中有執行更新之處理器,判斷更新完成訊號DONE_2~DONE_n中是否有顯示完成更新,並於確認後,產生起動訊號再通知處理器CPU_1~CPU_n重新啟動。
也就是說,本發明將處理器CPU_1~CPU_n所有欲更新的韌體封裝成封裝韌體PFW一次上傳至封裝韌體儲存單元102,並於封裝韌體PFW中附加封裝資訊HEAD以記載各個韌體之資訊,再利用處理器CPU_1解析封裝資訊HEAD,於自己更新韌體後再通知其他處理器CPU_2~CPU_n完成更新,並且等全部處理器都完成更新後,再由處理器CPU_1判斷並通知全部處理器重新開機。藉此,因為只需一次上傳已封裝之全部韌體,而可縮短單次上傳之運作處理
時間,以縮短韌體更新時間,並且判斷全部處理器都完成更新後,才重新開機,可以避免一處理器已執行新韌體但另一協同運作之處理器卻還在執行舊韌體之相容性的問題。
值得注意地,雖然於本實施例中多處理器韌體更新流程20執行處理器CPU_1~CPU_n之韌體更新,然而並非固定所有處理器都需執行韌體更新,亦可部分需更新之處理器執行韌體更新,且也只需封裝需更新處理器之韌體,並由封裝資訊便可得知以需執行更新之處理器,藉此,多處理器韌體更新流程20更易擴充且具有彈性。
具體而言,本發明主要精神為將多處理器之更新韌體封裝成一個封裝韌體並利用處理器CPU_1來解析封裝韌體之資訊以執行多處理器之韌體更新流程。本領域具通常知識者當可據以進行修飾或變化,而不限於此。舉例來說,於本實施例,處理器CPU_1先更新自己的韌體後再通知其他處理器更新韌體,但於其他實施例,處理器CPU_1可以先通知其他處理器更新韌體後,再更新自己的韌體。另外,於本實施例利用處理器CPU_1來執行多處理器之韌體更新流程,但於其他實施例也可以為處理器CPU_2或其他處理器,任一處理器視需求預先設計好,便皆可於多處理器韌體更新系統10中根據儲存裝置100中程式碼來執行韌體更新,並不受限。
除此之外,於本實施例中,封裝韌體PFW包含有檢查碼可檢查更新資訊或更新韌體資料之正確性,當資料有錯誤時處理器會通知
韌體更新失敗,藉此可以確保更新之正確性。於其他實施例,也可以使用其他編碼或方法來確認更新之正確性,可據以變化而不受限。
再者,於本實施例中封裝韌體PFW之封裝資訊HEAD係用來記載封裝於封裝韌體PFW之所有韌體之資料,然而並非受限。如於其他實施例中,韌體資料係可為一固定長度並將資訊記載於韌體資料內,故不需封裝資訊,或者封裝韌體PFW係可為一壓縮資料,需於處理器先行解壓縮之後才可進行讀取與解析,其可據以變化而不受限。
綜上所述,習知技術當更新多處理器之韌體時,會單獨地更新每一處理器之韌體,不僅需花費較多時間來分別處理上傳動作,也會有系統相容性的問題,相較之下,本發明可藉由封裝韌體以及由一個處理器來控制多處理器韌體更新流程,其具有快速、穩定以及易擴充之特性。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
10‧‧‧多處理器韌體更新系統
100‧‧‧儲存裝置
102‧‧‧封裝韌體儲存單元
104‧‧‧程式碼
CPU_1~CPU_n‧‧‧處理器
FW_1~FW_n‧‧‧韌體儲存單元
NET_2~NET_n‧‧‧傳輸線
20‧‧‧多處理器韌體更新流程
200~214‧‧‧步驟
第1圖為本發明實施例一多處理器韌體更新系統之示意圖。
第2圖為本發明實施例一多處理器韌體更新流程之示意圖。
10‧‧‧多處理器韌體更新系統
100‧‧‧儲存裝置
102‧‧‧封裝韌體儲存單元
104‧‧‧程式碼
CPU_1~CPU_n‧‧‧處理器
FW_1~FW_n‧‧‧韌體儲存單元
NET_2~NET_n‧‧‧傳輸線
Claims (14)
- 一種用於至少一處理器之韌體更新方法,包含有:儲存一封裝韌體至一封裝韌體儲存單元;讀取與解析該封裝韌體之一封裝資訊;根據該封裝資訊,讀取該封裝韌體中一第一韌體,以更新一第一處理器之一韌體;根據該封裝資訊,產生對應於至少一第二處理器之至少一更新資訊;輸出該至少一更新資訊至所對應之該至少一第二處理器,並通知該至少一第二處理器讀取該封裝韌體中所對應之至少一第二韌體,以更新該至少一第二處理器之一韌體;以及根據該至少一第二處理器韌體更新完成後所產生之相對應至少一更新完成訊號,產生一起動訊號,以通知該第一處理器以及該至少一第二處理器重新啟動;其中,該至少一第二處理器根據其所對應之該至少一更新資訊讀取該封裝韌體中所對應之該至少一第二韌體,以更新該至少一第二處理器之該韌體。
- 如請求項1所述之韌體更新方法,其中該封裝資訊包含有經由一循環冗餘校驗(Cyclic Redundancy Check,CRC)編碼所產生之一檢查碼,可用來檢查該封裝韌體之正確性。
- 如請求項1所述之韌體更新方法,其中根據該至少一第二處理 器韌體更新完成後所產生相對應之該至少一更新完成訊號,產生該啟動訊號的步驟,包含有:根據該至少一更新完成訊號顯示該至少一第二處理器中全部都更新完成後,始產生該啟動訊號。
- 如請求項1所述之韌體更新方法,其中該封裝資訊包含有該第一韌體以及該至少一第二韌體位於該封裝韌體中之一資料起始位置以及一資料大小。
- 如請求項4所述之韌體更新方法,其中根據該封裝資訊,讀取該封裝韌體中該第一韌體的步驟,包含有:根據該封裝資訊中該第一韌體之該資料起始位置以及該資料大小,讀取該第一韌體。
- 如請求項4所述之韌體更新方法,其中根據該封裝資訊,產生對應於該至少一第二處理器之至少一更新資訊的步驟,包含有:產生該封裝資訊中該至少一第二韌體位於該封裝韌體中所對應之該至少一資料起始位置以及該至少一資料大小。
- 如請求項6所述之韌體更新方法,其中該至少一第二處理器根據該至少一第二韌體所對應之該至少一資料起始位置以及該至少一資料大小,讀取該封裝韌體中所對應之該至少一第二韌體。
- 一種用於至少一處理器之韌體更新系統,包含有:一第一處理器;至少一第二處理器;以及一儲存裝置,儲存有一程式碼,該程式碼用來指示該第一處理器執行一韌體更新方法,該韌體更新方法包含有:儲存一封裝韌體至一封裝韌體儲存單元;讀取與解析該封裝韌體之一封裝資訊;根據該封裝資訊,讀取該封裝韌體中一第一韌體,以更新該第一處理器之一韌體;根據該封裝資訊,產生對應於該至少一第二處理器之至少一更新資訊;輸出該至少一更新資訊至所對應之該至少一第二處理器,並通知該至少一第二處理器讀取該封裝韌體中所對應之至少一第二韌體,以更新該至少一第二處理器之一韌體;以及根據該至少一第二處理器韌體更新完成後所產生之相對應至少一更新完成訊號,產生一啟動訊號,以通知該第一處理器以及該至少一第二處理器重新啟動;其中,該至少一第二處理器根據其所對應之該至少一更新資訊讀取該封裝韌體中所對應之該至少一第二韌體,以更新該至少一第二處理器之該韌體。
- 如請求項8所述之韌體更新系統,其中該封裝資訊包含有經由 一循環冗餘校驗(Cyclic Redundancy Check,CRC)編碼所產生之一檢查碼,可用來檢查該封裝韌體之正確性。
- 如請求項8所述之韌體更新系統,其中根據該至少一第二處理器韌體更新完成後所產生相對應之該至少一更新完成訊號,產生該啟動訊號的步驟,包含有:根據該至少一更新完成訊號顯示該至少一第二處理器中全部都更新完成後,始產生該啟動訊號。
- 如請求項8所述之韌體更新系統,其中該封裝資訊包含有該第一韌體以及該至少一第二韌體位於該封裝韌體中之一資料起始位置以及一資料大小。
- 如請求項11所述之韌體更新系統,其中根據該封裝資訊,讀取該封裝韌體中該第一韌體的步驟,包含有:根據該封裝資訊中該第一韌體之該資料起始位置以及該資料大小,讀取該第一韌體。
- 如請求項11所述之韌體更新系統,其中根據該封裝資訊,產生對應於該至少一第二處理器之至少一更新資訊的步驟,包含有:產生該封裝資訊中該至少一第二韌體位於該封裝韌體中所對應之該至少一資料起始位置以及該至少一資料大小。
- 如請求項13所述之韌體更新系統,其中該至少一第二處理器根據該至少一第二韌體所對應之該至少一資料起始位置以及該至少一資料大小,讀取該封裝韌體中所對應之該至少一第二韌體。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101146976A TWI599958B (zh) | 2012-12-12 | 2012-12-12 | 用於多處理器之韌體更新方法及系統 |
ES13164315.7T ES2618422T3 (es) | 2012-12-12 | 2013-04-18 | Procedimiento y sistema de actualización de firmware para múltiples procesadores |
EP13164315.7A EP2743828B1 (en) | 2012-12-12 | 2013-04-18 | Firmware updating method and system for multiple processors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101146976A TWI599958B (zh) | 2012-12-12 | 2012-12-12 | 用於多處理器之韌體更新方法及系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201423594A true TW201423594A (zh) | 2014-06-16 |
TWI599958B TWI599958B (zh) | 2017-09-21 |
Family
ID=48143486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101146976A TWI599958B (zh) | 2012-12-12 | 2012-12-12 | 用於多處理器之韌體更新方法及系統 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP2743828B1 (zh) |
ES (1) | ES2618422T3 (zh) |
TW (1) | TWI599958B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105573794A (zh) * | 2015-12-18 | 2016-05-11 | 中国电子科技集团公司第三研究所 | 一种嵌入式系统软件远程更新方法及系统 |
US10977057B2 (en) | 2017-01-23 | 2021-04-13 | Via Labs, Inc. | Electronic apparatus capable of collectively managing different firmware codes and operation method thereof |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110851183B (zh) * | 2018-08-20 | 2024-04-12 | 联想企业解决方案(新加坡)有限公司 | 在多处理器体系结构中快速启动处理器的方法 |
WO2024010757A1 (en) * | 2022-07-08 | 2024-01-11 | SK Hynix NAND Product Solutions Corp. (dba Solidigm) | Methods and systems for updating device firmware while maintaining state and connectivity |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060277524A1 (en) * | 2005-06-07 | 2006-12-07 | International Business Machines Corporation | Redundant updatable firmware in a distributed control system |
-
2012
- 2012-12-12 TW TW101146976A patent/TWI599958B/zh not_active IP Right Cessation
-
2013
- 2013-04-18 ES ES13164315.7T patent/ES2618422T3/es active Active
- 2013-04-18 EP EP13164315.7A patent/EP2743828B1/en not_active Not-in-force
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105573794A (zh) * | 2015-12-18 | 2016-05-11 | 中国电子科技集团公司第三研究所 | 一种嵌入式系统软件远程更新方法及系统 |
US10977057B2 (en) | 2017-01-23 | 2021-04-13 | Via Labs, Inc. | Electronic apparatus capable of collectively managing different firmware codes and operation method thereof |
Also Published As
Publication number | Publication date |
---|---|
TWI599958B (zh) | 2017-09-21 |
ES2618422T3 (es) | 2017-06-21 |
EP2743828A1 (en) | 2014-06-18 |
EP2743828B1 (en) | 2017-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI715926B (zh) | 在一儲存備份記憶體封裝中之韌體更新 | |
CN106293507B (zh) | 具有外部存储器的电子设备及操作电子设备的方法 | |
JP5575338B2 (ja) | 情報処理装置、情報処理方法、およびコンピュータプログラム | |
US11221896B2 (en) | Systems and methods for API request conversion | |
TWI599958B (zh) | 用於多處理器之韌體更新方法及系統 | |
JP2007257399A (ja) | 情報処理装置および追記型メモリ利用方法 | |
TWI519953B (zh) | 資料儲存裝置以及快閃記憶體控制方法 | |
CN103744694A (zh) | 基于Nand闪存的动态分区搜索装置及其方法 | |
US9465538B2 (en) | Flash memory control chip and data storage device and flash memory control method | |
CN102662717A (zh) | 一种嵌入式系统自引导启动方法 | |
US9785427B2 (en) | Orchestration of software applications upgrade using checkpoints | |
US11474805B2 (en) | System capable of upgrading firmware in background and method for upgrading firmware in background | |
US20130326165A1 (en) | Implementation of instruction for direct memory copy | |
WO2018036166A1 (zh) | 一种读取升级包的方法及装置 | |
US9588884B2 (en) | Systems and methods for in-place reorganization of device storage | |
US20100153622A1 (en) | Data Access Controller and Data Accessing Method | |
WO2021175187A1 (zh) | 数据保护方法、装置、电子设备及计算机可读存储介质 | |
CN113419680A (zh) | 一种存储方法及系统 | |
CN112905668A (zh) | 基于分布式数据流处理引擎的数据库导数方法、设备和介质 | |
CN112463067A (zh) | 一种NVMe-oF场景下的数据保护方法及设备 | |
US8971154B2 (en) | Synchronization of system time in electronic device | |
US11991011B2 (en) | Power supply device, power supply system and non-transitory computer-readable recording medium | |
US20130311859A1 (en) | System and method for enabling execution of video files by readers of electronic publications | |
CN116719670A (zh) | 数据处理的方法、电子设备及可读存储介质 | |
US9817672B2 (en) | Information processing apparatus and method for controlling information processing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |