TW201414028A - 計算以多磁為基礎的設備及最佳化問題之解決方案的方法 - Google Patents

計算以多磁為基礎的設備及最佳化問題之解決方案的方法 Download PDF

Info

Publication number
TW201414028A
TW201414028A TW102110832A TW102110832A TW201414028A TW 201414028 A TW201414028 A TW 201414028A TW 102110832 A TW102110832 A TW 102110832A TW 102110832 A TW102110832 A TW 102110832A TW 201414028 A TW201414028 A TW 201414028A
Authority
TW
Taiwan
Prior art keywords
magnet
voltage
current
magnets
state
Prior art date
Application number
TW102110832A
Other languages
English (en)
Other versions
TWI562416B (en
Inventor
Behtash Behin-Aein
Original Assignee
Globalfoundries Us Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Us Inc filed Critical Globalfoundries Us Inc
Publication of TW201414028A publication Critical patent/TW201414028A/zh
Application granted granted Critical
Publication of TWI562416B publication Critical patent/TWI562416B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Hall/Mr Elements (AREA)

Abstract

提供一種計算多磁體設備和用於解決複雜計算性問題的方法。實施例包含第一磁體；第二磁體；以及互連件，係介於該第一磁體和該第二磁體之間並互連該第一磁體和該第二磁體，且該互連件係組構成允許該第一磁體和該第二磁體經過施加到該第一磁體和該第二磁體及藉由該互連件而導通之電壓或電流而溝通。該計算性多磁體設備的可擴充性提供具有指數性增加之複雜性之演算法的解答。

Description

計算以多磁為基礎的設備及最佳化問題之解決方案的方法
本揭露涉及用於解決計算性問題的設備。本揭露特別適用於解決最佳化問題。
使用於微處理器中的電晶體基礎設備係常使用來解決計算性問題。當計算性問題隨著大小和複雜性而變化時，此種設備的可擴充性(scalability)是主要考量。例如，非確定性多項式完整性問題(non-deterministic polynomial complete problems)(NP完整性問題)是非常難以解決的。隨著問題的大小和複雜性的增長，提供解答給涉及到今日的技術係涉及到呈指數增長的計算性步驟和執行時間。
傳統用於提供計算性解答的硬體安排係已利用互補金屬氧化物半導體(CMOS)技術而實行。特別地，CMOS技術是用於構建積體電路，例如採用電晶體的微處理器。CMOS系統只有在速度和高功率要求上作線性的改進。因此，在處理複雜問題時，CMOS系統的線性本質須要數百萬核心服務器，這導致了高功率的使用。為此，CMOS系統在可擴充性和電源效率上受到嚴重限制。
一種基於軟體的計算性方法，如模擬退火(SA)的方法，係另一已知以解決複雜的計算性或最佳化問題的途徑。然而，該SA方法，類似其它基於軟體的方法，具有各種在例如將軟體語言轉譯為用在現有技術中基於布林類型的計算相關聯的低效率。此外，以這些軟體為基礎的方法係對於存在之己知硬體(如CMOS技術)來說是有限的。
一般都知道，使用於微處理器中之以電晶體為基礎的設備擴充性係具有許多限制性，比如能耗、關閉狀態漏電、在小型化金屬互連件時的困難等。以類似的方式，一般眾所周知的事為用於提供計算性解答之基於軟體的方法是有限的，起因於該等方法之非效率性及對有其自身局限性之硬體的依賴。
因此，從而存在對具有可擴充性以提供解答予成級數增加之複雜性的演算法，以及對用於實行該硬體架構之方法的需要。
本揭露的一種態樣係用於解決計算性問題的設備，例如一種具有最終鬆弛狀態的具有多磁體的設備，該最終鬆弛狀態係根據施加於磁體之電壓或電流的幅度和極性。
本揭露的另一種態樣係一種方法，該方法係磁化設備的磁體及將磁體鬆弛至基於施加於磁體之電壓或電流的幅度和極性之狀態。
本揭露的另一種態樣及其它特徵將闡述於接下來的描述，以及在某種程度上，對在本技術領域中具有普通技術之人員來說，在審視說明書下列內容後或可從實踐本揭露中所學習到 的，係顯而易見的。可了解本揭露的優點，以及得到如所附申請專利範圍中特別指出的。
根據本揭露，某些技術的效果可藉由包括以下的設備而在某種程度上達到，該設備係包括：第一磁體；第二磁體；以及互連件，係介於該第一磁體和該第二磁體之間並互連該第一磁體和該第二磁體，且該互連件係組構成允許該第一磁體和該第二磁體經過施加到該第一磁體和該第二磁體及藉由該互連件而導通之電壓或電流而溝通。
在本揭露的態樣中，該第一磁體和該第二磁體係奈米磁體。在進一步的態樣中，該第一磁體和該第二磁體經過自旋極化電流、自旋波、或磁壁而溝通，以及該第一磁體和該第二磁體係具有疊加狀態，該疊加狀態藉由磁化該第一磁體和該第二磁體而達到，且該第一磁體和該第二磁體之磁化係藉由脈衝媒介而沿該第一磁體和該第二磁體的個別中間軸所施加。在其他態樣中，該脈衝媒介係外部磁場、自旋轉移轉矩效應或磁化的電壓誘發旋轉。其他態樣係包含該第一磁體和該第二磁體具有在該第一磁體和該第二磁體磁化後所達到的鬆弛狀態。在進一步的態樣中，該第一磁體和該第二磁體之該鬆弛狀態係以已知機率及基於施加到該第一磁體和該第二磁體之該電壓或該電流的極性和幅度而達到。在其他態樣中，若施加到該第一磁體和該第二磁體之該電壓或該電流具有負極性，則該鬆弛狀態係鐵磁性序化，而若施加到該第一磁體和該第二磁體之該電壓或該電流具有正極性，則該鬆弛狀態係抗鐵磁性序化。在更進一步的態樣中，該第一磁體和該第二磁體之間的溝通係基於施加到該第一磁體和該第二磁體 之該電壓或該電流的該極性和該幅度而可調整。
本揭露的另一個態樣，係一種方法，係包括：藉由互連件電性耦合第一磁體和第二磁體；施加電壓或電流至該第一磁體和該第二磁體；以及將該互連件組構成允許該第一磁體和該第二磁體溝通以回應該電壓或該電流。
本揭露的態樣係包含，包括沿該第一磁體和該第二磁體之個別中間軸磁化該第一磁體和該第二磁體至疊加狀態，以及鬆弛該第一磁體和該第二磁體至基於施加到該第一磁體和該第二磁體之極性和幅度的狀態。在額外態樣中，藉由使該第一磁體和該第二磁體經受外部磁場、自旋轉移轉矩、或電壓誘發旋轉而磁化該第一磁體和該第二磁體。在進一步的態樣中，該第一磁體和該第二磁體經過藉由施加到該第一磁體和該第二磁體之電壓或電流所產生的自旋極化電流、自旋波、或磁壁而溝通。在其他態樣中，該第一磁體和該第二磁體具有在該第一磁體和該第二磁體磁化後以已知機率所達到的鬆弛狀態。
本揭露的額外態樣係包含施加具有負極性的電壓或電流及鬆弛該第一磁體和該第二磁體至鐵磁性序化。本揭露的又一額外態樣係包含施加具有正極性的電壓或電流及鬆弛該第一磁體和該第二磁體至抗鐵磁性序化。
本揭露的另一個態樣係一種方法，係包括：以互連件電性耦合每對磁體的方式將複數個磁體配置成電路架構組構；針對每對磁體：施加電壓或電流至該兩個磁體；以及沿該兩個磁體的個別中間軸磁化該兩個磁體至疊加狀態。
對本技術領域中熟知技術之人員來說，從接下來的 詳細描述將使本揭露之其它態樣及技術效果對該等人員是顯而易見的，其中本揭露之實施例係藉由實行最佳模式之說明的方法以完成本揭露而簡化地描述。正如將會瞭解到的，本揭露能夠具有其他及不同實施例，且該實施例的數種細節係能夠具有以各種明顯方面的修改，所有的這些都不脫離本揭露。因此，附圖和描述被認為在本質上是說明性的，而不是限制性的。
100、100'‧‧‧多磁設備
101、205、401、405、409‧‧‧磁體
103、203、403、407、411‧‧‧互連件
105‧‧‧終端
107、303、307‧‧‧PMA磁體
201、301、305‧‧‧平行於平面的磁體
A‧‧‧方向或軸
本揭露係藉由隨附圖式中的圖示舉例(而非限制)的方式來說明，並且其中相同之元件符號表示類似的元件，且其中：第1A圖和第1B圖示意性地示出根據示範性實施例中的多磁體設備；第2A圖和第2B圖示意性地示出根據另一個示範性實施例中的多磁體設備；第3A圖至第3D圖示意性地示出根據示範性實施例中之多磁體設備的最終鬆弛狀態組構；以及第4A圖至第4C圖示意性地示出根據示範性實施例中之複數個多磁體設備的電路架構組構。
在以下描述中，為了解釋的目的，係提出許多具體的細節以提供示範性實施例之透徹瞭解。然而，顯然示範性實施例仍可在無具體的細節或在等效的安排下施行。在其他情況下，習知的結構和設備係為了避免不必要地模糊示範性實施例而示於方塊圖中。此外，除非另有說明，所有在說明書和申請專利範圍中所表達之數量、比率和成分、反應條件等等之數值特性的數字 被理解為在所有的情況下藉由用詞「約」來修飾。
本揭露滿足及解決用於計算性硬體架構(伴隨著提供對於具有以指數方式增加之複雜性的演算法的解決方案)之可擴充性不能勝任的當前問題。根據本發明中的實施例，具有相互作用之奈米磁體的多磁設備係組構成用於解決計算性演算法，例如，複雜的最佳化問題。多磁設備具有將自然映射提供給感興趣之最佳化問題的特性。磁體能夠達到藉由在磁化階段施加於磁體之電壓和電流的幅度和極性而確定之最終鬆弛狀態(final relaxed state)。可以已知機率達到最終鬆弛狀態。例如，用於各種組構的磁體之最終鬆弛狀態可預測成某種程度的機率，使得特定事件的百分比可為已知的。在控制最終鬆弛狀態中，磁體之間的互動係可調整以提供增加的可擴充性來解決複雜問題。因此，硬體之尺寸和功率效率係大大改善了現有的硬體，如電晶體和基於軟體的方法。
本揭露之實施例包含一種設備，包含：第一磁體；第二磁體；以及互連件，係組構成允許第一磁體和第二磁體經過藉由施加到該第一磁體和該第二磁體以及藉由該互連件所導通的電壓或電流而產生的自旋極化電流、自旋波或磁壁(domain wall)而溝通。
仍有其他態樣、特徵、及技術效果將從下面的詳細描述中而對於本領域技術人員來說是顯而易見的，其中僅藉由所考慮之最佳模式的說明來顯示和描述較佳實施例。本揭露可以其他和不同的實施例，以及其數個細節可以數個明顯態樣來修飾。因此，附圖和描述將視為在本質上是說明性的，而非作為限制性 的。
根據一個本揭露之示例性實施例的多磁設備100係描繪在第1A圖和第1B圖。如第1A圖中所描繪的，多磁設備100包含平行於平面(in-plane)的磁體101、互連件103、和終端105。互連件103可電性耦合相鄰對和非相鄰對的磁體101。磁體101可以經過藉由電壓或電流在互連件103中所產生的自旋電流、自旋波或磁壁而相互溝通及互動。磁體101可為奈米磁體和由例如，鎳-鐵(NiFe)或鈷-鐵-硼(CoFeB)所製成。注意第1B圖，根據另一示例性實施例中的一種多磁設備100'，係描繪為具有垂直磁性異向性(perpendicular magnetic anisotropy；PMA)磁體107、互連件103、和終端105。磁體107可為奈米磁體和由例如，鈷-鐵-硼(CoFeB)、鐵-鉑(FePt)、和鈷-鉻-鉑(CoCrPt)所製成。
互連件103可為例如由矽(Si)、銅(銅)、鋁(Al)、銀(Ag)、石墨等所製成。當互連件103係由矽或石墨所形成時，穿隧阻障層(tunnel barrier)(未圖示)可被放置在磁體101之間。穿隧阻障層可具有1至20奈米的厚度，且可由氧化鎂(MgO)、氧化鋁(Al2O3)或氧化矽(SiO2)所形成。
藉由施加電壓或電流於磁體101或磁體107，自旋電流、自旋波、或磁壁可產生於互連件103中且沿互連件103傳導，從而允許磁體101和磁體107溝通及彼此互動。每個磁體101或磁體107可以基於自旋轉移的轉矩效應而分別相等地或非相等地影響另一個磁體101或磁體107。然而，在磁體101和磁體107之間的相互作用不須足夠大以切換另一磁體。如下面所更詳細地討論的，在磁體101和磁體107之磁化後，可達到及藉由在磁體101 或磁體107磁化時施加在磁體101或磁體107之電壓或電流的幅度和極性而確定磁體101或磁體107之最終鬆弛狀態。可以已知機率達到磁體101及/或磁體107的最終鬆弛狀態。
如第1A圖和第1B圖中分別示出之磁體101和磁體107可具有在1和20奈米之間的厚度。此外，每個磁體101和磁體107可具有100平方奈米到100平方微米的表面面積。施加在磁體101或磁體107的電壓範圍可從10毫伏(mV)至2伏(V)。由於磁體之最終鬆弛狀態可藉由施加於磁體101之電流的幅度和極性所確定，故施加於磁體101或磁體107之電流可在5微安培(μA)至10毫安培(mA)的範圍。
第2A圖和第2B圖分別示出設備100和設備100'之示例性實施例，其具有多個磁體和沿磁體可被磁化的方向。注意第2A圖，設備100包含平行於平面之磁體201和互連件203。磁體201之疊加狀態(superposition state)可藉由脈衝媒介(pulsing agent)而達成。例如，脈衝媒介可包含外部磁場、自旋轉移轉矩效應、經過多鐵磁性材料之磁化或磁化之誘發旋轉應變所由電壓誘發的旋轉。平行於平面之磁體201的磁化對於每個磁體201而言係沿中間方向或軸(如字母A所指者)進行。
第2B圖係描繪具有磁體205和互連件203的設備100'。相似於平行於平面的磁體201，磁體205之疊加狀態可藉由脈衝媒介而達成，該脈衝媒介如外部磁場、自旋轉移轉矩效應、或經過多鐵性(multi-ferroic)材料之磁化的電壓誘發旋轉或磁化之應變誘發旋轉的。平行於平面之磁體205的磁化對於每個磁體205而言係沿中間方向A進行。
為了達到磁體201或PMA磁體205的疊加狀態，外部磁場的強度可為10至10,000厄斯特(Oe)。磁體201或PMA磁體205的疊加狀態可藉由具有5微安培至10毫安培之電流的自旋轉移轉矩而達到。為了達到磁體201或PMA磁體205的疊加狀態，電壓誘發旋轉可具有5毫伏至10伏的電壓。外部磁場、自旋轉移轉矩、和電壓誘發旋轉皆可具有100皮秒(ps)至10毫秒(ms)的脈衝週期。在藉由任何脈衝方法達到磁體201或PMA磁體205的疊加狀態之後，磁體201或PMA磁體205係在10皮秒至10毫秒後鬆弛至確定狀態(determined state)。
在移除脈衝媒介後，磁體201或磁體205的磁化鬆弛至藉由施加於磁體201或磁體205之電壓或電流的極性和幅度而確定的狀態。可達到各種平行於平面或PMA之磁體的鬆弛狀態。可以已知機率達到磁體201及/或磁體205的最終鬆弛狀態。藉由控制施加於磁體201和磁體205的電壓或電流，多磁設備100可調整及縮放至符合欲解決之計算性問題的複雜性。即，磁體201和磁體205之間的相互作用係可調整的，以及因此可客製化用於特定的應用和問題。第3A圖至第3D圖顯示各種根據示例性實施例之磁體的最終(鬆弛)狀態。對於負極性，磁體之較佳狀態係鐵磁性組構，其中二個磁體的磁化係彼此平行，如指向同一方向的兩個磁體的箭頭(無論實線或虛線)所指者。注意第3A圖，其係描繪兩個平行於平面之磁體301之具有鐵磁性序化的平行組構。第3A圖所示之最終狀態係藉由負極性電壓(V<0)或藉由如小箭頭所標示的電流方向所達成。第3B圖描繪出兩個PMA磁體303之具有鐵磁性序化的一種平行組構，其再次以指向同一方向的箭頭而 標示。描繪於第3B圖中的最終狀態係藉由電壓之負極性或如藉由小箭頭所標示的電流方向所達到。
對於正極性，磁體之較佳狀態係抗鐵磁性組構，其中磁體之磁化係彼此非平行的，如同藉由指向相反方向之兩個磁體的箭頭所標示的。注意第3C圖，係描繪兩個平行於平面之磁體305所具有之鐵磁性序化的非平行組構。在第3C圖中示出的最終狀態係藉由正極性電壓或藉由小箭頭所標示的電流方向所達成。第3D圖描繪出一種非平行組構，其係具有兩個PMA磁體307的抗鐵磁性序化。第3D圖中所示的最終狀態係藉由電壓之正極性(V>0)或藉由如小箭頭所標示的電流方向所達到。
所述之平行於平面或PMA磁體可以多種配置形成。第4A圖至第4C圖定出根據示例性實施例之不同類型的磁體配置的三種範例。描繪於第4A圖至第4C圖的配置可為平行於平面或PMA的磁體。注意第4A圖，磁體401和互連件403係形成為矩陣架構。第4B圖描繪出磁體405和互連件407係配置成交叉架構。第4C圖示出磁體409和互連件411係配置成三角架構。
雖然已針對解決複雜的最佳化問題描述多磁設備100和100'，但本揭露亦應用於加強或取代基於電晶體設備的設備，且可用於解決任何程度之複雜性的計算問題。設備100和100'的本質傾向和特性允許設備100和100'比例如基於電晶體設備之傳統設備更快、更有效地解決計算的問題。設備100和100'可用於補充傳統設備或可用於全面替代傳統設備。
本揭露的實施例可達到包含可擴充性以提供具有指數性增加的複雜性之演算法的解答之數種技術效果。本揭露享有 解決如非確定性多項式完整性問題之複雜最佳化問題的工業應用性。
在前面的描述中，本揭露係參考具體示例性實施例而加以描述。然而，很明顯地，可在不脫離如申請專利範圍所闡述之本揭露的更廣泛精神和範圍而作出各種修飾和改變。因此，說明書和附圖被認為是說明性而非限制性的。可瞭解的是本揭露係能夠用於各種其它組合和實施例，以及在本文中所表達之本發明概念的範圍內作任何改變或修飾。
100、100'‧‧‧多磁設備
101‧‧‧磁體
103‧‧‧互連件
105‧‧‧終端
107‧‧‧PMA磁體

Claims (20)

  1. 一種設備，係包括：第一磁體；第二磁體；以及互連件，係介於該第一磁體和該第二磁體之間並互連該第一磁體和該第二磁體，該互連件係組構成允許該第一磁體和該第二磁體經過施加到該第一磁體和該第二磁體之電壓或電流及藉由該互連件之導通而溝通。
  2. 如申請專利範圍第1項所述之設備，其中，該第一磁體和該第二磁體係奈米磁體。
  3. 如申請專利範圍第2項所述之設備，其中，該第一磁體和該第二磁體係具有藉由磁化該第一磁體和該第二磁體而達到的疊加狀態，以及其中該第一磁體和該第二磁體之磁化係藉由脈衝媒介而沿該第一磁體和該第二磁體的個別中間軸而施加。
  4. 如申請專利範圍第3項所述之設備，其中，該第一磁體和該第二磁體經過自旋極化電流、自旋波、或磁壁而溝通，且該脈衝媒介係外部磁場、自旋轉移轉矩效應或磁化的電壓誘發旋轉。
  5. 如申請專利範圍第3項所述之設備，其中，該第一磁體和該第二磁體具有可在該第一磁體和該第二磁體磁化後達到的鬆弛狀態。
  6. 如申請專利範圍第5項所述之設備，其中，該第一磁體和該第二磁體之該鬆弛狀態係以已知機率及基於施加到該第一磁體和該第二磁體之該電壓或該電流的極性和幅度而達到。
  7. 如申請專利範圍第5項所述之設備，其中，若施加到該第一磁 體和該第二磁體之該電壓或該電流具有負極性，則該鬆弛狀態係鐵磁性序化，以及若施加到該第一磁體和該第二磁體之該電壓或該電流具有正極性，則該鬆弛狀態係抗鐵磁性序化。
  8. 如申請專利範圍第1項所述之設備，其中，該第一磁體和該第二磁體之間的溝通係基於施加到該第一磁體和該第二磁體之該電壓或該電流的該極性和該幅度而可調整。
  9. 一種方法，係包括：藉由互連件電性耦合第一磁體和第二磁體；施加電壓或電流至該第一磁體和該第二磁體；以及將該互連件組構成允許該第一磁體和該第二磁體溝通，以回應該電壓或該電流。
  10. 如申請專利範圍第9項所述之方法，復包括沿該第一磁體和該第二磁體之個別中間軸磁化該第一磁體和該第二磁體至疊加狀態，以及鬆弛該第一磁體和該第二磁體至基於施加到該第一磁體和該第二磁體之極性和幅度的狀態。
  11. 如申請專利範圍第10項所述之方法，係包括藉由使該第一磁體和該第二磁體經受外部磁場、自旋轉移轉矩、或電壓誘發旋轉而磁化該第一磁體和該第二磁體。
  12. 如申請專利範圍第10項所述之方法，其中，該第一磁體和該第二磁體經過藉由施加到該第一磁體和該第二磁體之該電壓或該電流所產生的自旋極化電流、自旋波、或磁壁而溝通。
  13. 如申請專利範圍第10項所述之方法，其中，該第一磁體和該第二磁體具有在該第一磁體和該第二磁體磁化後以已知機率達到的鬆弛狀態。
  14. 如申請專利範圍第10項所述之方法，係包括施加具有負極性的電壓或電流及鬆弛該第一磁體和該第二磁體至鐵磁性序化。
  15. 如申請專利範圍第10項所述之方法，係包括施加具有正極性的電壓或電流及鬆弛該第一磁體和該第二磁體至抗鐵磁性序化。
  16. 一種方法，係包括：以互連件電性耦合每對磁體的方式將複數個磁體配置成電路架構組構；針對每對磁體：施加電壓或電流至該兩個磁體；以及沿該兩個磁體的個別中間軸磁化該兩個磁體至疊加狀態。
  17. 如申請專利範圍第16項所述之方法，係包括藉由施加外部磁場、自旋轉移轉矩效應、或電壓誘發磁化旋轉以磁化每對磁體。
  18. 如申請專利範圍第16項所述之方法，復包括基於施加於該每對磁體之該電壓或該電流的極性和幅度而鬆弛該每對磁體至最終狀態，且用於至少一對磁體之該最終狀態係以已知機率而達到。
  19. 如申請專利範圍第18項所述之方法，係包括藉由施加具有負極性之電壓或電流而鬆弛該每對磁體至鐵磁性序化之最終狀態。
  20. 如申請專利範圍第18項所述之方法，係包括藉由施加具有正極性之電壓或電流而鬆弛每對磁體至抗鐵磁性序化之最終狀態。
TW102110832A 2012-08-13 2013-03-27 Computing multi-magnet based devices and methods for solution of optimization problems TWI562416B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/572,988 US8698517B2 (en) 2012-08-13 2012-08-13 Computing multi-magnet based devices and methods for solution of optimization problems

Publications (2)

Publication Number Publication Date
TW201414028A true TW201414028A (zh) 2014-04-01
TWI562416B TWI562416B (en) 2016-12-11

Family

ID=49999348

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102110832A TWI562416B (en) 2012-08-13 2013-03-27 Computing multi-magnet based devices and methods for solution of optimization problems

Country Status (6)

Country Link
US (1) US8698517B2 (zh)
KR (1) KR20140021958A (zh)
CN (1) CN103593497B (zh)
DE (1) DE102013208780A1 (zh)
SG (1) SG2013026380A (zh)
TW (1) TWI562416B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8933522B2 (en) * 2012-09-28 2015-01-13 Intel Corporation Repeated spin current interconnects
US9779865B2 (en) * 2014-10-17 2017-10-03 The Arizona Board Of Regents On Behalf Of The University Of Arizona Voltage-controlled magnetic devices
KR20170097003A (ko) * 2014-12-18 2017-08-25 인텔 코포레이션 자전 디바이스들 및 인터커넥트
US9720599B2 (en) 2015-08-28 2017-08-01 University Of South Florida Magnetic coprocessor and method of use
US10198402B1 (en) 2015-08-28 2019-02-05 University Of South Florida Magnetic coprocessor and method of use
FI20165312A (fi) * 2016-04-12 2017-10-13 Aalto-Korkeakoulusäätiö Sr Magnonielementti ja siihen liittyvä menetelmä
CN109308924B (zh) * 2018-08-10 2021-01-01 复旦大学 一种计算器件及其计算方法
WO2022230316A1 (ja) * 2021-04-28 2022-11-03 パナソニックＩｐマネジメント株式会社 磁気センサ及び磁気の検出方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034887A (en) * 1998-08-05 2000-03-07 International Business Machines Corporation Non-volatile magnetic memory cell and devices
US20100015918A1 (en) * 2008-07-18 2010-01-21 Ferro Solutions, Inc. Wireless transfer of information using magneto-electric devices
US20100075599A1 (en) * 2008-09-22 2010-03-25 Haiwen Xi Data Transmission and Exchange Using Spin Waves
US7885097B2 (en) * 2008-10-10 2011-02-08 Seagate Technology Llc Non-volatile memory array with resistive sense element block erase and uni-directional write
US8558571B2 (en) * 2011-01-06 2013-10-15 Purdue Research Foundation All-spin logic devices
WO2013062617A1 (en) * 2011-10-25 2013-05-02 Massachusetts Institute Of Technology High density molecular memory storage with read and write capabilites

Also Published As

Publication number Publication date
DE102013208780A1 (de) 2014-02-13
KR20140021958A (ko) 2014-02-21
SG2013026380A (en) 2014-03-28
CN103593497A (zh) 2014-02-19
US20140043061A1 (en) 2014-02-13
US8698517B2 (en) 2014-04-15
TWI562416B (en) 2016-12-11
CN103593497B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
TW201414028A (zh) 計算以多磁為基礎的設備及最佳化問題之解決方案的方法
Cao et al. Prospect of spin-orbitronic devices and their applications
Wang et al. Perpendicular-anisotropy magnetic tunnel junction switched by spin-Hall-assisted spin-transfer torque
Biswas et al. The straintronic spin-neuron
Das et al. Low power magnetic quantum cellular automata realization using magnetic multi-layer structures
Mankalale et al. CoMET: Composite-input magnetoelectric-based logic technology
He et al. Current-induced dynamics of multiple skyrmions with domain-wall pair and skyrmion-based majority gate design
JP6081591B2 (ja) スピン波回路の動作制御方法
Abeed et al. Low energy barrier nanomagnet design for binary stochastic neurons: Design challenges for real nanomagnets with fabrication defects
Dai et al. Field-free spin–orbit torque perpendicular magnetization switching in ultrathin nanostructures
CN105514260A (zh) 自旋逻辑器件和包括其的电子设备
Wan et al. Fabrication of magnetic tunnel junctions connected through a continuous free layer to enable spin logic devices
Yi et al. 180 magnetization switching in nanocylinders by a mechanical strain
Chen et al. In-plane magnetization switching characteristics of energy-efficient strain-mediated nanomagnets assisted by the spin Hall effect at room temperature
Shao et al. Probabilistic computing with voltage-controlled dynamics in magnetic tunnel junctions
Bandyopadhyay Straintronics: Digital and analog electronics with strain-switched nanomagnets
Wang et al. Field-free spin-orbit torque switching of synthetic antiferromagnet through interlayer Dzyaloshinskii-Moriya interactions
Yoshida et al. Field-free reliable magnetization switching in a three-terminal perpendicular magnetic tunnel junction via spin-orbit torque, spin-transfer torque, and voltage-controlled magnetic anisotropy
Lee et al. A thermodynamic core using voltage-controlled spin–orbit-torque magnetic tunnel junctions
Liu et al. Multiple modes of perpendicular magnetization switching scheme in single spin–orbit torque device
US20170093398A1 (en) Configurable exclusive-or / exclusive-nor gate using magneto-electric tunnel junctions
Nakane et al. Fabrication of pseudo-spin-MOSFETs using a multi-project wafer CMOS chip
Alam et al. Experimental progress of and prospects for nanomagnet logic (NML)
Sivasubramani et al. Area efficient in-plane nanomagnetic multiplier and convolution architecture design
Pradhan et al. Diverse clocking strategy in MQCA

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees