TW201331841A - 電子裝置及其基本輸入輸出系統的更新裝置 - Google Patents
電子裝置及其基本輸入輸出系統的更新裝置 Download PDFInfo
- Publication number
- TW201331841A TW201331841A TW101101570A TW101101570A TW201331841A TW 201331841 A TW201331841 A TW 201331841A TW 101101570 A TW101101570 A TW 101101570A TW 101101570 A TW101101570 A TW 101101570A TW 201331841 A TW201331841 A TW 201331841A
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- interface circuit
- output system
- basic input
- storage device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
一種電子裝置及其基本輸入輸出系統(BIOS)的更新裝置。電子裝置包括中央處理單元、晶片組、第一介面電路以及第二介面電路。晶片組耦接至中央處理單元。第一介面電路耦接至第一記憶體與第二記憶體,其中第一記憶體與第二記憶體分別具有第一BIOS檔與第二BIOS檔。第二介面電路,耦接至第一介面電路與外部儲存裝置,其中當外部儲存裝置具有第三BIOS檔時,依據第一規則從第一記憶體與第二記憶體中選擇目標記憶體,將第三BIOS檔更新至目標記憶體。藉此,可安全地更新電子裝置的BIOS韌體。
Description
本發明是有關於一種電子裝置,且特別是有關於一種基本輸入輸出系統(Basic Input/Output System,BIOS)的更新裝置與具有所述更新裝置的電子裝置。
每一台電腦系統中,主機板上都會擁有自己的基本輸入輸出系統(Basic Input/Output System,以下稱BIOS)。此BIOS的程式碼一般皆是儲存於主機板上的一個BIOS記憶體中。此BIOS記憶體一般為非揮發性(non-volatile memory),例如唯讀記憶體(Read-Only Memory,ROM)等。目前大部份電腦系統於開機時第一個所執行的動作,係利用中央處理單元(Central Processor Unit,CPU)來執行儲存在BIOS記憶體內之BIOS程式碼,即是啟動BIOS以完成開機的動作。
目前電腦系統皆允許使用者更新BIOS程式碼。然而,當BIOS出現異常(例如更新失敗、更新版本錯誤等所導致的異常)時,此電腦系統將無法操作。此時,此電腦系統需要送至維修廠,以便將BIOS記憶體從主機板取下後重新燒錄BIOS的程式碼。
此外,有時候在BIOS更新完畢後,當使用者後悔或不滿意更新的BIOS時,由於BIOS記憶體中原本BIOS程式碼已被抹除,使用者無法讓電腦系統回復成原本的BIOS版本。再者,在使用者不斷嘗試不同的新BIOS程式碼的更新過程中,頻繁地對BIOS記憶體進行抹除與更新亦會加速降低BIOS記憶體的壽命。
本案提出一種BIOS的更新裝置,包括第一介面電路以及第二介面電路。第一介面電路耦接至第一記憶體與第二記憶體,其中第一記憶體與第二記憶體分別具有第一BIOS檔與第二BIOS檔。第二介面電路耦接至第一介面電路與外部儲存裝置,其中當外部儲存裝置具有第三BIOS檔時,依據第一規則從第一記憶體與第二記憶體中選擇目標記憶體,將第三BIOS檔更新至目標記憶體。
本案另提出一種電子裝置,包括中央處理單元、晶片組、第一介面電路以及第二介面電路。晶片組耦接至中央處理單元。第一介面電路耦接至第一記憶體與第二記憶體,其中第一記憶體與第二記憶體分別具有第一BIOS檔與第二BIOS檔。第二介面電路,耦接至第一介面電路與外部儲存裝置,其中當外部儲存裝置具有第三BIOS檔時,依據第一規則從第一記憶體與第二記憶體中選擇目標記憶體,將第三BIOS檔更新至目標記憶體。
基於上述,本案實施例中的更新裝置耦接至多個記憶體。更新裝置可以藉由第二介面電路讀取電子裝置外部儲存裝置的第三BIOS檔,並且第二介面電路可以依據第一規則以選擇這些記憶體其中之一以做為目標記憶體,以及將第三BIOS檔透過第一介面電路更新至目標記憶體中。
此外,第三介面電路可以依據第二規則從這些記憶體中選擇其中之一以做為開機記憶體,使晶片組可以透過第一介面電路取得開機記憶體中的BIOS檔開機。如此一來,本案實施例中的更新裝置可以減少記憶體更新次數,以延長記憶體的壽命,以及可以避免更新版本錯誤所導致的異常。此外,本案實施例中的更新裝置可以提供使用者在後悔或不滿意更新的BIOS檔時回復原本的BIOS檔版本,進而安全地更新記憶體。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1是依照本案實施例所繪示的一種電子裝置的方塊示意圖。電子裝置100可以電腦系統或是其他任何具有基本輸入輸出系統(Basic Input/Output System,以下稱BIOS)的裝置。請參照圖1,電子裝置100包括中央處理單元110、晶片組120、更新裝置130、外部儲存裝置150以及多個記憶體。
本實施例雖於圖1繪示第一記憶體161及第二記憶體162,然而電子裝置100中記憶體的個數不應受限於此。本領域技術人員可以視其實際產品的設計需求,並參照本實施例之教示,而將記憶體的個數類推至更多個。其中,外部儲存裝置150具有第三BIOS檔,而第一記憶體161及第二記憶體162分別具有第一BIOS檔與第二BIOS檔。第一記憶體161及第二記憶體162內的所述第一BIOS檔與第二BIOS檔。
此外,更新裝置130包括第一介面電路131、第二介面電路132、第三介面電路133、微控制器(microcontroller,MC) 134、切換器140及觸發按鈕170。
第一介面電路131可以耦接至多數個記憶體。例如,在本實施例中,第一介面電路131耦接至第一記憶體161及第二記憶體162。第二介面電路132耦接至第一介面電路131。第二介面電路132可以提供一個存取介面於更新裝置130與外部儲存裝置150之間。第二介面電路132可以將外部儲存裝置150中的第三BIOS檔讀入至第一介面電路131。
第二介面電路132所提供的存取介面可以是任何資料傳輸介面。例如,若外部儲存裝置150是通用串列匯流排(Universal Serial Bus,以下稱USB)儲存裝置,則第二介面電路132可以是USB主控制器(host controller)。若外部儲存裝置150是安全數位(Secure Digital,SD)記憶卡或其他類型記憶卡,則第二介面電路132可以是讀卡機電路。
切換器140的第一選擇端N11用以耦接至第二介面電路132,切換器140的第二選擇端N12用以耦接至晶片組120,切換器140的共同端N13用以耦接至外部儲存裝置150。
晶片組120可根據電子裝置100的電源管理模式分為正常操作狀態及失能狀態。當電子裝置100於開機狀態時,晶片組120處於正常操作狀態,則切換器140選擇將外部儲存裝置150耦接於晶片組120。也就是說,此時外部儲存裝置150可以被運行於電子裝置100的作業系統(Operating System,OS)與應用程式(application program)所存取。
微控制器134耦接至觸發按鈕170。其中,觸發按鈕170可以更新裝置130內部按鈕(如圖1)或是一個配置於電子裝置100的外部按鈕、或電腦鍵盤的一個按鍵。
當電子裝置100於關機、休眠狀態時,晶片組120處於失能狀態,此時使用者可以按壓觸發按鈕170來觸發/啟動更新裝置130與微控制器134。在本實施例中,使用者須按壓觸發按鈕170維持約3至5秒的時間後,才可以觸發/啟動微控器134去進行更新流程,以防使用者誤觸發。
微控器134被觸發/啟動後,微控制器134控制切換器140選擇將外部儲存裝置150耦接於第二介面電路132。也就是說,此時外部儲存裝置150可以被更新裝置130所存取。
當連接至第二介面電路132的外部儲存裝置150具有BIOS檔時,第二介面電路132依據第一規則從這些第一記憶體161及第二記憶體162中選擇一個記憶體做為目標記憶體,以及透過第一介面電路131將外部儲存裝置150的BIOS檔更新至該目標記憶體。換言之,當晶片組120處於失能狀態時,並且使用者按壓觸發按鈕170後,更新裝置130可經由第二介面電路132讀取外部儲存裝置150中的BIOS檔。
在其他實施例中,切換器140可能會被省略。也就是說,外部儲存裝置150可以直接耦接於第二介面電路132所提供的存取介面。
晶片組120與中央處理單元110耦接。第三介面電路133耦接於第一介面電路131與晶片組120之間。第三介面電路133提供一個存取介面於第一介面電路131與晶片組120之間。
更新裝置130的第三介面電路133依據第二規則從這些第一記憶體161及第二記憶體162中選擇一個記憶體作為開機記憶體,以及透過第一介面電路131將該開機記憶體連接至晶片組120的BIOS記憶體連接埠。
舉例來說,於本實施例中,若第一記憶體161被選擇作為開機記憶體,則第一記憶體161可以透過第一介面電路131與第三介面電路133耦接至晶片組120的BIOS記憶體連接埠。因此,在電子裝置100開機時,中央處理單元110可以透過晶片組120、第一介面電路131與第三介面電路133取得第一記憶體161中的第一BIOS檔(BIOS韌體)進行開機程序。
在此假設外部儲存裝置150具有第三BIOS檔。第二介面電路132在讀取外部儲存裝置150的第三BIOS檔時,微控制器134(或第二介面電路132)可以對此第三BIOS檔進行檢查,以判別此第三BIOS檔是否有效而可以符合此電子裝置100。
舉例來說,微控制器134可以控制第二介面電路132進行循環冗餘檢查(cyclic redundancy check,CRC),及/或檢查此第三BIOS檔的檔名、檔案格式、檔案日期、版本資訊等。或者,微控制器134(或第二介面電路132)可以檢查此第三BIOS檔是否可以符合此電子裝置100。例如,第三BIOS檔含有適用機型的資訊,而微控制器134(或第二介面電路132)可以檢查此資訊來判斷此第三BIOS檔是否可以運作於此電子裝置100。
若此第三BIOS檔為有效,則微控制器134控制第二介面電路132以讀取第三BIOS檔。更詳述地,若微控制器134判斷外部儲存裝置150的第三BIOS檔為有效而可以符合電子裝置100,此時第二介面電路132會依據第一規則,從電子裝置100中多數個第一記憶體161及第二記憶體162中選擇其中一個記憶體做為目標記憶體。
於本實施例中,所選擇的目標記憶體不會和當前電子裝置100的開機記憶體相同。例如,若當前電子裝置100的開機記憶體是第一記憶體161,則微控制器134(或第二介面電路132)不會選擇第一記憶體161做為目標記憶體。
其中所述第一規則可以依照實際產品的設計需求來決定。其中,第一規則包括:依據BIOS檔的更新次數值、或檔案大小或是版本的新舊等其中之一來選擇目標記憶體。
再舉例,所述第一規則包括:分別取得第一記憶體161及第二記憶體162的更新次數值;以及根據該些更新次數值,從第一記憶體161及第二記憶體162中選擇具有該更新次數值為最小者做為該目標記憶體。第一介面電路131可以記錄每個第一記憶體161及第二記憶體162的更新次數資訊。
因此,第二介面電路132可以藉由取得第一記憶體161及第二記憶體162各自的更新次數值來做為第一規則的選擇依據,且在第一記憶體161及第二記憶體162中選擇具有更新次數值為最小者做為目標記憶體。因此,本實施例可以避免記憶體因更新次數過多而導致損壞。例如,假設第一記憶體161的更新次數大於第二記憶體162的更新次數,則第二介面電路132可以選擇將外部儲存裝置150的第三BIOS檔更新至第二記憶體162。
在一些實施例中,所述第一規則包括:分別取得第一記憶體161及第二記憶體162的第一BIOS檔及第二BIOS檔的版本資訊;以及根據該些版本資訊,從第一記憶體161及第二記憶體162中選擇具有該版本資訊最舊者做為該目標記憶體。例如,假設第一記憶體161的第一BIOS檔的版本較新,而第二記憶體162的第二BIOS檔的版本最舊,則第二介面電路132可以選擇將外部儲存裝置150的第三BIOS檔更新至第二記憶體162,以取代第二記憶體162原先的第二BIOS檔。在其他實施例中,若外部儲存裝置150的第三BIOS檔的版本比第一記憶體161及第二記憶體162中第一BIOS檔及第二BIOS檔的版本還要舊,則更新裝置130可以拒絕將版本最舊的第三BIOS檔更新至任何一個記憶體。
在其他實施例中,所述第一規則包括:分別取得第一記憶體161及第二記憶體162的修改日期(或更新日期);以及根據該些修改日期,從第一記憶體161及第二記憶體162中選擇具有該修改日期為最舊者做為該目標記憶體。所述第一記憶體161及第二記憶體162的修改日期可以記錄於第一介面電路131,或是各自記錄於第一記憶體161及第二記憶體162。
因此,第二介面電路132分別取第一記憶體161及第二記憶體162各自所記錄的修改日期。根據這些修改日期,第二介面電路132會從第一記憶體161及第二記憶體162中選擇具有修改日期為最舊者以做為目標記憶體。例如,若第一記憶體161在上週才更新過BIOS韌體,而第二記憶體162則是在去年更新過BIOS韌體,則第二介面電路132可以選擇將外部儲存裝置150的第三BIOS檔更新至第二記憶體162,以取代第二記憶體162原先的第二BIOS檔。
上述諸實施例揭露了第一規則的不同實施方式,然而第一規則的實施方式不應以此為限。例如,第二介面電路132可以用上述諸實施例揭露內容的組合來實施第一規則。在第二介面電路132將外部儲存裝置150的第三BIOS檔更新至目標記憶體時,電子裝置100中有一個發光二極體(light-emitting diode,LED)顯示燈(未繪製)會發光,以提示使用者外部儲存裝置150的第三BIOS檔已成功讀入至目標記憶體。
圖2繪示BIOS檔讀入目標記憶體的流程圖。請同時參照圖1與圖2,於步驟S210,第二介面電路132讀取外部儲存裝置150的第三BIOS檔。而於步驟S212,第二介面電路132會根據如上述之第一規則,選擇第一記憶體161及第二記憶體162其中之一為目標記憶體。於步驟S214中,第二介面電路132會將從外部儲存裝置150中所讀取的第三BIOS檔傳至第一介面電路131,而於步驟S216中,第一介面電路131會將第三BIOS檔存入目標記憶體。
另一方面,請參照圖1,第三介面電路133會依據第二規則從第一記憶體161及第二記憶體162中選擇其中一做為開機記憶體,而使晶片組120可以讀取開機記憶體中的第一BIOS檔或第二BIOS檔其中之一。其中,所述第二規則可以依照實際產品的設計需求來決定。例如,依據第一規則下產生目標記憶體或是版本的新舊來選擇目標記憶體。
在另一實施例中,所述第二規則包括:根據前述第一規則所選目標記憶體,從第一記憶體161及第二記憶體162中選擇其中一者做為該開機記憶體。例如,更新裝置130可以依據前述第一規則從第一記憶體161及第二記憶體162中選擇具有更新次數值最小者(例如第二記憶體162)做為BIOS更新的目標記憶體。
因此,第三介面電路133可以選擇第二記憶體162做為開機記憶體。在第二記憶體162完成更新後的第一次開機程序中,中央處理單元110可以透過晶片組120與更新裝置130取得第二記憶體162的新BIOS檔進行開機程序。倘若使用者不滿意第二記憶體162的新BIOS檔,或是第二記憶體162的新BIOS檔造成開機失敗,則在重新開機時,更新裝置130可以改選第一記憶體161做為開機記憶體。
在又一實施例中,所述第二規則包括:分別取得第一記憶體161及第二記憶體162的第一BIOS檔及第二BIOS檔的版本資訊;以及根據該些版本資訊,從第一記憶體161及第二記憶體162中選擇具有該版本資訊最新者做為該開機記憶體。
第三介面電路133可以藉由取得第一記憶體161及第二記憶體162的第一BIOS檔及第二BIOS檔的版本資訊做為第二規則的選擇依據。例如,更新裝置130可以依據前述第一規則從第一記憶體161及第二記憶體162中選擇具有版本資訊最舊者(例如第二記憶體162)做為BIOS更新的目標記憶體,而將外部儲存裝置150中版本資訊最新的第三BIOS檔更新至第二記憶體162。
因此,第三介面電路133可以選擇第二記憶體162做為開機記憶體,因為此時第二記憶體162具有最新版本的第二BIOS檔。在第二記憶體162完成更新後的第一次開機程序中,中央處理單元110可以透過晶片組120與更新裝置130取得第二記憶體162的新BIOS檔進行開機程序。倘若使用者不滿意第二記憶體162的新第二BIOS檔,或是第二記憶體162的新第二BIOS檔造成開機失敗,則在重新開機時,更新裝置130可以改選第一記憶體161做為開機記憶體。
舉例來說,如圖3所繪示之晶片組讀取BIOS檔的流程圖。請參照圖1與圖3,在步驟S310,第三介面電路133會根據如上述之第二規則選取第一記憶體161及第二記憶體162為開機記憶體。於步驟S312中,第一介面電路132會取得開機記憶體中的BIOS檔,接著於步驟S314,第三介面電路133可藉由第一介面電路131而取得BIOS檔,最後,於步驟316,晶片組120可透過第三介面電路133以取得BIOS檔。
上述諸實施例揭露了第二規則的不同實施方式,然而第二規則的實施方式不應以此為限。例如,更新裝置130可以用上述諸實施例揭露內容的組合來實施第二規則。
綜上所述,上述諸實施例提出之更新裝置及電子裝置可以讀取外部儲存裝置的BIOS檔,且可以依據特定規則來從多個記憶體中選取目標記憶體,以將外部儲存裝置的BIOS檔更新至此目標記憶體中。此外,更新裝置還可以透過特定規則從這些記憶體中選取開機記憶體,以使晶片組可以依據開機記憶體中的BIOS檔開機。特別是,在上述諸實施例中特定規則包括記憶體中所記錄的更新次數、或檔案版本新舊。此外,若使用者試用BIOS檔後確認為有效,使用者亦可以設定此BIOS檔為預設開機記憶體;若為使用者不滿意此BIOS檔,使用者可以透過切換指令以設定其他BIOS檔以做為為預設開機記憶體。如此一來,使用者可以從外部儲存裝置來讀取BIOS檔,並且將所讀取的BIOS檔存入至具有多數個記憶體的電子裝置,以及安全地更新記憶體並試用新的BIOS檔。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...電子裝置
110...中央處理單元
120...晶片組
130...更新裝置
131...一介面電路
132...第二介面電路
133...第三介面電路
134...微控制器
140...切換器
150...外部儲存裝置
161...第一記憶體
162...第二記憶體
170...觸發按鈕
N11、N12...選擇端
N13...共同端
S210~S216、S310~S316...步驟
圖1是依照本案實施例所繪示的一種電子裝置的方塊示意圖。
圖2所示之BIOS檔讀入目標記憶體的流程圖。
圖3所示之晶片組讀取BIOS檔的流程圖。
100...電子裝置
110...中央處理單元
120...晶片組
130...更新裝置
131...第一介面電路
132...第二介面電路
133...第三介面電路
134...微控制器
140...切換器
150...外部儲存裝置
161...第一記憶體
162...第二記憶體
170...觸發按鈕
N11、N12...選擇端
N13...共同端
Claims (20)
- 一種基本輸入輸出系統的更新裝置,包括:一第一介面電路,耦接至一第一記憶體與一第二記憶體,其中該第一記憶體與該第二記憶體分別具有一第一基本輸入輸出系統檔與一第二基本輸入輸出系統檔;以及一第二介面電路,耦接至該第一介面電路與一外部儲存裝置,其中當該外部儲存裝置具有一第三基本輸入輸出系統檔時,依據一第一規則從該第一記憶體與該第二記憶體中選擇一目標記憶體,將該第三基本輸入輸出系統檔更新至該目標記憶體。
- 如申請專利範圍第1項所述基本輸入輸出系統的更新裝置,其中該第二介面電路包括一通用串列匯流排主控制器,而該外部儲存裝置為一通用串列匯流排儲存裝置。
- 如申請專利範圍第1項所述基本輸入輸出系統的更新裝置,其中該第二介面電路包括一讀卡機,而該外部儲存裝置為一記憶卡。
- 如申請專利範圍第1項所述基本輸入輸出系統的更新裝置,更包括:一切換器,一第一選擇端耦接至該第二介面電路,一第二選擇端耦接至一晶片組,一共同端耦接至該外部儲存裝置;其中若該晶片組於一正常操作狀態,則該切換器將該外部儲存裝置耦接至該晶片組;以及若該晶片組於一失能狀態,則該切換器將該外部儲存裝置耦接至該第二介面電路。
- 如申請專利範圍第1項所述基本輸入輸出系統的更新裝置,其中該第一規則包括為選擇該第一記憶體與該第二記憶體中具有一更新次數值為最小者、或具有一版本資訊最舊者、或具有一修改日期最舊者,做為該第三基本輸入輸出系統檔更新的一目標記憶體。
- 如申請專利範圍第1項所述基本輸入輸出系統的更新裝置,更包括:一第三介面電路,耦接至該第一介面電路與一晶片組,依據一第二規則選擇該第一記憶體或該第二記憶體為一開機記憶體。
- 如申請專利範圍第6項所述基本輸入輸出系統的更新裝置,其中該第二規則為以該目標記憶體作為該開機記憶體。
- 如申請專利範圍第7項所述基本輸入輸出系統的更新裝置,其中該目標記憶體,係以一第一指標控制。
- 如申請專利範圍第6項所述基本輸入輸出系統的更新裝置,其中該第二規則為選擇該第一記憶體與該第二記憶體具有一版本資訊最新者為該開機記憶體。
- 如申請專利範圍第1項所述基本輸入輸出系統的更新裝置,更包括一觸發按鈕與一微控制器,當啟動該觸發按鈕時,該微控制器控制該第二介面電路依據一第一規則從該第一記憶體與該第二記憶體中選擇一目標記憶體,並使該外部儲存裝置具有該第三基本輸入輸出系統檔透過該該第二介面電路去更新該目標記憶體。
- 一種電子裝置,包括:一中央處理單元;一晶片組,耦接至該中央處理單元;一第一介面電路,耦接至一第一記憶體與一第二記憶體,其中該第一記憶體與該第二記憶體分別具有一第一基本輸入輸出系統檔與一第二基本輸入輸出系統檔;以及一第二介面電路,耦接至該第一介面電路與一外部儲存裝置,其中當該外部儲存裝置具有一第三基本輸入輸出系統檔時,依據一第一規則從該第一記憶體與該第二記憶體中選擇一目標記憶體,將該第三基本輸入輸出系統檔更新至該目標記憶體。
- 如申請專利範圍第11項所述之電子裝置,其中該第二介面電路包括一通用串列匯流排主控制器,而該外部儲存裝置為一通用串列匯流排儲存裝置。
- 如申請專利範圍第11項所述之電子裝置,其中該第二介面電路包括一讀卡機,而該外部儲存裝置為一記憶卡。
- 如申請專利範圍第11項所述之電子裝置,更包括:一切換器,一第一選擇端耦接至該第二介面電路,一第二選擇端耦接至一晶片組,一共同端耦接至該外部儲存裝置;其中若該晶片組於一正常操作狀態,則該切換器將該外部儲存裝置耦接至該晶片組;以及若該晶片組於一失能狀態,則該切換器將該外部儲存裝置耦接至該第二介面電路。
- 如申請專利範圍第11項所述之電子裝置,其中該第一規則包括為選擇該第一記憶體與該第二記憶體中具有一更新次數值為最小者、或具有一版本資訊最舊者、或具有一修改日期最舊者,做為該第三基本輸入輸出系統檔更新的一目標記憶體。
- 如申請專利範圍第11項所述基本輸入輸出系統的更新裝置,更包括:一第三介面電路,耦接至該第一介面電路與該晶片組,依據一第二規則選擇該第一記憶體或該第二記憶體為一開機記憶體。
- 如申請專利範圍第16項所述之電子裝置,其中該第二規則為以該目標記憶體作為該開機記憶體。
- 如申請專利範圍第17項所述基本輸入輸出系統的更新裝置,其中該目標記憶體,係以一第一指標控制。
- 如申請專利範圍第16項所述之電子裝置,其中該第二規則為選擇該第一記憶體與該第二記憶體具有一版本資訊最新者為該開機記憶體。
- 如申請專利範圍第11項所述之電子裝置,更包括一觸發按鈕與一微控制器,當啟動該觸發按鈕時,該微控制器控制該第二介面電路依據一第一規則從該第一記憶體與該第二記憶體中選擇一目標記憶體,並使該外部儲存裝置具有該第三基本輸入輸出系統檔透過該該第二介面電路去更新該目標記憶體。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101101570A TW201331841A (zh) | 2012-01-16 | 2012-01-16 | 電子裝置及其基本輸入輸出系統的更新裝置 |
US13/736,975 US20130185549A1 (en) | 2012-01-16 | 2013-01-09 | Electronic device and bios updating device thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101101570A TW201331841A (zh) | 2012-01-16 | 2012-01-16 | 電子裝置及其基本輸入輸出系統的更新裝置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201331841A true TW201331841A (zh) | 2013-08-01 |
Family
ID=48780838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101101570A TW201331841A (zh) | 2012-01-16 | 2012-01-16 | 電子裝置及其基本輸入輸出系統的更新裝置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130185549A1 (zh) |
TW (1) | TW201331841A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI811063B (zh) * | 2022-08-16 | 2023-08-01 | 神雲科技股份有限公司 | 基本輸入輸出系統設定方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9098302B2 (en) * | 2012-06-28 | 2015-08-04 | Intel Corporation | System and apparatus to improve boot speed in serial peripheral interface system using a baseboard management controller |
US9703697B2 (en) | 2012-12-27 | 2017-07-11 | Intel Corporation | Sharing serial peripheral interface flash memory in a multi-node server system on chip platform environment |
US9846616B2 (en) * | 2014-05-16 | 2017-12-19 | Dell Products L.P. | Boot recovery system |
JP6364983B2 (ja) * | 2014-06-10 | 2018-08-01 | 富士ゼロックス株式会社 | 電子機器及びプログラム |
TWI547873B (zh) * | 2015-02-13 | 2016-09-01 | 營邦企業股份有限公司 | 端點伺服器的控制模組及其韌體更新方法 |
US10067834B1 (en) * | 2017-10-05 | 2018-09-04 | Dell Products Lp | Systems and methods for resetting one or more system components in response to a watchdog timer (WDT) event |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6282647B1 (en) * | 1999-06-02 | 2001-08-28 | Adaptec, Inc. | Method for flashing a read only memory (ROM) chip of a host adapter with updated option ROM bios code |
US7000101B2 (en) * | 2001-12-21 | 2006-02-14 | Dell Products L.P. | System and method for updating BIOS for a multiple-node computer system |
US20060225067A1 (en) * | 2005-04-05 | 2006-10-05 | Inventec Corporation | Method for automatically updating and backing up the BIOS |
US20080126777A1 (en) * | 2006-08-28 | 2008-05-29 | Giga-Byte Technology Co.,Ltd. | External basic input/output system device |
US20080109647A1 (en) * | 2006-11-07 | 2008-05-08 | Lee Merrill Gavens | Memory controllers for performing resilient firmware upgrades to a functioning memory |
TW200825915A (en) * | 2006-12-07 | 2008-06-16 | Wistron Corp | Computer system and related method for preventing from failing to update BIOS program |
TW200847021A (en) * | 2007-05-17 | 2008-12-01 | Asustek Comp Inc | Automatic backup, restore and update BIOS computer system |
TW200847022A (en) * | 2007-05-30 | 2008-12-01 | Micro Star Intl Co Ltd | Basic input/output system with memory simulation module |
US20090083475A1 (en) * | 2007-09-24 | 2009-03-26 | Mediatek Inc. | Apparatus and method for updating firmware stored in a memory |
TWI360077B (en) * | 2008-02-19 | 2012-03-11 | Asustek Comp Inc | Update method of basic input output system and upd |
TW201009706A (en) * | 2008-08-22 | 2010-03-01 | Asustek Comp Inc | Update method for basic input/output system and update system thereof |
TWI482010B (zh) * | 2009-03-27 | 2015-04-21 | Asustek Comp Inc | 關機狀態能夠播放影像或影音的主機板 |
TWI467375B (zh) * | 2009-05-21 | 2015-01-01 | Asustek Comp Inc | 具有修復毀損bios資料功能之電腦系統及其修復方法 |
US8589302B2 (en) * | 2009-11-30 | 2013-11-19 | Intel Corporation | Automated modular and secure boot firmware update |
WO2011068548A1 (en) * | 2009-12-05 | 2011-06-09 | Hewlett-Parkard Development Company Lp | Systems apparatus and methods blocking a power transition |
CN102511129B (zh) * | 2010-07-23 | 2014-12-31 | 松下电器(美国)知识产权公司 | 近场无线通信装置、以及其控制方法 |
US8867924B2 (en) * | 2010-09-30 | 2014-10-21 | Cisco Technology, Inc. | Low power consumption small form-factor pluggable transceiver |
TW201232401A (en) * | 2011-01-20 | 2012-08-01 | Elitegroup Computer Sys Co Ltd | BIOS updating system and method, computer readable recording medium having BIOS updating program stored therein, and its computer program products |
-
2012
- 2012-01-16 TW TW101101570A patent/TW201331841A/zh unknown
-
2013
- 2013-01-09 US US13/736,975 patent/US20130185549A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI811063B (zh) * | 2022-08-16 | 2023-08-01 | 神雲科技股份有限公司 | 基本輸入輸出系統設定方法 |
Also Published As
Publication number | Publication date |
---|---|
US20130185549A1 (en) | 2013-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201331841A (zh) | 電子裝置及其基本輸入輸出系統的更新裝置 | |
US9367446B2 (en) | Computer system and data recovery method for a computer system having an embedded controller | |
TWI584196B (zh) | 基本輸入輸出系統回復管理系統、電腦程式產品 以及基本輸入輸出系統回復方法 | |
TWI515660B (zh) | 韌體變量更新方法 | |
US8468389B2 (en) | Firmware recovery system and method of baseboard management controller of computing device | |
TWI399647B (zh) | 回復電腦系統之基本輸出入系統之方法及相關電腦系統 | |
TWI502507B (zh) | 電池韌體更新方法、可攜式電子裝置及充電電池模組 | |
AU2013407292B2 (en) | Devices, updaters, methods for controlling a device, and methods for controlling an updater | |
TWI284284B (en) | Selective apparatus for main/backup basic input/output system (BIOS) | |
US7613937B2 (en) | Method and apparatus for utilizing a microcontroller to provide an automatic order and timing power and reset sequencer | |
US20120240230A1 (en) | Memory storage device and memory controller and virus scanning method thereof | |
US7900091B2 (en) | Method for recovering basic input output system and computer device thereof | |
TWI396135B (zh) | 基本輸入/輸出系統之設定方法 | |
CN114003538B (zh) | 一种智能网卡的识别方法及智能网卡 | |
US20090271660A1 (en) | Motherboard, a method for recovering the bios thereof and a method for booting a computer | |
TWI498822B (zh) | 可更新基本輸入輸出系統的電子裝置及其基本輸入輸出系統的更新方法 | |
US20090210690A1 (en) | Method of updating basic input output system and module and computer system implementing the same | |
CN110083491A (zh) | 一种bios初始化方法、装置、设备及存储介质 | |
TWI537735B (zh) | 電子裝置及其基本輸入輸出系統的更新裝置 | |
US20160055007A1 (en) | Information processing apparatus and setting method for information processing apparatus | |
US20080201572A1 (en) | Method and system for uniformizing product data embedded in a computer platform | |
TWI482090B (zh) | 可經由通用序列匯流排裝置開機的系統及其方法 | |
CN102024129B (zh) | 嵌入式设备的数据写入方法 | |
US11249661B2 (en) | Information processing apparatus, control method, and program | |
TW201514720A (zh) | 伺服器系統 |