TW201330518A - 通訊系統 - Google Patents
通訊系統 Download PDFInfo
- Publication number
- TW201330518A TW201330518A TW101100653A TW101100653A TW201330518A TW 201330518 A TW201330518 A TW 201330518A TW 101100653 A TW101100653 A TW 101100653A TW 101100653 A TW101100653 A TW 101100653A TW 201330518 A TW201330518 A TW 201330518A
- Authority
- TW
- Taiwan
- Prior art keywords
- coupled
- signal
- digital signal
- channel
- communication system
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
一種通訊系統包括傳送器和接收器。傳送器包括前饋等化器及等化控制單元。前饋等化器接收數位信號,根據補償係數對數位信號等化調變得到第一已調變數位信號,並透過通道傳送該第一已調變數位信號,其中該前饋等化器更依據一控制信號來調整該補償係數。等化控制單元耦接該前饋等化器,根據通道之損耗狀況產生控制信號,並傳送控制信號至前饋等化器。透過該通道連接該傳送器,該接收器從該通道接收一第二已調變數位信號,並根據一閥值將該第二已調變數位信號解調得到一已解調數位信號,其中該第二已調變數位信號為該第一已調變數位信號經過該通道改變而得到之一雙二位元數位信號。
Description
本發明是有關於一種通訊裝置,且特別是有關於一種高傳輸率的雙二位元式收發器。
在目前數位通訊系統中,不歸零(non-return-to-zero,NRZ)信號是一個廣泛被使用的調變機制,例如像是電路版上的金屬導線、銅電纜或光纖等有線(wired)的傳輸媒介。雙位元信號(Duobinary signal)則是一相似於不歸零信號,但具有關連性階編碼架構(correlative-level coding scheme)之調變機制。相較於不歸零信號,使用雙位元的信號機制可以降低取樣所需最低之頻率,也就是所需的奈奎斯特頻率(Nyquist frequency),具有更好的通道傳輸效率(channel efficiency)。
由於在傳輸的過程中,即使是以有線的傳輸媒介傳輸仍有通道損耗的情況。例如使用電路版中的金屬導線進行傳輸,或稱背板傳輸的情況,會受到其他元件的電磁干擾(Electro-Magnetic Interference,EMI)影響,伴隨著導線本身之集膚效應(Skin Effect)及電路版的介電損耗(Dielectric Loss)等,在傳輸頻率越高的情況,信號會有越大的損耗。
在習知技術中經常在傳送端或接收端設置等化器以避免通道的損耗影響信號的接收。在使用雙二位元信號的情況中,由等化器到通道間(或通道至等化器)的訊號轉換情況可以用一個轉移函數H(z)表示。對應於這樣的轉移函數H(z),在此通訊系統內亦必須在發射端或是接收端設置另一個能夠進行信號反函數H -1(z)運算,才能夠將信號轉換回能夠判讀之情況。圖1所示為根據一現有技術所繪示之雙二位元式收發系統之功能方塊圖。請參照圖1,雙二位元式收發器10包括傳送器101及接收器103。其中,傳送器101包括一預編碼器1101及一等化器1012。預編碼器1011接收時脈信號CK及一NRZ信號X[n]將編碼成已編碼數位信號W[n]。等化器1012接著預先對已編碼數位信號W[n]進行通道造成的振幅損失進行補償,再傳送至通道102。接收器103再由通道102接收已調變信號Y[n]進行解調。其中從等化器至通道的轉換函數為:
H(z)=1+Z -1 (1)
預編碼器110所進行的編碼動作包括將NRZ信號X[n]與前一級的已編碼數位信號W[n-1]進行互斥或運算(exclusive OR,XOR)以產生已編碼數位信號W[n]。此進行XOR運算的動作,在信號處理領域中亦可視為進行Z轉換(Z-transform)之動作。則等同下述之反函數:
H -1(z)=1/1+Z -1 (2)
相較於接收端13,傳送端11之信號敏感度較高,於將等同於反函數運算的處理動作設置於傳送端以期能夠降低傳輸錯誤。然而,在這樣的設置下,接收端所接收到之信號為三階(以三個階數例如0、1、2表示信號內容)的雙二位元信號。而預編碼前之NRZ信號X[n]為二階(以例如0、1)之信號。也就是說,接收端13中必須包括一雙二位元-NRZ轉換單元。但雙二位元-NRZ轉換單元通常必須包括比較器(comparator)或遲滯緩衝器(hysteresis buffer)等元件。除了硬體成本將增加外,整體收發器之效能亦會受到上述元件的做動能力之限制而無法使收發器10操作在更高的頻率,以更快的速度傳送信號。因此,如何在使用雙二位元信號進行傳送接收時,更有效的減少硬體成本及功率消耗,確實為當前所屬領域的重要課題。
本發明提供一種通訊系統,得以更有效的收發雙位元信號。
本發明提供一種雙二位元式收發器,包括傳送器及接收器。傳送器包括前饋等化器及等化控制單元。前饋等化器,接收數位信號,根據補償係數對數位信號等化調變得到雙二位元數位信號,並透過通道傳送雙二位元數位信號。其中,前饋等化器更依據控制信號來調整補償係數。等化控制單元耦接前饋等化器,根據通道之損耗狀況產生控制信號,並傳送控制信號至前饋等化器。接收器透過該通道連接傳送器。接收器從通道接收該雙二位元數位信號,並根據一閥值將該雙二位元數位信號解調得到已解調數位信號。為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖2為根據本發明第一實施例之通訊系統的功能方塊圖。請參照圖2,通訊系統20包括傳送器210和接收器220。傳送器210包括前饋等化器211及等化控制單元212。前饋等化器211接收數位信號Xn及第一傳送端時脈信號CLK1,根據一補償係數配合第一傳送端時脈信號CLK1對數位信號Xn進行等化調變得到第一已調變數位信號Yn並傳送第一已調變數位信號Yn至通道230。其中,數位信號Xn可為NRZ等數位信號,但本發明並不限定於上述。第一已調變數位信號Wn在等化控制單元212則耦接該前饋等化器,根據在校正模式時得到通道的損耗狀況,產生一控制信號CT以控制前饋等化器211中的補償係數。第一已調變數位信號Yn在經過通道230後轉變為第二已調變數位信號Wn,接收器220接收第二已調變數位信號Wn並根據一閥值將第二已調變數位信號Wn得到已解調信號Xn’。
以下將以轉移函數的觀點,針對先前技術及本發明進行比較。圖3A為圖1所示實施例之通訊系統的轉移函數示意圖。請參照圖3A及圖1,如同上述所示,兩階的NRZ信號X[n]首先經過對應於轉換反函數TF1(H -1(z)=1/1+Z -1)的預編碼器1011轉換得到已編碼信號W[n]。接著,已編碼信號W[n]再經過對應於轉移函數TF2(H(z)=1+Z -1)的等化器1012及通道102轉換後得到雙二位元信號Y[n],然後被接收器103。由於雙二位元信號Y[n]為三階的數位信號,因此接收器仍需要一三階轉二階的轉換器才能將雙二位元信號Y[n]轉換為可判讀的二階NRZ信號。
圖3B為根據本發明一實施例之通訊系統的轉移函數示意圖。請參照圖3B及圖2,數位信號Xn,例如二階的NRZ信號在經過對應轉換函數TF3(H(z)=1+Z -1)的等化器211及通道230轉換後,數位信號Xn被轉換為第二已調變數位信號Yn。從轉移函數的角度來看,可以知道第二已調變數位信號Yn即為三階的雙二位元信號。與上述圖3A的現有技術不同的是,在本發明中進行對應於轉移反函數TF4(H -1(z)=1/1+Z -1)轉換的裝置為接收器220,因此三階雙二位元信號,也就是第二已調變數位信號Yn經過接收器220處理後得到數位信號Xn,例如在本實施例中數位信號Xn為兩階之NRZ信號,所以不需要額外的三階-二階信號轉換器之裝置或軟體進行處理。
圖4為根據本發明第二實施例之通訊系統的功能方塊圖。圖4所示實施例可參照圖2相關說明。其中相較於圖2,圖4所繪示之第二實施例提供前饋等化器211及接收器200一種較為詳細的作法。請參照圖4,前饋等化器211包括延遲單元2111及放大器2112。延遲單元接收數位信號Xn,並根據第一傳送端時脈信號CLK1延遲數位信號Xn一預設之固定時間區間。由於雙二位元式信號的奈奎斯特頻率為位元週期的三分之一,其中位元週期意指傳送一位元所需之時間,若將輸入的數位信號Xn延遲1.5個位元週期,其補償頻率(compensable frequency)亦為三分之一位元週期。因此,延遲單元2111根據第一傳送端時脈信號CLK1延遲數位信號Xn 1.5個位元週期得到延遲數位信號DXn。
放大器2112耦接延遲單元2111,接收延遲數位信號DXn,根據從等化控制單元212所接收的控制信號CT放大補償係數a倍而得一強化延遲數位信號aDXn,其中補償係數a對應於通道的損耗狀況並達到預先強化之動作,以期在接收器220接收到正確的資料。由於雙二位元信號之特性,作為消弭經過通道後信號尾端易與前後信號產生符號間干擾(Inter-Symbol Interference,ISI)補償係數a通常為一負值。接著,傳送器211將數位信號Xn與強化延遲數位信號aDXn相加得到第一已調變數位信號Yn,上述三信號之間的關係可以參考以下表1,其中加強延遲信號aDXn與延遲數位信號DXn僅震幅上之改變,所欲表現之資料內容與延遲數位信號DXn相同。
請繼續參照圖4,接收器220從通道230接收第二已調變信號Wn,其中第二已調變信號Wn為一雙二位元信號。再由上表1可知,接收器220在進行解調時,需要得知上一個時間輸出的已解調信號Xn’之內容。因此,接收器220中包括一D型正反器2201,除了提供與傳送端時脈信號CLKR同步外,更可提供一延遲已解調信號DXn’反饋至D型正反器作為解調使用。例如,當處理中第二已調變信號Wn為0(或2)時,可得知信號內容為連續的0(或1)。而當處理中第二已調變信號Wn為1時,則利用第二已調變信號Wn與延遲已解調信號DXn’進行XOR運算即可得到處理中的已解調信號Xn’。
由於本發明中的補償係數(如圖4中之放大器2112的補償係數a)與通道的損耗狀況相關,所以必須在知道通道狀況的情形下,補償係數a才能進行適應性的預先強化調整。在習知技術中,將會額外設置一條從接收端(例如圖4中接收器220)傳送接收到的信號回饋到傳送端(例如圖4中傳送器211),再計算調整補償係數(如圖4補償係數a)。
圖5A所示為根據本發明第三實施例,處於校正模式之通訊系統的示意圖。請參照圖5A,在此實施例中,通訊系統20更包括傳送端時脈產生器240、傳送端選擇模組510、接收端選擇模組520及控制單元530。傳送端選擇模組510包括開關SW11、SW12及SW13,耦接於傳送器211與該通道之間。傳送端時脈產生器240產生第二傳送端時脈信號CLK2。接收端選擇模組520包括開關SW21及SW22,耦接於接收器220與通道230之間。控制單元530傳送切換信號S1~S5,以控制開關SW11~SW13及SW21~SW22。通道230則包括第一子通道2301及第二子通道2302。值得注意的是,由於通訊系統20可於傳輸數位信號(例如圖4中數位信號Xn)調整好補償係數(如圖4中的補償係數a)以供傳輸時使用,控制單元530可不設置於傳送器211或接收器520,僅在在需要時連接或附加,但本發明並不限定於上述,例如控制單元530之設置或校正模式的調整時機等。
請繼續參照圖5A,當通訊系統20處於校正模式時,控制單元530控制開關SW11導通、開關SW12切斷、開關SW13導通、開關SW21導通、以及開關SW22切斷,使得當時脈產生器240傳送第二傳送端時脈信號CLK2時,等化控制單元212會經由第一子通道2301及第二子通道2302後接收到第二傳送端時脈信號CLK2。等化控制單元212再根據第二傳送端時脈信號CLK2的損耗狀況產生控制信號CT傳送至傳送器211。
值得注意的是,第二傳送端時脈信號CLK2的頻率選擇根據在通訊系統20進行傳輸時的工作頻率。例如,當通訊系統20的傳輸資料率(data rate)為20GHz時,在以雙二位元信號傳輸時,等效的傳輸速率為其三分之一,也就是6.66GHz。由於目前的校正路徑通過第一子通道2301及第二子通道2302,等於信號傳輸路徑的兩倍長,因此選擇第二傳送端時脈信號CLK2等於3.33GHz進行校正。
圖5B所示為根據本發明第三實施例,不處於校正模式之通訊系統的示意圖。請參照圖5B,通訊系統20不處於校正模式時,也就是在進行信號傳輸時,控制單元530控制開關SW11切斷、開關SW12導通、開關SW13切斷、開關SW21切斷、以及開關SW22導通,使得傳送器211可透過第一子通道2301及第二子通道2302傳送數位信號Xn至接收器220。當通訊系統20在校正模式後進行傳輸時,補償係數(如圖4中補償係數a)則已針對用來傳輸的第一子通道2301及第二子通道2302進行預先強化。
圖6所示為根據本發明第四實施例所繪示傳送器的一種實施方式。請參照圖6,傳送器211包括傳送端時脈產生器240、緩衝器2114、延遲單元2111、第一差動放大器2113及傳送端電源汲取器2112。傳送端時脈產生器240用以產生第一傳送端時脈信號CLK1及第二傳送端時脈信號CLK2。緩衝器2114耦接於接收器211的輸入端Txin以接收數位信號Xn,其中數位信號Xn為一差動信號。延遲單元耦接緩衝器2114,其中包括D型正反器2111a及閂鎖器2111b。D型正反器2111a耦接緩衝器2114,從緩衝器2114接收數位信號Xn並根據第一傳送端時脈信號CLK1延遲數位信號Xn一個位元週期得到半延遲數位信號DXn1。閂鎖器2111b耦接D型正反器2111a,接收半延遲數位信號DXn1並根據第一傳送端時脈信號CLK1的反相信號再將第一延遲數位信號DXn1延遲0.5個位元週期而得到延遲數位信號DXn。因此,延遲數位信號DXn較數位信號Xn延遲1.5個位元週期。
請繼續參照圖6,第一差動放大器2113具有輸入端DAIN1及輸出端DAOUT1。輸入端DAIN1耦接緩衝器2114以接收數位信號Xn,並於輸出端DAOUT1輸出一放大後之數位信號Xn。差動放大器2113之內部之作動及耦接關係為本領域具通常知識者所熟知,在此則不贅述。傳送端電源汲取器2112包括一差動對DPT及一電流源IS,具有輸入端DAIN2及輸出端DAOUT2。差動對DPT的第一端耦接傳送端電源汲取器輸出端DAOUT2,差動對DPT的第二端耦接電流源IS,差動對DPT的控制端則耦接傳送端電流汲取器輸入端DAIN2。傳送端電流汲取器2112的輸入端DAIN1耦接緩衝單元2111以接收延遲數位信號DXn,並於輸出端DAOUT2輸出放大後之延遲數位信號DXn。值得一提的是電流源IS根據控制信號CT調整所提供的電流i1,並以電流i1控制第二差動放大器2112的輸出信號,也就是放大之延遲數位信號DXn的大小符合補償係數的比例(如圖4中補償係數a)。在接收器211的輸出端Txout所輸出至通道的的則為第一差動放大器2113所輸出的放大後數位信號Xn及第二差動放大器2112所輸出的放大後延遲數位信號DXn疊加的結果。
圖7所示為根據本發明第四實施例所繪示等化控制單元之功能方塊圖。請參照圖7,等化控制單元212包括功率偵測器701與類比數位轉換器702。在通訊系統(如圖5A中之通訊系統20)處於校正模式時,功率偵測器701接收受通道(例如圖5A中之通道230)損耗之第二傳送端時脈信號CLK2,並偵測第二傳送端時脈信號CLK2之功率。功率偵測器701並根據第二傳送端時脈信號CLK2的功率損耗輸出一功率信號PS。類比數位轉換器702耦接至功率偵測器701,並從功率偵測器701接收功率信號PS。類比數位轉換器702將功率信號PS轉換為控制信號CT並輸出至傳送器(例如圖6之傳送器211之電流源IS)。值得一提的是,在本實施例中,控制信號CT為功率信號PS量化並數位化的結果。而量化及數位化之位元及位階設定則根據實施方式及實際情況設置,本發明並不限定於上述。
圖8所示為根據本發明第四實施例所繪示接收器之一種實施方式。請參照圖8,接收器220具有輸入端Rxin與輸出端Rxout,包括接收端時脈產生器2115、緩衝器2202、第三差動放大器2211、第四差動放大器2212及第五差動放大器2213及D型正反器2201。接收端時脈產生器2115用以產生接收端時脈信號CLKR。緩衝器2202耦接接收器220的輸入端Rxin,以接收第二已調變信號Wn。
第三差動放大器2211包括第一負載L1、第一差動對D1以及第一接收端電流源RI1,且第一差動對具有輸入端DAIN3及輸出端DAOUT3。其中第三差動放大器2211的輸入端DAIN3耦接緩衝器2202以接收第二已調變數位信號Wn。第一負載L1電源電壓VDD與第三差動放大器的輸出端DAOUT3之間。第一差動對DP1,具有第一端、第二端及控制端。第一差動對DP1的第一端耦接第三差動放大器輸出端DAOUT3,第一差動對的第二端耦接接地電壓以及第一差動對的控制端耦接第三差動放大器的輸入端DAIN3。第一接收端電流源RI1,耦接於第一差動對DP1的第二端與接地電壓之間,提供第一接收電流ir1。
電流汲取器2212包括第二差動對DP2及第二接收端電流源RI2,並具有輸入端DAIN4及輸出端DAOUT4。其中電流汲取器輸入端DAIN4耦接接收器220的輸出端Rxout以接收該已解調數位信號Xn’。電流汲取器輸出端DAOUT4耦接第三差動放大對輸出端DAOUT3。其中,第二差動對DP2具有第一端、第二端及控制端。第二差動對DP2的第一端耦接第三差動放大器輸出端DAOUT3及電流汲取器輸入端DAIN4。第二差動對DP2的第二端耦接該接地電壓以及第二差動對的控制端耦接第三差動放大器輸入端DAIN4。第二電流源RI2耦接於第二差動對DP2的第二端與接地電壓之間,並提供一第二接收端電流ir2。其中第二接收端電流ir2與該第一接收端電流ir1具一固定比例。
第四差動放大器2213,具有輸入端DAIN5及輸出端DAOUT5,其中第四差動放大器輸入端DAIN5耦接該第三差動放大器輸出端DAOUT3及電流汲取器輸出端DAOUT4。以及,第四差動放大器輸出端DAOUT5耦接接收器輸出端Rxout以輸出該已解調數位信號Xn’。D型正反器2201則耦接於第四差動放大器輸出端DAOUT5與接收器輸出端Rxout之間,接收已解調數位信號Xn’,並同步已解調數位信號Xn’與接收端時脈信號CLKR。
接收器220所接收之第二已調變信號Wn為雙二位元信號,在當下時間點之信號內容受到上個時間點之信號的影響。另外,在高速傳輸時,第二已調變信號Wn在符號間(例如0~2之間)轉換十分快速。因此,電流汲取器2212利用從接收器輸出端Rxout的上一個時間點輸出之已解調信號Xn’調整流經電流汲取器2212的電流比例,並藉此調整解調變之閥值。以下利用圖示舉例說明電流汲取器2212之作動關係。
圖9所示為根據本發明第四實施例接收器依先前位元調整閥值的示意圖。請參照圖8及圖9,首先設定在此說明例中接收的已調變數位信號Wn介於0到接收電壓VA之間。當接收器220接收到一共模(common mode)電壓強度之信號,也就是電壓為1/2接收電壓VA之信號時,接收器220利用電流汲取器2212所設定的閥值進行解調。由於上個時間點為1,現下之時間點又為1的情況僅有信號疊加為2的情況,當前一位元之已解調信號Xn’為1時,電流汲取器2212設定將閥值提高至電壓VH。此時低於電壓VH,例如電壓1/2 VA,皆被判定為0。反之亦然,當當前一位元之已解調信號Xn’為0時,電流汲取器2212設定將閥值降低至電壓VL。此時高於電壓VL皆被判定為1,例如此時之電壓1/2 VA即被判定為1。如此一來,即使在高速傳輸的情況下,亦能快速的進行判讀解調變。
在本實施例中,第一接收端電流源RI1所提供的第一接收端電流ir1與第二接收端電流源RI2所提供的第二接收端電流ir2的比例為2:1,並根據實際情況,例如傳送通道及傳送器之功率(例如圖4通道230及傳送器211)調整負載(例如第一負載L1)設定閥值電壓VH及VL,本發明並不限定於上述。
綜上所述,本發明提出一種通訊系統,預先調變強化欲傳送之信號,並使用雙位元式信號進行調變。由於將實行反函數之裝置單元設置於接收端,因此接收端不需要任何額外之裝置或軟體進行轉換信號位階之動作,並且利用動態的改變調變閥值,使得本發明可以以例如20GHz的頻率高速的傳送信號仍可正確的判讀並調變信號,而不被上述轉碼器等額外之裝置限制其最高傳輸速率。另外,由於預先強化調變需要得知通道之狀況,本發明亦可在不需額外增加繞線之情況達到自我校正的目標。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、20...通訊系統
101、210...傳送器
1011...預編碼器
1012...等化器
102、230...通道
2301、2302...子通道
103、220...接收器
211...前饋等化器
212...等化控制器
2111...延遲單元
2112...放大器
2201、2111a...D型正反器
2111b...閂鎖器
2114、2202...緩衝器
240...傳送端時脈產生器
2215...接收端時脈產生器
510、520...選擇模組
530...控制單元
IS、RI1、RI2...電流源
Txin...傳送器輸入端
Txout...傳送器輸出端
Rxin...接收器輸入端
Rxout...接收器輸出端
DAIN1、DAIN3、DAIN5...差動放大器輸入端
DAOUT1、DAOUT3、DAOUT5...差動放大器輸出端
DAIN2、DAIN4...電流汲取器輸入端
DAOUT2、DAOUT4...電流汲取器輸出端
DPT、DP1、DP2...差動對
i1、ir1、ir2...電流
SW11~SW13、SW21~SW22...開關
X[n]、Xn...數位信號
W[n]...已編碼數位信號
Y[n]、Yn、Wn...已調變數位信號
Xn’...已解調數位信號
DXn...延遲數位信號
DXn1...半延遲數位信號
CT...控制信號
CLK1、CLK2、CLKR...時脈信號
TF1、TF4...轉移函數
TF2、TF3...轉移反函數
S1~S5...控制信號
VDD...電源電壓
VH、VL、VA...電壓
圖1所示為根據一現有技術所繪示之雙二位元式收發系統之功能方塊圖。
圖2為根據本發明第一實施例之通訊系統的功能方塊圖。
圖3A為圖1所示實施例之通訊系統的轉移函數示意圖。
圖3B為根據本發明一實施例之通訊系統的轉移函數示意圖。
圖4為根據本發明第二實施例之通訊系統的功能方塊圖。
圖5A所示為根據本發明第三實施例,處於校正模式之通訊系統的示意圖。
圖5B所示為根據本發明第三實施例,不處於校正模式之通訊系統的示意圖。
圖6所示為根據本發明第四實施例所繪示傳送器的一種實施方式。
圖7所示為根據本發明第四實施例所繪示等化控制單元之功能方塊圖。
圖8所示為根據本發明第四實施例所繪示接收器之一種實施方式。
圖9所示為根據本發明第四實施例接收器依先前位元調整閥值的示意圖。
20...通訊系統
210...傳送器
211...前饋等化器
212...等化控制單元
220...接收器
230...通道
Xn...數位信號
CLK1...第一傳送端時脈信號
Yn、Wn...已調變數位信號
Xn’...已解調數位信號
Claims (14)
- 一種通訊系統,包括:一傳送器,包括:一前饋等化器,其中該前饋等化器接收一數位信號,根據一補償係數對該數位信號等化調變得到一第一已調變數位信號,並透過一通道傳送該第一已調變數位信號,其中該前饋等化器更依據一控制信號來調整該補償係數;以及一等化控制單元,耦接該前饋等化器,根據該通道之一損耗狀況產生該控制信號,並傳送該控制信號至前饋等化器;以及一接收器,透過該通道連接該傳送器,該接收器從該通道接收一第二已調變數位信號,並根據一閥值將該第二已調變數位信號解調得到一已解調數位信號,其中該第二已調變數位信號為該第一已調變數位信號經過該通道改變而得到之一雙二位元數位信號。
- 如專利申請範圍第1項所述通訊系統,其中該通訊系統更依據該已解調數位信號來動態變更該閥值。
- 如專利申請範圍第2項所述通訊系統,其中該前饋等化器具有輸入端及輸出端,包括:一延遲單元,耦接該前饋等化器的輸入端,接收該數位信號並根據一第一傳送端時脈信號產生一延遲數位信號;一第一差動放大器,具有輸入端及輸出端,其中該第一差動放大器的輸入端耦接該前饋等化器的輸入端以接收該數位信號,該第一差動放大器的輸出端耦接一電源電壓及該前饋等化器的輸出端;以及一傳送端電流汲取器,具有輸入端及輸出端,其中該傳送端電流汲取器的輸入端耦接該延遲單元以接收該延遲數位信號,該傳送端電流汲取器的輸出端耦接該第一差動放大器的輸出端及該前饋等化器之輸出端,根據該控制信號調整補償係數,以補償該第一已調變信號。
- 如專利申請範圍第3項所述通訊系統,其中該延遲單元包括:一D型正反器,耦接至該前饋等化器的輸入端以接收該數位信號,並依據一第一傳送端時脈信號來產生一半延遲數位信號;以及一閂鎖器,耦接至該D型正反器並接收該半延遲數位信號,該閂鎖器並依據該第一傳送端時脈信號閂鎖該半延遲數位信號以產生該延遲數位信號。
- 如專利申請範圍第3項所述通訊系統,其中該前饋等化器更包括:一緩衝器,耦接於該前饋等化器的輸入端,與該第一差動放大器的輸入端和該延遲單元之間。
- 如專利申請範圍第3項所述通訊系統,其中該等化控制單元包括:一功率偵測器,當該雙二位元收發器處於一校正模式時,透過該通道接收該第二傳送端時脈訊號並偵測該第二傳送端時脈信號的功率;以及一類比數位轉換器,耦接至該功率偵測器,根據該第二時脈信號的功率輸出一控制信號至該傳送端電流汲取器。
- 如專利申請範圍第6項所述通訊系統,其中該傳送器更包括:一傳送端時脈產生器,用以產生該第一傳送端時脈信號及該第二傳送端時脈信號。
- 如專利申請範圍第7項所述通訊系統,其中該通道更包括一第一子通道及一第二子通道。
- 如專利申請範圍第8項所述通訊系統,其中該收發器更包括:一傳送端選擇模組,耦接於該傳送器和該等化控制單元,與該通道之間;一接收端選擇模組,耦接於該接收器與該通道之間;一控制單元,當該雙二位元式收發器處於該校正模式時,該控制單元控制該傳送端選擇模組使得該傳送端時脈產生器耦接該第一子通道,該等化控制單元耦接第二子通道,並且控制該接收端選擇模組使得第一子通道耦接第二子通道,則該傳送端時脈產生器傳送該第二傳送端時脈信號至該第一子通道後,該等化控制單元經由該第二子通道接收該傳送端時脈信號;以及當該雙二位元式收發器不處於該校正模式時,該控制單元控制該傳送端選擇模組使得該傳送器耦接該第一子通道及該第二子通道,以及控制該接收端選擇模組使得該傳送器耦接該第一子通道該及該第二子通道。
- 如專利申請範圍第1項所述通訊系統,其中該接收器,具有輸入端及輸出端,包括:一第三差動放大器,具有輸入端及輸出端,其中該第三差動放大器的輸入端耦接該接收器的輸入端,以接收從該通道所得之該第二已調變數位信號;一電流汲取器,具有輸入端及輸出端,其中該電流汲取器的輸入端耦接該接收器的輸出端以接收該已解調數位信號,該電流汲取器的輸出端耦接該第三差動放大對的輸出端;以及一第四差動放大器,具有輸入端及輸出端,其中該第四差動放大器的輸入端耦接該第三差動放大器的輸出端及該電流汲取器的輸出端,該第四差動放大器的輸出端耦接該接收器之輸出端以輸出該已解調數位信號;以及一D型正反器,耦接於該第四差動放大器的輸出端與該接收器的輸出端之間,接收該已解調數位信號,並同步該已解調數位信號與一接收端時脈信號。
- 如專利申請範圍第10項所述通訊系統,其中該接收器更包括:一緩衝器,耦接於該接收器的輸入端與該第三差動放大器的輸入端之間。
- 如專利申請範圍第10項所述通訊系統,其中該第三差動放大器包括:一第一負載,耦接於一電源電壓與該第三差動放大器的輸出端之間;一第一差動對,具有第一端、第二端及控制端,其中該第一差動對的第一端耦接該第三差動放大器的輸出端,該第一差動對的第二端耦接一接地電壓以及該第一差動對的控制端耦接該第三差動放大器的輸入端;以及一第一電流源,耦接於該第一差動對的第二端與該接地電壓之間,提供一第一電流。
- 如專利申請範圍第12項所述通訊系統,其中該電流汲取器包括:一第二差動對,具有第一端、第二端及控制端,其中該第二差動對的第一端耦接該第三差動放大器的輸出端及該電流汲取器之輸入端,該第二差動對的第二端耦接該接地電壓以及該第二差動對的控制端耦接該第三差動放大器的輸入端;以及一第二電流源,耦接於該第二差動對的第二端與該接地電壓之間,提供一第二電流,其中該第二電流與該第一電流具一固定比例。
- 如專利申請範圍第10項所述通訊系統,其中該接收器更包括:一接收端時脈產生器,用以產生該接收端時脈信號。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101100653A TWI448093B (zh) | 2012-01-06 | 2012-01-06 | 通訊系統 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101100653A TWI448093B (zh) | 2012-01-06 | 2012-01-06 | 通訊系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201330518A true TW201330518A (zh) | 2013-07-16 |
TWI448093B TWI448093B (zh) | 2014-08-01 |
Family
ID=49225893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101100653A TWI448093B (zh) | 2012-01-06 | 2012-01-06 | 通訊系統 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI448093B (zh) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI236260B (en) * | 2004-05-04 | 2005-07-11 | Rdc Semiconductor Co Ltd | Timing recovery method and device for joining prefilter and feed-forward equalizer function |
-
2012
- 2012-01-06 TW TW101100653A patent/TWI448093B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TWI448093B (zh) | 2014-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10038575B1 (en) | Decision feedback equalizer with post-cursor non-linearity correction | |
JP4727303B2 (ja) | データ通信のための混合モード適応アナログ受信アーキテクチャ | |
US7920601B2 (en) | Vehicular communications system having improved serial communication | |
US9025655B1 (en) | Transmitter training using receiver equalizer coefficients | |
JP5135767B2 (ja) | データ受信装置 | |
US20150146766A1 (en) | Use of multi-level modulation signaling for short reach data communications | |
US7405650B2 (en) | Device with improved serial communication | |
KR102257233B1 (ko) | 접지 신호 전송법 기반의 3레벨 펄스 진폭 송수신 장치 | |
US11063793B1 (en) | Serial receiver equalization circuit | |
US6798828B1 (en) | Full duplex gigabit-rate transceiver front-end and method operation | |
WO2019062712A1 (zh) | 一种光信号发送模块及相关方法 | |
CN109873778B (zh) | 线性反馈均衡器 | |
US6570916B1 (en) | Adaptive equalization circuit and method | |
WO2018006617A1 (zh) | 光通信方法和装置 | |
KR100509949B1 (ko) | 수신측의 전송 특성에 따라 적응화된 등화 및프리엠퍼시스를 수행하는 데이터 송수신 장치 및 방법 | |
US10944601B2 (en) | Reception circuit, receiver, and reception control method | |
US20080123729A1 (en) | Adaptive cable equalizer | |
TWI448093B (zh) | 通訊系統 | |
US20070053419A1 (en) | Adaptive analog equalizer and digital signal receiver having the same | |
US20210359716A1 (en) | Communication system, transmission device, and reception device | |
CN103763037A (zh) | 一种动态补偿接收器及动态补偿接收方法 | |
JP2004514325A (ja) | クロック信号回線を通ってデータ信号を送信及び受信するためのシステム及び方法 | |
EP4087147A1 (en) | Channel compensation method and communication apparatus | |
Chun et al. | An ISI-resilient data encoding for equalizer-free wireline communication—Dicode encoding and error correction for 24.2-dB loss with 2.56 pJ/bit | |
US8611451B1 (en) | Precoder coefficient optimization method and apparatus for communications systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |