TW201328147A - 輸入電源濾波電容的自放電洩放電路、獨立式洩放積體電路裝置及洩放方法，以及交直流界面 - Google Patents

Abstract

一種用來取代輸入電源濾波電容的洩放電阻的獨立式洩放積體電路裝置，其在交流電源從該輸入電源濾波電容移除時，在該輸入電源濾波電容的兩端之間建立起一放電路徑，供該輸入電源濾波電容放電，在交流電源連接該輸入電源濾波電容的期間，切斷該放電路徑，以避免額外的功率損失。

Description

輸入電源濾波電容的自放電洩放電路、獨立式洩放積體電路裝置及洩放方法，以及交直流界面

本發明係有關一種交直流介面，特別是關於一種輸入電源濾波電容的洩放電路。

交直流電源轉換器通常用來把市售的交流電源轉換為特定電壓的直流電源。參照圖1，在交直流電源轉換器連接交流電源10的兩交流電源輸入端12及14處有交直流介面16，其包含整流器18用來將交流電源10供應的交流電壓VAC整流為直流的輸入電壓Vin，供該交直流電源轉換器進一步轉換為直流的輸出電壓。交直流介面16包含輸入電源濾波電容X-CAP連接在兩交流電源輸入端12及14之間。然而，在移除交流電源10時，輸入電源濾波電容X-CAP會殘存移除交流電源10瞬間的電壓值，其可能高達數百伏特，因此有觸電的危險。為了使交直流電源轉換器符合安規NE60950或IEC950，已知的解決方案係並聯洩放電阻Rb到輸入電源濾波電容X-CAP，當移除交流電源10時，洩放電阻Rb與輸入電源濾波電容X-CAP形成迴路，以洩放輸入電源濾波電容X-CAP。然而，洩放電阻Rb在兩交流電源輸入端12及14之間建立起常態的電流路徑，只要交流電源10連接到兩交流電源輸入端12及14，就會造成功率損失Ploss=VAC²/Rb，並因而導致交直流電源轉換器的效率降低。此外，依據安規IEC950，輸入電源濾波電容X-CAP的放電時間必須符合小於1秒的時間常數，因此，輸入電源濾波電容X-CAP越大，則洩放電阻Rb必須越小，才能符合安規，於是洩放電阻Rb造成的功率損失就越大。舉例來說，若X-CAP=5μF，Rb=150KΩ，則在VAC=230V的條件下，Ploss=353mW，亦即在交直流電源轉換器無載或待機時就有353mW的功率損失。過去對功率損失的規定較寬鬆，但隨著環保意識抬頭，對功率損失的規定趨於嚴格，因此洩放電阻Rb造成的功率損失已導致交直流電源轉換器難符合現今各國嚴格的環保規範。

美國專利號7,046,529利用交直流電源轉換器的電路產生控制信號切換交直流介面16中的多個電阻的配置，在移除交流電源10時，配置成電阻值較小的等效電阻作為洩放電阻Rb，以便在規範時間內洩放輸入電源濾波電容X-CAP，而在連接交流電源10時，配置成電阻值較大的等效電阻以減少功率損失。惟，此法並未消除洩放電阻Rb，因此還是會造成功率損失，而且必須修改交直流電源轉換器中的電路，因此不能直接應用到舊有的交直流電源轉換器，必須重新設計交直流電源轉換器的電路。

本發明的目的之一，在於提出一種輸入電源濾波電容的自放電洩放電路。

本發明的目的之一，在於提出一種輸入電源濾波電容的獨立式洩放積體電路裝置。

本發明的目的之一，在於提出一種輸入電源濾波電容的洩放方法。

本發明的目的之一，在於提出一種交直流界面。

根據本發明，一種輸入電源濾波電容的自放電洩放電路包括洩放開關供連接在該輸入電源濾波電容的兩端之間，以及控制器在偵測到該輸入電源濾波電容的電壓持續超過一臨界值達到一臨界時間時導通該洩放開關，因而在該輸入電源濾波電容的兩端之間建立起一放電路徑，供該輸入電源濾波電容放電。

該自放電洩放電路不需要外來的控制信號，因此可製作成獨立式洩放積體電路裝置，可直接應用到任何的交直流電源轉換器。

根據本發明，一種輸入電源濾波電容的洩放方法包括在該輸入電源濾波電容連接的兩交流電源輸入端之間連接一洩放開關，該洩放開關在該兩交流電源輸入端連接一交流電源時視為開路，並在偵測到該輸入電源濾波電容的電壓持續超過一臨界值達到一臨界時間時導通該洩放開關，因而在該輸入電源濾波電容的兩端之間建立起一放電路徑，供該輸入電源濾波電容放電。

根據本發明，一種供連接在兩交流電源輸入端之間的交直流界面包括外部整流器連接該兩交流電源輸入端，輸入電源濾波電容連接在該兩交流電源輸入端之間，洩放開關連接在該兩交流電源輸入端之間，以及控制器在偵測到該輸入電源濾波電容的電壓持續超過一臨界值達到一臨界時間時導通該洩放開關，因而在該輸入電源濾波電容的兩端之間建立起一放電路徑，供該輸入電源濾波電容放電。

該洩放開關在該輸入電源濾波電容連接交流電源時視為開路，因此可避免額外的功率損失，可提高交直流電源轉換器的效率。

圖1中的洩放電阻Rb只是為了在交流電源10移除後供輸入電源濾波電容X-CAP放電，以符合安規，例如NE60950或IEC950，因此在交流電源10供電時，洩放電阻Rb是不需要的。基於此特點設計一種自放電洩放電路包含控制器22及洩放開關24如圖2所示，供連接在兩交流電源輸入端12及14之間，在交流電源10供電期間，洩放開關24為開路(open circuit)，因此不論交直流電源轉換器在正常操作期間或待機模式期間，皆可避免造成功率損失，在移除交流電源10時，洩放開關24變為閉路(closed circuit)，以洩放輸入電源濾波電容X-CAP。此自放電洩放電路能獨立操作，不需要其他電路配合或提供控制信號，因此可做成一個獨立式洩放積體電路裝置20，如圖2所示，直接應用到任何的交直流電源轉換器，不必修改或重新設計交直流電源轉換器的電路。洩放開關24的兩端V1及V2分別連接獨立式洩放積體電路裝置20的兩接腳26及28，兩接腳26及28分別連接兩交流電源輸入端12及14，控制器22連接洩放開關24，在偵測到兩接腳26及28之間的電壓持續超過一臨界值TH達到一臨界時間Tpre時導通洩放開關24，因而在兩接腳26及28之間建立起一放電路徑，供輸入電源濾波電容X-CAP放電。洩放開關24在導通時，其等效電阻值很小，因此可讓交直流電源轉換器符合安規NE60950及IEC950。

變化地，在圖2的自放電洩放電路與兩接腳26及28之間分別增加高壓阻擋元件Q1及Q2，如圖3所示，其功用在於阻擋高壓，因此控制器22及洩放開關24可使用低壓製程來製作。此實施例使用接面場效電晶體(JFET)作為高壓阻擋元件Q1及Q2，根據JFET的特性，電壓V1及V2的最大值會被箝制在(VB-Vp)，其中VB係JFET的閘極偏壓，Vp係JFET的夾止電壓(pinch-off voltage)。洩放開關24可使用兩反向串聯的放電開關QA及QB來實現，在此實施例中，放電開關QA及QB皆為PMOS電晶體，二者皆受控制器22提供的控制信號Vg控制，且其間之節點N1亦連接到控制器22。控制器22導通放電開關QA或QB，即導通洩放開關24；控制器22切斷放電開關QA及QB，即切斷洩放開關24。當第一放電開關QA導通且第二放電開關QB切斷時，可洩放電流Iqa從第一交流電源輸入端12流到第二交流電源輸入端14。當第一放電開關QA切斷且第二放電開關QB導通時，可洩放電流Iqb從第二交流電源輸入端14流到第一交流電源輸入端12。

圖4係圖3的控制器22的實施例，其中整流器30的兩輸入端分別連接洩放開關24的兩端V1及V2，兩輸出端分別連接節點N1及比較器32的正輸入端VS，電壓源Vref1連接在比較器32的負輸入端及節點N1之間。為了區別，將圖3中的整流器18稱為外部整流器，在自放電洩放電路中的整流器30稱為內部整流器，在此實施例中，內部整流器30係全波整流器，用來對洩放開關24的兩端V1及V2之間的電壓整流產生受測電壓VS，電壓源Vref1提供參考電壓Vref1，比較器32比較受測電壓VS及參考電壓Vref1，在受測電壓VS大於參考電壓Vref1時開啟比較信號V3，計時器34在比較信號V3持續達到臨界時間Tpre時觸發控制信號V6，經反相驅動器36產生控制信號Vg，以導通兩放電開關QA及QB其中之一。計時器34包括反相器38將比較信號V3反相為重設信號V4供重設開關SWc，開關SWc並聯電容C1，電容C1和電流源40組成積分電路，後者提供充電電流I1對前者充電產生電壓V5，比較器42比較電壓V5及時間設定電壓Vpre產生控制信號V6，反相驅動器36從控制信號V6產生控制信號Vg控制放電開關QA及QB。在此實施例中，參考電壓Vref1和時間設定電壓Vpre分別決定前述的臨界值TH和臨界時間Tpre。

圖5係圖4的電路應用在圖3的控制器22時所產生的波形圖，其中波形50係輸入電源濾波電容X-CAP的兩端之間的電壓Vcap，波形52係洩放開關24的第一端的電壓V1，波形54係洩放開關24的第二端的電壓V2，波形56係受測電壓VS，波形58係參考電壓Vref1，波形60係比較信號V3，波形62係電容C1的電壓V5，波形64係時間設定電壓Vpre，波形66係控制信號Vg。參照圖3、圖4及圖5，在交流電源10供電期間，輸入電源濾波電容X-CAP的兩端之間的電壓Vcap為正弦波，如波形50所示，而高壓阻擋元件Q1及Q2箝制施加到洩放開關24的兩端V1及V2的最大電壓，因此產生如波形52及54所示的電壓V1及V2，經內部整流器30整流後產生的受測電壓VS如波形56所示。如圖5中的時間t1所示，當受測電壓VS上升到大於參考電壓Vref1時，比較器32觸發比較信號V3，直到時間t2時，受測電壓VS又下降到小於參考電壓Vref1時，比較信號V3才結束。在比較信號V3開啟期間Ts，開關SWc為開路，因此充電電流I1對電容C1持續充電導致電壓V5上升。在交流電源10供電期間，比較信號V3持續的時間Ts小於由時間設定電壓Vpre決定的臨界時間Tpre，因此電壓V5不會上升到時間設定電壓Vpre，控制信號Vg保持高準位，放電開關QA及QB都是開路的(open circuit)。在交流電源10移除時，如圖5中的時間t3所示，電壓Vcap保持在交流電源10移除時的準位，若此時的電壓Vcap導致受測電壓VS大於參考電壓Vref1，則比較器32會持續比較信號V3，在比較信號V3持續的時間Ts達到臨界時間Tpre時，如圖5中的時間t4所示，電容C1的電壓V5達到時間設定電壓Vpre，因此控制信號Vg關閉，第一放電開關QA變成閉路，因而建立起放電路徑。由於第一放電開關QA的導通電阻很小，洩放電流Iqa可以很大，因而快速地洩放輸入電源濾波電容X-CAP。若是交流電源10移除時電壓Vcap係在負半週期內，則控制信號Vg的關閉會造成第二放電開關QB變成閉路，產生洩放電流Iqb。

更詳細而言，參照圖3及圖4，當交流電源10在交流電壓VAC的正半週期移除時，第二放電開關QB的閘源極壓差(Vg-V2)大於其臨界電壓Vt，故第二放電開關QB不導通，輸入電源濾波電容X-CAP的放電電流Iqa從高壓阻擋元件Q1經第一放電開關QA及內部整流器30流到高壓阻擋元件Q2，換言之，此時的放電路徑由高壓阻擋元件Q1及Q2、第一放電開關QA及內部整流器30組成；當交流電源10在交流電壓VAC的負半週期移除時，第一放電開關QA的閘源極壓差(Vg-V1)大於其臨界電壓Vt，故第一放電開關QA不導通，輸入電源濾波電容X-CAP的放電電流Iqb從高壓阻擋元件Q2經第二放電開關QB及內部整流器30流到高壓阻擋元件Q1，換言之，此時的放電路徑由高壓阻擋元件Q1及Q2、第二放電開關QB及內部整流器30組成。

圖6係圖3的控制器22使用圖4的電路時模擬得到的結果，不論在電壓Vcap的波峰或波谷移除交流電源10，獨立式洩放積體電路裝置20皆可在1秒內將電壓Vcap降到安規的規範內。

在圖7的實施例中，洩放開關24使用兩反向並聯的放電開關QA及QB來實現，兩者皆為PMOS電晶體，而且皆受控制器22控制。

圖8係圖7中的控制器22的第一實施例，其包含兩比較器32及44皆連接洩放開關24的第一端V1，分別將該端的電壓V1與第一參考電壓Vref1及第二參考電壓Vref2比較，第一參考電壓Vref1大於第二參考電壓Vref2，比較器32在電壓V1大於第一參考電壓Vref1時開啟第一比較信號V3，比較器44在電壓V1小於第二參考電壓Vref2時開啟第二比較信號V7，計時器34計算比較信號V3的持續時間Ts1或比較信號V7的持續時間Ts2，若交流電源10移除後持續時間Ts1及Ts2其中任何一個達到臨界時間Tpre，計時器34便觸發控制信號V6，反相驅動器36從控制信號V6產生的控制信號Vg因而導通放電開關QA或QB，建立起放電路徑洩放輸入電源濾波電容X-CAP。在圖8的計時器34中，反相器38、重設開關SWc、電容C1、電流源40及比較器42與圖4的實施例相同，但增加或閘46根據比較信號V3及V7產生信號V8給反相器38，不論比較信號V3或V7開啟都會開啟信號V8。在其他實施例中，亦可改為兩比較器32及44分別將洩放開關24的第二端的電壓V2與第一參考電壓Vref1及第二參考電壓Vref2比較，以判斷交流電流10是否移除。

圖9係在交流電壓VAC的正半週期移除交流電源10時，圖8的電路產生的波形圖，其中波形70係輸入電源濾波電容X-CAP的兩端之間的電壓Vcap經半波整流後的波形，波形58係電壓V1，波形58係第一參考電壓Vref1，波形72係第二參考電壓Vref2。參照圖7、圖8及圖9，在時間t1移除交流電源10時，電壓Vcap維持在移除瞬間的準位，如波形70所示，若此時的電壓V1大於第一參考電壓Vref1，則比較器32將持續已經開啟的比較信號V3，當比較信號V3持續的時間Ts1在時間t2達到臨界時間Tpre時，電壓V5會上升到時間設定電壓Vpre，如圖9中的波形62及64所示，因此控制信號Vg轉為低準位，第一放電開關QA的閘源極壓差Vgsa小於其臨界電壓Vt，第二放電開關QB的閘源極壓差Vgsb大於其臨界電壓Vt，即第一放電開關QA導通而第二放電開關QB切斷，高壓阻擋元件Q1及Q2與第一放電開關QA建立起放電路徑洩放輸入電源濾波電容X-CAP。

圖10係在交流電壓VAC的負半週期移除交流電源10時，圖8的電路產生的波形圖，在時間t1時，如波形52及72所示，電壓V1下降到小於第二參考電壓Vref2，因此比較器44開啟第二比較信號V7，在時間t2時，第二比較信號V7持續的時間Ts2達到臨界時間Tpre，電壓V5上升到時間設定電壓Vpre，如波形62及64所示，因此控制器22判斷交流電源10已被移除，控制信號Vg轉為低準位，導致第一放電開關QA的閘源極壓差Vgsa大於其臨界電壓Vt，第二放電開關QB的閘源極壓差Vgsb小於其臨界電壓Vt，即第一放電開關QA切斷而第二放電開關QB導通，高壓阻擋元件Q1及Q2與第二放電開關QB建立起放電路徑洩放輸入電源濾波電容X-CAP。

圖11係圖7的控制器22使用圖8的電路時模擬得到的結果，不論在電壓Vcap的波峰或波谷移除交流電源10，獨立式洩放積體電路裝置20皆可在1秒內將電壓Vcap降到安規的規範內。

圖12係圖7的控制器22的第二實施例，其中第一比較器32連接洩放開關24的第一端V1，將該端的電壓V1與參考電壓Vref1比較，在電壓V1大於參考電壓Vref1時開啟第一比較信號V3_1，第一計時器34在第一比較信號V3_1持續達到臨界時間Tpre時觸發第一控制信號V6_1，第一反相驅動器36從第一控制信號V6_1產生的控制信號Vga導通第一放電開關QA，第二比較器80連接洩放開關24的第二端V2，將該端的電壓V2與參考電壓Vref1比較，在電壓V2大於參考電壓Vref1時開啟第二比較信號V3_2，第二計時器82在第二比較信號V3_2持續達到臨界時間Tpre時觸發第二控制信號V6_2，第二反相驅動器84從第二控制信號V6_2產生的控制信號Vgb導通第二放電開關QB。圖12的計時器34及82的詳細電路可以參照圖4的實施例。

在不同的實施例中，亦可僅使用圖12中的一組電路來偵測洩放開關24的兩端V1及V2其中之一的電壓，以判斷交流電源10是否已被移除。

圖13係圖2中的自放電洩放電路的第三實施例，其中內部整流器30的兩輸入端分別連接兩接腳26及28，用以整流輸入電源濾波電容X-CAP的電壓Vcap產生受測電壓Vh，高壓阻擋元件Q1連接在內部整流器30的第一輸出端Vh及洩放開關24之間，用以箝制受測電壓Vh而產生受測電壓VS，由於高壓阻擋元件Q1箝制受測電壓VS的最大值，因此控制器22及洩放開關24可用低壓製程來製作，洩放開關24包括放電開關QA連接在高壓阻擋元件Q1及整流器30的第二輸出端之間，控制器22偵測受測電壓VS以判斷交流電源16是否被移除，在交流電源16移除後，控制器22導通放電開關QA使其與高壓阻擋元件Q1及整流器30建立起放電路徑供輸入電源濾波電容X-CAP放電。

圖14係圖13中的控制器22的實施例。參照圖14及圖5，比較器32比較受測電壓VS及參考電壓Vref1，受測電壓VS具有如圖5中所示的波形56，當受測電壓VS上升到大於參考電壓Vref1時，比較器32開啟比較信號V3，如波形60所示。計時器34計算比較信號V3持續的時間Ts，在移除交流電源16時，若受測電壓VS大於參考電壓Vref1，如在時間t3處的波形56及58所示，則比較器32將持續比較信號V3，直到時間t4時比較信號V3持續的時間Ts達到臨界時間Tpre，電壓V5上升到時間設定電壓Vpre，如波形62及64所示，計時器34觸發控制信號V6，反相驅動器36從控制信號V6產生的控制信號Vg轉為低準位，因而導通放電開關QA洩放輸入電源濾波電容X-CAP。

圖15係圖13的控制器22使用圖14的電路時模擬得到的結果，不論在電壓Vcap的波峰或波谷移除交流電源10，獨立式洩放積體電路裝置20皆可在1秒內將電壓Vcap降到安規的規範內。

10．．．交流電源

12．．．第一交流電源輸入端

14．．．第二交流電源輸入端

16．．．交直流界面

18．．．外部整流器

20．．．獨立式洩放積體電路裝置

22．．．控制器

24．．．洩放開關

26．．．第一接腳

28．．．第二接腳

30．．．內部整流器

32．．．比較器

34．．．計時器

36．．．反相驅動器

38．．．反相器

40．．．電流源

42．．．比較器

44．．．比較器

46．．．或閘

50．．．輸入電源濾波電容的兩端之間的電壓的波形

52．．．洩放開關的第一端的電壓的波形

54．．．洩放開關的第二端的電壓的波形

56．．．受測電壓的波形

58．．．參考電壓的波形

60．．．比較信號的波形

62．．．計時器中的電容的電壓的波形

64．．．時間設定電壓

66．．．控制信號的波形

70．．．輸入電源濾波電容的兩端之間的電壓經半波整流後的波形

72．．．第二參考電壓的波形

80．．．第二比較器

82．．．第二計時器

84．．．第二反相驅動器

圖1係習知的交直流電源轉換器連接交流電源處的交直流介面的電路圖；

圖2係根據本發明的交直流介面的電路圖；

圖3係圖2中的自放電洩放電路的第一實施例；

圖4係圖3中的控制器的實施例；

圖5係圖4的電路應用在圖3的控制器時所產生的波形圖；

圖6係圖3的控制器使用圖4的電路時模擬得到的波形圖；

圖7係圖2中的自放電洩放電路的第二實施例；

圖8係圖7中的控制器的第一實施例；

圖9係交流電源在正半週期被移除時，圖8的電路產生的波形圖；

圖10係交流電源在負半週期被移除時，圖8的電路產生的波形圖；

圖11係圖7的控制器使用圖8的電路時模擬得到的波形圖；

圖12圖7中的控制器的第二實施例；

圖13係圖2中的自放電洩放電路的第三實施例；

圖14係圖13中的控制器的實施例；以及

圖15係圖13的控制器使用圖14的電路時模擬得到的波形圖。

10．．．交流電源

12．．．第一交流電源輸入端

14．．．第二交流電源輸入端

16．．．交直流界面

18．．．外部整流器

20．．．獨立式洩放積體電路裝置

22．．．控制器

24．．．洩放開關

26．．．第一接腳

28．．．第二接腳

Claims (45)

1. 一種輸入電源濾波電容的自放電洩放電路，供連接在該輸入電源濾波電容的兩端之間，該自放電洩放電路包括：洩放開關，當導通時，其係連接在該輸入電源濾波電容的兩端之間；以及控制器，連接該洩放開關，在偵測到該輸入電源濾波電容的電壓持續超過一臨界值達到一臨界時間時導通該洩放開關，因而在該輸入電源濾波電容的兩端之間建立起一放電路徑，供該輸入電源濾波電容放電。
2. 如請求項1之自放電洩放電路，更包括兩高壓阻擋元件分別連接該洩放開關的兩端，以箝制該洩放開關的兩端的電壓。
3. 如請求項1之自放電洩放電路，其中該洩放開關包括兩放電開關反向串聯在該洩放開關的兩端之間，其間有一節點連接該控制器，且皆受該控制器控制。
4. 如請求項3之自放電洩放電路，其中該控制器包括：內部整流器，具有兩輸入端分別連接該洩放開關的兩端，對該洩放開關的兩端之間的電壓整流產生一受測電壓；比較器，連接該內部整流器，比較該受測電壓及一參考電壓，在該受測電壓大於該參考電壓時開啟一比較信號；以及計時器，連接該比較器，在該比較信號持續達到該臨界時間時觸發一控制信號，進而導通該兩放電開關其中之一。
5. 如請求項1之自放電洩放電路，其中該洩放開關包括兩放電開關反向並聯在該洩放開關的兩端之間，且皆受該控制器控制。
6. 如請求項5之自放電洩放電路，其中該控制器包括：兩比較器，皆連接該洩放開關的兩端其中之一，分別將該端的電壓與第一及第二參考電壓比較，該第一參考電壓大於該第二參考電壓，在該端的電壓大於該第一參考電壓時開啟第一比較信號，在該端的電壓小於該第二參考電壓時開啟第二比較信號；以及計時器，連接該兩比較器，在該第一或第二比較信號持續達到該臨界時間時觸發一控制信號，進而導通該兩放電開關其中之一。
7. 如請求項5之自放電洩放電路，其中該控制器包括：第一比較器，連接該洩放開關的兩端的第一端，將該第一端的電壓與一參考電壓比較，在該第一端的電壓大於該參考電壓時開啟第一比較信號；第一計時器，連接該第一比較器，在該第一比較信號持續達到該臨界時間時觸發第一控制信號，進而導通該兩放電開關之中的第一放電開關；第二比較器，連接該洩放開關的兩端的第二端，將該第二端的電壓與該參考電壓比較，在該第二端的電壓大於該參考電壓時開啟第二比較信號；以及第二計時器，連接該第二比較器，在該第二比較信號持續達到該臨界時間時觸發第二控制信號，進而導通該兩放電開關的第二放電開關。
8. 如請求項5之自放電洩放電路，其中該控制器包括：比較器，連接該洩放開關的兩端其中之一，比較該端的電壓及一參考電壓，在該端的電壓大於該參考電壓時開啟一比較信號；以及計時器，連接該比較器，在該比較信號持續達到該臨界時間時觸發一控制信號，進而導通該兩放電開關其中之一。
9. 如請求項1之自放電洩放電路，更包括內部整流器，其具有兩輸入端供分別連接該輸入電源濾波電容的兩端，以及兩輸出端讓該洩放開關連接於其間，並產生一受測電壓給該控制器。
10. 如請求項9之自放電洩放電路，更包括高壓阻擋元件連接在該內部整流器及洩放開關之間，箝制該受測電壓。
11. 如請求項9之自放電洩放電路，其中該控制器包括：比較器，比較該受測電壓及一參考電壓，在該受測電壓大於該參考電壓時開啟一比較信號；以及計時器，連接該比較器，在該比較信號持續達到該臨界時間時觸發一控制信號，進而導通該洩放開關。
12. 一種輸入電源濾波電容的獨立式洩放積體電路裝置，供連接在該輸入電源濾波電容的兩端之間，該獨立式洩放積體電路裝置包括：第一及第二接腳，供分別連接到該輸入電源濾波電容的兩端；洩放開關，當導通時，其係連接在該第一及第二接腳之間；以及控制器，連接該洩放開關，在偵測到該輸入電源濾波電容的電壓持續超過一臨界值達到一臨界時間時導通該洩放開關，因而在該輸入電源濾波電容的兩端之間建立起一放電路徑，供該輸入電源濾波電容放電。
13. 如請求項12之獨立式洩放積體電路裝置，更包括兩高壓阻擋元件分別連接在該第一接腳與洩放開關之間，以及該第二接腳與洩放開關之間，以箝制該洩放開關的兩端的電壓。
14. 如請求項12之獨立式洩放積體電路裝置，其中該洩放開關包括兩放電開關反向串聯在該洩放開關的兩端之間，其間有一節點連接該控制器，且皆受該控制器控制。
15. 如請求項14之獨立式洩放積體電路裝置，其中該控制器包括：內部整流器，具有兩輸入端分別連接該洩放開關的兩端，對該洩放開關的兩端之間的電壓整流產生一受測電壓；比較器，連接該內部整流器，比較該受測電壓及一參考電壓，在該受測電壓大於該參考電壓時開啟一比較信號；以及計時器，連接該比較器，在該比較信號持續達到該臨界時間時觸發一控制信號，進而導通該兩放電開關其中之一。
16. 如請求項12之獨立式洩放積體電路裝置，其中該洩放開關包括兩放電開關反向並聯在該洩放開關的兩端之間，且皆受該控制器控制。
17. 如請求項16之獨立式洩放積體電路裝置，其中該控制器包括：兩比較器，皆連接該洩放開關的兩端其中之一，分別將該端的電壓與第一及第二參考電壓比較，該第一參考電壓大於該第二參考電壓，在該端的電壓大於該第一參考電壓時開啟第一比較信號，在該端的電壓小於該第二參考電壓時開啟第二比較信號；以及計時器，連接該兩比較器，在該第一或第二比較信號持續達到該臨界時間時觸發一控制信號，進而導通該兩放電開關其中之一。
18. 如請求項16之獨立式洩放積體電路裝置，其中該控制器包括：第一比較器，連接該洩放開關的兩端的第一端，將該第一端的電壓與第一參考電壓比較，在該第一端的電壓大於該第一參考電壓時開啟第一比較信號；第一計時器，連接該第一比較器，在該第一比較信號持續達到該臨界時間時觸發第一控制信號，進而導通該兩放電開關的第一放電開關；第二比較器，連接該洩放開關的兩端的第二端，將該第二端的電壓與第二參考電壓比較，在該第二端的電壓大於該第二參考電壓時開啟第二比較信號；以及第二計時器，連接該第二比較器，在該第二比較信號持續達到該臨界時間時觸發第二控制信號，進而導通該兩放電開關的第二放電開關。
19. 如請求項16之獨立式洩放積體電路裝置，其中該控制器包括：比較器，連接該洩放開關的兩端其中之一，比較該端的電壓及一參考電壓，在該端的電壓大於該參考電壓時開啟一比較信號；以及計時器，連接該比較器，在該比較信號持續達到該臨界時間時觸發一控制信號，進而導通該兩放電開關其中之一。
20. 如請求項1之獨立式洩放積體電路裝置，更包括內部整流器，其具有兩輸入端分別連接該兩接腳，以及兩輸出端讓該洩放開關連接於其間，並產生一受測電壓給該控制器。
21. 如請求項20之獨立式洩放積體電路裝置，更包括高壓阻擋元件連接在該內部整流器及洩放開關之間，箝制該受測電壓。
22. 如請求項20之獨立式洩放積體電路裝置，其中該控制器包括：比較器，比較該受測電壓及一參考電壓，在該受測電壓大於該參考電壓時開啟一比較信號；以及計時器，連接該比較器，在該比較信號持續達到該臨界時間時觸發一控制信號，進而導通該洩放開關。
23. 一種輸入電源濾波電容的洩放方法，該輸入電源濾波電容連接在兩交流電源輸入端之間，該洩放方法包括下列步驟：(a)　在該兩交流電源輸入端之間連接一洩放開關，該洩放開關在該兩交流電源輸入端連接一交流電源時係為開路；以及(b)　在偵測到該輸入電源濾波電容的電壓持續超過一臨界值達到一臨界時間時導通該洩放開關，因而在該輸入電源濾波電容的兩端之間建立起一放電路徑，供該輸入電源濾波電容放電。
24. 如請求項23之洩放方法，更包括箝制該洩放開關的兩端的電壓。
25. 如請求項23之洩放方法，其中該步驟b包括下列步驟：對該洩放開關的兩端之間的電壓整流產生一受測電壓；比較該受測電壓及一參考電壓，在該受測電壓大於該參考電壓時開啟一比較信號；以及在該比較信號持續達到該臨界時間時導通該洩放開關。
26. 如請求項23之洩放方法，其中該步驟b包括下列步驟：將該洩放開關的兩端其中之一的電壓分別與第一及第二參考電壓比較，該第一參考電壓大於該第二參考電壓，在該端的電壓大於該第一參考電壓時開啟第一比較信號，在該端的電壓小於該第二參考電壓時開啟第二比較信號；以及在該第一或第二比較信號持續達到該臨界時間時導通該洩放開關。
27. 如請求項23之洩放方法，其中該步驟b包括下列步驟：將該洩放開關的兩端的第一端的電壓與第一參考電壓比較，在該第一端的電壓大於該第一參考電壓時開啟第一比較信號；在該第一比較信號持續達到該臨界時間時導通該洩放開關；將該洩放開關的兩端的第二端的電壓與第二參考電壓比較，在該第二端的電壓大於該第二參考電壓時開啟第二比較信號；以及在該第二比較信號持續達到該臨界時間時導通洩放開關。
28. 如請求項23之洩放方法，其中該步驟b包括下列步驟：將該洩放開關的兩端其中之一的電壓與一參考電壓比較，在該端的電壓大於該參考電壓時開啟一比較信號；以及在該比較信號持續達到該臨界時間時導通洩放開關。
29. 如請求項23之洩放方法，其中該步驟b包括下列步驟：對該輸入電源濾波電容的兩端之間的電壓整流產生一受測電壓；比較該受測電壓及一參考電壓，在該受測電壓大於該參考電壓時開啟一比較信號；以及在該比較信號持續達到該臨界時間時導通洩放開關。
30. 如請求項29之洩放方法，更包括箝制該受測電壓。
31. 一種交直流界面，供連接在兩交流電源輸入端之間，該交直流界面包括：外部整流器，具有兩輸入端分別連接該兩交流電源輸入端；輸入電源濾波電容，連接在該兩交流電源輸入端之間；洩放開關，當導通時，其係連接在該兩交流電源輸入端之間；以及控制器，連接該洩放開關，在偵測到該輸入電源濾波電容的電壓持續超過一臨界值達到一臨界時間時導通該洩放開關，因而在該輸入電源濾波電容的兩端之間建立起一放電路徑，供該輸入電源濾波電容放電。
32. 如請求項31之交直流界面，其中該洩放開關及控制器在同一積體電路裝置中。
33. 如請求項31之交直流界面，更包括兩高壓阻擋元件分別連接該洩放開關的兩端，以箝制該洩放開關的兩端的電壓。
34. 如請求項33之交直流界面，其中該洩放開關、控制器及兩高壓阻擋元件在同一積體電路裝置中。
35. 如請求項31之交直流界面，其中該洩放開關包括兩放電開關反向串聯在該洩放開關的兩端之間，其間有一節點連接該控制器，且皆受該控制器控制。
36. 如請求項35之交直流界面，其中該控制器包括：內部整流器，具有兩輸入端分別連接該洩放開關的兩端，對該洩放開關的兩端之間的電壓整流產生一受測電壓；比較器，連接該內部整流器，比較該受測電壓及一參考電壓，在該受測電壓大於該參考電壓時開啟一比較信號；以及計時器，連接該比較器，在該比較信號持續達到該臨界時間時觸發一控制信號，進而導通該兩放電開關其中之一。
37. 如請求項31之交直流界面，其中該洩放開關包括兩放電開關反向並聯在該洩放開關的兩端之間，且皆受該控制器控制。
38. 如請求項37之交直流界面，其中該控制器包括：兩比較器，皆連接該洩放開關的兩端其中之一，分別將該端的電壓與第一及第二參考電壓比較，該第一參考電壓大於該第二參考電壓，在該端的電壓大於該第一參考電壓時開啟第一比較信號，在該端的電壓小於該第二參考電壓時開啟第二比較信號；以及計時器，連接該兩比較器，在該第一或第二比較信號持續達到該臨界時間時觸發一控制信號，進而導通該兩放電開關其中之一。
39. 如請求項37之交直流界面，其中該控制器包括：第一比較器，連接該洩放開關的兩端的第一端，將該第一端的電壓與第一參考電壓比較，在該第一端的電壓大於該第一參考電壓時開啟第一比較信號；第一計時器，連接該第一比較器，在該第一比較信號持續達到該臨界時間時觸發第一控制信號，進而導通該兩放電開關的第一放電開關；第二比較器，連接該洩放開關的兩端的第二端，將該第二端的電壓與第二參考電壓比較，在該第二端的電壓大於該第二參考電壓時開啟第二比較信號；以及第二計時器，連接該第二比較器，在該第二比較信號持續達到該臨界時間時觸發第二控制信號，進而導通該兩放電開關的第二放電開關。
40. 如請求項37之交直流界面，其中該控制器包括：比較器，連接該洩放開關的兩端其中之一，比較該端的電壓及一參考電壓，在該端的電壓大於該參考電壓時開啟一比較信號；以及計時器，連接該比較器，在該比較信號持續達到該臨界時間時觸發一控制信號，進而導通該兩放電開關其中之一。
41. 如請求項31之交直流界面，更包括內部整流器，其具有兩輸入端供分別連接該輸入電源濾波電容的兩端，以及兩輸出端讓該洩放開關連接於其間，並產生一受測電壓給該控制器。
42. 如請求項41之交直流界面，其中該洩放開關、控制器及內部整流器在同一積體電路裝置中。
43. 如請求項41之交直流界面，更包括高壓阻擋元件連接在該內部整流器及洩放開關之間，箝制該受測電壓。
44. 如請求項43之交直流界面，其中該洩放開關、控制器、內部整流器及高壓阻擋元件在同一積體電路裝置中。
45. 如請求項31之交直流界面，其中該控制器包括：比較器，比較該受測電壓及一參考電壓，在該受測電壓大於該參考電壓時開啟一比較信號；以及計時器，連接該比較器，在該比較信號持續達到該臨界時間時觸發一控制信號，進而導通該洩放開關。