TW201304372A

TW201304372A - 電源控制器與控制方法

Info

Publication number: TW201304372A
Application number: TW100123892A
Authority: TW
Inventors: Siarhei Kalodka; Chien-Liang Lin; Sergey Gaitukevich
Original assignee: Shamrock Micro Devices Corp
Priority date: 2011-07-06
Filing date: 2011-07-06
Publication date: 2013-01-16
Also published as: TWI429177B

Abstract

電源控制器與控制方法，適用於控制一功率開關。該功率開關連接至一電感元件。該電源控制器包含有一時窗產生器、一感測器、以及一邏輯控制器。該時窗產生器用以提供最短以及最長時間信號，分別指示一最短時間以及一最長時間的流逝。該感測器用以偵測該電感元件的一端，以產生一觸發信號。在該最短時間尚未流逝之前，該邏輯控制器用以防止該功率開關被開啟，在該最長時間流逝後，強迫該功率開關被開啟，以及當該觸發信號被致能時，開啟該功率開關。。

Description

電源控制器與控制方法

本發明大致上相關於電源供應器以及運用其中的控制方法。。

電源供應器是用來將外來電源(可能是市電也可能是電池)，轉換成其中核心電路(core circuit)所需要的電源。對於當今的電子產品而言，一般都必須設計的節能減碳，以表示對地球盡一份心力。所以，電能轉換效率(conversion efficiency)，也就是針對負載的輸出電能以及從電池或是市電所抽取之輸入電能，兩者的比例，就變成一個很重要的指標。如果電源供應器自己本身所消耗的能量越少，這電源供應器的電能轉換效率就會越高。

不論是理論或是實際操作上，準諧振(quadrature resonance，QR)電源供應器都已經被證明比其他大部分的電源供應器，工作的比較有效率。這是因為QR電源供應器中的功率開關大致上是在零電壓或是零電流切換，達到了大致上無能量損耗之切換(lossless switching)。

第1圖顯示一返馳式電源供應器8，可以操作在QR模式。電路10顯示了返馳式架構，具有功率開關15、一變壓器的主繞組(primary winding)PRM以及二次側繞組(secondary winding)SEC、一二極體、以及一電流偵測電阻。當功率開關15開啟時，功率開關15短路，主繞組PRM開始儲能。當功率開關15關閉時，功率開關15開路，二次側繞組SEC就透過二極體釋能，對輸出端OUT供電。回饋電路20監視了輸出端OUT，據以在回饋端FB上產生回饋信號V_FB。依據回饋信號V_FB，電源控制器18控制了功率開關15的開啟時間(ON time)T_ON或是關閉時間(OFF time)T_OFF。當回饋信號V_FB越高時，便意味著輸出功率就需要更高，才得以維持在輸出端OUT上的電壓。操作電源供應器12在電源端VCC提供了操作電源V_CC，對電源控制器18供電。電阻14把輔助繞組AUX的一端連接到電源控制器18的零電流偵測端ZCD，以提供變壓器的狀態資訊。

第2A圖以及第2B圖分別顯示在不同負載時，零電流偵測端ZCD上之電壓信號V_ZCD的波形。第2A圖對應到一個比較重的負載；第2B圖對應到一比較輕的負載。從第2A圖與第2B圖中可以看出，當變壓器放電完畢之後，電壓信號V_ZCD就會開始震盪，然後依序產生電壓波谷VLY₁、VLY₂、VLY₃等。如果負載越輕，放電完畢的時間就會越早，那電壓波谷出現的時間點也會越早。一個操作在QR模式下的電源供應器可以設計在任何一個電壓波谷出現時，才開始進行下一開關週期中的儲能。第3圖顯示開關頻率f_CYC與回饋端FB上回饋信號V_FB的關係，其中，開關頻率f_CYC是開關週期T_CYC的倒數，而開關週期是開啟時間T_ON與關閉時間T_OFF的總和。開啟時間T_ON指的是功率開關開啟時的時間；關閉時間T_OFF指的是功率開關關閉的時間。舉例來說，第3圖中的曲線22₁顯示的是，當功率開關15在電壓波谷VLY₁出現時就切換時，V_FB跟f_CYC的關係。曲線22₂顯示的是，當功率開關15在電壓波谷VLY₂出現時就切換時，V_FB跟f_CYC的關係。以此類推。如同第3圖所示，如果一個電源供應器是設計在特定的電壓波谷切換的話，那回饋信號V_FB越低，開關頻率f_CYC就不幸的越高。越高的開關頻率f_CYC，就會需要有越多的電能來對一功率開關的控制端進行充放電，所以可能會導致一個比較低的轉換效率。

本發明之實施例提供一種電源控制器，適用於控制一功率開關。該功率開關連接至一電感元件。該電源控制器包含有一時窗產生器、一感測器、以及一邏輯控制器。該時窗產生器用以提供最短以及最長時間信號，分別指示一最短時間以及一最長時間的流逝。該感測器用以偵測該電感元件的一端，以產生一觸發信號。在該最短時間尚未流逝之前，該邏輯控制器用以防止該功率開關被開啟，在該最長時間流逝後，強迫該功率開關被開啟，以及當該觸發信號被致能時，開啟該功率開關。

本發明之實施例提供一種控制方法，用以控制一功率開關，該功率開關耦接至一電感元件。該控制方法包含有：偵測該電感元件的一端，以產生一觸發信號；當該觸發信號被致能時，開啟該功率開關；在一最短時間尚未流逝之前，防止該功率開關被開啟；以及，在一最長時間流逝後，強迫該功率開關被開啟。

在以下實施例中，相同或是類似符號所代表的元件或是信號，表示相同或是類似的元件或是信號，其可能的變化，為業界具有一般知識能力者，可以依據本說明書的教導，所能推知。為精簡的緣故，本說明書將不再累述。

以下將以返馳式電源供應器，來作為本發明的實施例。只是，本發明並不限制於返馳式電源供應器。本發明也可以適用於其他架構的電源供應器，像是降壓電源供應器(bulk converters)、升降壓電源供應器(bulk-boost converter)、升壓電源供應器(boost converter)等等。

第4圖舉例了適用於第1圖中的返馳式電源供應器8的一電源控制器30。比較器32、延遲電路(delay circuit)33以及脈衝產生器(pulse generator)36一起，等同一種感測器，偵測輔助繞組AUX的一端，來產生觸發信號S_PLS中的脈衝(pulse)，其中每個脈衝大致對應到在零電流偵測端ZCD的電壓波谷所出現的時間。時窗產生器40提供了最短以及最長時間信號，S_MIN與S_MAX，分別指示一最短時間T_MIN以及一最長時間T_MAX的流逝。邏輯控制器38具有數個邏輯閘，控制SR紀錄器34的S端，且決定何時功率開關15要被開啟(ON)。只有在最短時間信號S_MIN被致能時，也就是最短時間T_MIN過去了之後，觸發信號S_PLS才有可能通過邏輯控制器38，而被致能的觸發信號S_PLS才能夠設置(set)SR紀錄器34。換言之，在最短時間T_MIN還沒有過去之前，邏輯控制器38會防止功率開關15被開啟。萬一觸發信號S_PLS沒有被致能，且最長時間T_MAX也過去了，最長時間信號S_MAX就會強制的設置(set)SR紀錄器34，而功率開關15就被強迫開啟，而返馳式電源供應器就進入下一個開關循環。當電流偵測端CS上的信號V_CS超過比較器42之反向輸入端的電壓時，SR紀錄器34就被重置(reset)，而功率開關15被關閉(OFF)。因此，在回饋端FB上的回饋信號V_FB大致決定了信號V_CS的電壓峰值，或是大致決定了在一開關循環中傳輸到輸出端OUT的電能。

第5圖舉例了時窗產生器40，其接收設置信號S_SET，輸出最短以及最長時間信號，S_MIN與S_MAX。當設置信號S_SET被致能時，斜坡信號V_RMP就是接地，電壓為0V。當設置信號S_SET被禁能時，斜坡信號V_RMP就開始上升，其斜率是被電壓控制電流源70的輸出電流所決定，而電壓控制電流源70則是被回饋端FB上的回饋信號V_FB所控制。回饋信號V_FB大致代表了在輸出端OUT上之負載所需求的電功率。當斜坡信號V_RMP超過參考信號V_REFL與V_REFH時，就會分別致能最短以及最長時間信號S_MIN與S_MAX，也分別表示最短時間T_MIN以及最長時間T_MAX已經過去了。參考信號V_REFL應該要比參考信號V_REFH低，所以最短時間信號S_MIN會被比較早致能。如果電壓控制電流源70所輸出的電流減小了，斜坡信號V_RMP的斜率就變小，因此斜坡信號V_RMP就需要花比較久的時間才會到達參考信號V_REFL與V_REFH，所以最短時間T_MIN以及最長時間T_MAX都會變長。業界具有一般技術者可以從以上說明與圖示中得知，最短時間T_MIN以及最長時間T_MAX大概是等比例。

第6圖顯示了第4圖與第5圖中的一些信號波形。從上到下，第6圖中的波形有零電流偵測端ZCD上的電壓信號V_ZCD、比較器32所輸出的信號S_DET、延遲電路33所輸出的信號S_DLY、脈衝產生器36所輸出的觸發信號S_PLS、在SR紀錄器34之S端上的設置信號S_SET、閘端GATE上的閘信號S_GATE、第5圖中的斜坡信號V_RMP、以及從比較器42所輸出的最短時間信號S_MIN。在時間點t₁時，設置信號S_SET上的脈衝開啟了功率開關15，且把斜坡信號V_RMP接地。開啟時間T_ON大致上是由回饋信號V_FB所決定，因此，閘信號S_GATE在時間點t₂時改變，這導致了電壓信號V_ZCD的上升，信號S_DET的邏輯值改變，以及之後信號S_DLY之邏輯值的改變。信號S_DLY可以設計在信號S_DET變化後一段延遲時間T_delay才切換其邏輯值。在時間點t₃時，因為放電完畢，電壓信號V_ZCD第一次掉到低於接近0伏特的參考電壓V_TH-ZCD，所以再經過延遲時間T_delay後，信號S_DLY出現了上升緣，然後也導致了脈衝產生器36所輸出的觸發信號S_PLS出現了一個脈衝。在時間點t₄之前，斜坡信號V_RMP一直是低於參考信號V_REFL，所以最短時間信號S_MIN的邏輯值也都是維持在0，因此，觸發信號S_PLS上的任何脈衝都會被擋住，而無法到達SR紀錄器34的S端，所以SR紀錄器34的S端的邏輯值維持在0。時間點t₄時，最短時間T_MIN已經過去了，斜坡信號V_RMP超過參考信號V_REFL，所以最短時間信號S_MIN轉態變成邏輯上的1。因此，在時間點t₅時，觸發信號S_PLS的脈衝就可以通過而變成設置信號S_SET，來開啟功率開關15，而進入下一個開關循環。如同第6圖所示，只要延遲時間T_delay設計的好，每一個觸發信號S_PLS中的脈衝就可以代表電壓信號V_ZCD中相對應的一個電壓波谷之出現時間。也因此，在時間點t₅時，電壓波谷VLY₃出現，而功率開關15被開啟，所以大致上實現了QR模式的操作。

第7圖中有兩張圖，上半部顯示了最短時間T_MIN與最長時間T_MAX對於回饋信號V_FB的變化，而下半部顯示了最高頻率f_MAX與最低頻率f_MIN對於回饋信號V_FB的變化。如同最短時間T_MIN指的是第4圖中電源控制器30可以開啟功率開關的最早時間，最短時間T_MIN的倒數，1/T_MIN，就定義了電源控制器30可以操作的最高頻率f_MAX。一樣的道理，最長時間T_MAX的倒數，1/T_MAX，定義了電源控制器30可以操作的最低頻率f_MIN。

只要適當的設計，電壓控制電流源70可以實現第7圖中的曲線。舉例來說，當回饋信號V_FB低於參考電壓V_REF2時，電壓控制電流源70所輸出的電流大約是在一個相對來說比較低的定值；當回饋信號V_FB從參考電壓V_REF2往參考電壓V_REF3接近時，電壓控制電流源70所輸出的電流隨之線性地增加；當回饋信號V_FB高過參考電壓V_REF3時，電壓控制電流源70所輸出的電流大約是在一個相對來說比較高的定值。從第7圖中可以發現，當回饋信號V_FB介於參考電壓V_REF2與參考電壓V_REF3之間時，最短時間T_MIN會隨著回饋信號V_FB增加而降低。

第8圖中的曲線50顯示第4圖中的電源控制器30的開關頻率f_CYC與回饋信號V_FB的關係。第8圖中的虛線，大致上重現了第7圖中的最低頻率f_MIN以及最高頻率f_MAX，以及第3圖中開關頻率f_CYC與回饋信號V_FB的關係。從以上的教導中可以推導出，電源控制器30開啟功率開關15的時間點，大概會在最短時間T_MIN之後的最早電壓波谷所出現的時間，而不可以晚於最長時間T_MAX。所以，曲線50的所在位置，就被限制在最高頻率f_MAX與最低頻率f_MIN之間，且大致跟隨了曲線22₁、22₂、22₃等中最高的那一個。從第8圖中可以發現，在輕載時，回饋信號比較低，而開關頻率f_CYC也比較低，因為功率開關的切換時間點，可能移到了比較晚發生的電壓波谷出現的時間點。在每一次的開關循環中，功率開關15的控制端就被充放電一次，也就需要一定的能量。比較低的開關頻率f_CYC，意味著用比較少的能量來對功率開關15的控制端充放電，所以可以增加在輕載時的轉換效率。

如同第8圖所示，對於回饋信號V_FB非常高時的高重載而言，開關頻率f_CYC有可能大致上停留在由最低頻率f_MIN所定義的一個定值，這可能引發有電磁干擾(EMI)之風險。第9A圖與第9B圖分別顯示兩種時窗產生器60a與60b。時窗產生器60a與60b可以取代時窗產生器40，其採用了抖頻(jitting)的技術，可能可以避免EMI之風險。除了第5圖中所示的時窗產生器40中的架構之外，時窗產生器60a與60b，每個都有一個計數器66。舉例來說，計數器66大約以數百毫秒(millisecond)為周期，循環的變化他的數位輸出S₀~S_n，而開關頻率f_CYC的每個開關週期大概是數個微秒(microsecond)。在時窗產生器60a中，數位類比轉換器72接收數位輸出S₀~S_n，而產生相對應且非常小的電流I_JIT，因此，對電容充電的總電流，就會隨著時間而抖動。在時窗產生器60b中，因為數位輸出S₀~S_n隨著時間在改變，所以電容陣列76的等效電容值也隨著時間改變或是抖動。因為充電電流或是等效電容值在抖動，所以，對於一固定的回饋信號V_FB而言，最高頻率f_MAX與最低頻率f_MIN就不再是兩個固定不變的常數，而是會跟著抖動。如果第4圖中的電源控制器30中的時窗產生器40以時窗產生器60a或60b實施的話，第10圖顯示了電源控制器30的開關頻率f_CYC與回饋信號V_FB之間的可能關係。在第10圖中，代表最高頻率f_MAX與最低頻率f_MIN的曲線是用三條線的虛線來表示，代表最高頻率f_MAX與最低頻率f_MIN會隨著時間抖動。因此，對於回饋信號V_FB非常高時的高重載而言，開關頻率f_CYC不會停留在一個定值，而是隨著最低頻率f_MIN而抖動。

依據本發明所實施的一電源控制器，可以在功率開關上的跨壓大約到達一電壓波谷時，才開啟功率開關，所以大致上可以實現無能量損耗之切換。對於重載狀況而言，這個電壓波谷可以是第一電壓波谷。對於輕載或是無載而言，因為開關頻率f_CYC被限制在最高頻率f_MAX與最低頻率f_MIN之間，所以這個電壓波谷可以是第二、第三、甚至是更後面的電壓波谷。對於輕載或是無載而言，因為最高頻率f_MAX與最低頻率f_MIN都會變低，所以開關頻率f_CYC也會變低，可以節省一些對於功率開關的控制閘充放電所需要的能量。對於非常重的重載來說，抖動最低頻率f_MIN可以降低或是防止電磁干擾(EMI)的問題。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

8．．．返馳式電源供應器

10．．．電路

12．．．操作電源供應器

14．．．電阻

15．．．功率開關

18．．．電源控制器

20．．．回饋電路

22₁、22₂、22₃．．．曲線

30．．．電源控制器

32．．．比較器

33．．．延遲電路

34．．．SR紀錄器

36．．．脈衝產生器

38．．．邏輯控制器

40．．．時窗產生器

42．．．比較器

50．．．曲線

60a、60b．．．時窗產生器

66．．．計數器

70．．．電壓控制電流源

72．．．數位類比轉換器

76．．．電容陣列

AUX．．．輔助繞組

CS．．．電流偵測端

FB．．．回饋端

f_CYC．．．開關頻率

f_MAX．．．最高頻率

f_MIN．．．最低頻率

GATE．．．閘端

I_JIT．．．電流

OUT．．．輸出端

PRM．．．主繞組

S₀~S_n．．．數位輸出

S_DET．．．信號

S_DLY．．．信號

SEC．．．二次側繞組

S_GATE．．．閘信號

S_MIN．．．最短時間信號

S_MAX．．．最長時間信號

S_PLS．．．觸發信號

S_SET．．．設置信號

t₁~t₅．．．時間點

T_CYC．．．開關週期

T_delay．．．延遲時間

T_MAX．．．最長時間

T_MIN．．．最短時間

T_OFF．．．關閉時間

T_ON．．．開啟時間

V_CC．．．操作電源

VCC．．．電源端

V_CS．．．信號

V_FB．．．回饋信號

VLY₁、VLY₂、VLY₃．．．電壓波谷

V_REFH、V_REFL．．．參考信號

V_REF2、V_REF3．．．參考電壓

V_RMP．．．斜坡信號

V_TH-ZCD．．．參考電壓

V_ZCD．．．電壓信號

ZCD．．．零電流偵測端

第1圖顯示一返馳式電源供應器。

第2A圖以及第2B圖分別顯示在不同負載時，零電流偵測端ZCD上之電壓信號V_ZCD的波形。

第3圖顯示開關頻率f_CYC與回饋端FB上回饋信號V_FB的關係。

第4圖舉例了適用於第1圖中的返馳式電源供應器8的一電源控制器。

第5圖舉例了一時窗產生器。

第6圖顯示了第4圖與第5圖中的一些信號波形。

第7圖上半部顯示了最短時間T_MIN與最長時間T_MAX對於回饋信號V_FB的變化，而下半部顯示了最高頻率f_MAX與最低頻率f_MIN對於回饋信號V_FB的變化。

第8圖中的曲線50顯示第4圖中的電源控制器30的開關頻率f_CYC與回饋信號V_FB的關係。

第9A圖與第9B圖分別顯示兩種時窗產生器。

第10圖顯示了電源控制器30的開關頻率f_CYC與回饋信號V_FB之間的可能關係。