TW201202931A - Emulated electrically erasable (EEE) memory and method of operation - Google Patents

Description

201202931 六、發明說明： 【發明所屬之技術領域】 本揭示内容大致係關於記憶體系統，且更具體言之係關 於一種操作一仿真電氣可抹除（EEE)記憶體之方法。 本申請案已在美國以於2010年4月29曰申請之專利申請 案第12/769795號提出中請。 【先前技術】 仿真電氣可抹除（EEE)記憶體通常使用一隨機存取記憶 體及電氣可抹除之一非揮發性記憶體，其經組合以提供一 記憶體系統，該記憶體系統之大小與該隨機存取記憶體之 大小相當’而較一正常非揮發性記憶體具有增強之耐久 性。這係使用遠大於該隨機存取記憶體之一非揮發性記憶 體而達成，但是EEE記憶體操作如同其僅為該隨機存取記 憶體之大小。因此，該EEE記憶體仿真具有一減小之大小 (其係被該EEE記憶體所使用）但具有增強之耐久性之一電 氣可抹除記憶體。此在耐久性為非常重要之情形（諸如， 資料經常更新且必須以一非揮發性方式儲存之汽車及工業 應用）中有用。 因此，增強耐久性之成本增加了該非揮發性記憶體之記 憶體大小，其使裝置更昂貴。因此，對達成有效耐久性同 時進一步避免由於增加記憶體大小而引起之成本増加存在 一持續之需求。 【實施方式】 本發明係藉由實例之方式而繪示且不受附圖限制，其中 155223.doc 201202931 類似參考符號表示相同元件。在圖中之元件係為簡單清楚 地繪示且不一定按比例繪製。 在一態樣中，一仿真電氣可抹除（EEE)記憶體且有一 讀及具有比該RAM更大容量之一nvm，其中麗縮係用 於使用額外容量。當資料為相對高動態係由於有規則地更 新資料之大部分而非有規則地更新資料之—小部分時，有 益地延遲-壓縮過程之開始之時序。對於—給定數量之 NVM，此Μ縮之延遲增加了系統之时久性，尤其在該資料 為南動態時。此係藉由參考圓式及以下說明而更好地理 解。 在一實施例中，一快閃記憶體係用作為該NVM。在-實 例中:及如本文所使用，程式化指將一邏輯位準〇儲存至 -位兀晶格及抹除指將一邏輯位準W存至一位元格。然 而，在替代實施例中，程式化可指將—邏輯位準增存: 一位元格及抹除可指將—邏輯位準〇儲存至一位元格。一 邏輯位準〇亦可稱為-㈣低及—邏輯位準丨亦可 輯高。 如在本文令所使用’術語「匯流排」係用於指可用於傳 輸-或多個各.種類型之資訊（諸如，資料、位址、控制或 狀態）之複數個信號或導體。如本文中所討論該等導體 可繪示或描述為-單—導體、複數個導體、單向導體或雙 向導體。然而’不同實施例可改變該等導體之實施方案二 例如，可使用分離之單向導體而非雙向導體，且反之亦 然。此外’可用連續地或以-時間多工方式傳輸多個信號 I55223.doc -5- 201202931 m體代替該等複數個導體。同樣地，載送多個信 號之早—導體可分成載送此等信號子集之各種不同導體。 因此，對於傳輸信號存在許多選擇。 「在：文中使用術语「斷言」㈤_)或「設定」卜叫及 否疋j (negate)(或「未斷言」（和繼⑴或「清除」（士訂)) 係分別指將—信號、狀態位元或類似設備轉譯為其邏輯真 或邏輯假之狀態。若該邏輯真狀態為—邏輯位準卜則該 邏輯假狀態為一遲親#维 迺輯位準〇。且若該邏輯真狀態為一邏輯 位準〇，則該邏輯假狀態為一邏輯位準1。 圖1以方塊圓形式繪示包含一處理器14、可包含一主記 隐體之其他模組16 '一系統互連12及一 EEE記憶體系統 18(其亦可稱為_ s己憶體系統或―非揮發性記憶體系統）之 一系統1〇。處理器14、其他模組16及EEE記憶體系統18之 各者係雙向耗合至系統互連i 2。EEE記憶體系統^ 8包含一 RAM 20、一記憶體控制器22、包含一嵌入式快閃24之一 非揮發性記憶體（NVM)23。RAM 2〇係雙向耦合至系統互 連12且至記憶體控制器22。記憶體控制器22係耦合至^乂^ 23且控制嵌入式快閃24之操作。一重設信號係提供至處理 器14及記憶體控制器22。此重設信號可為（例如）系統1〇之 一全域重設信號。 處理器14可為任何類型之處理器（諸如，一微處理器、 數位信號處理器等），或可為任何類型之可存取EEE記憶體 系統18之互連主控器。在一形式中，系統互連12係一系統 匯流排。可使用其他形式之互連，包含（例如）交錯式互 155223.doc 201202931 • 冑、點至點連接及光學且無線傳輸技術。其他模組16可包 含任何類型之模組，舉例而言，諸如另一記憶體、另__處 理器、另-互連主控器、—周邊設備、一輸入/輸出…⑺ • 纟置等。或者，在系統1〇中不存在其他模組。 . 在㈣+，處判14可w絲請求（It A或冑入存取

請求）至記憶體系統18。來自處理之存取請求（立包含 一存取位址）及相關寫人資料（在—寫人存取之情況下）係提 供至RAM 20。在-讀出存取之情況中，RAM 2〇提供處理 器14儲存於所接收之存取位址位置處之資料。在-寫入存 取情況中，RAM 2G將所接收之寫人資料儲存於該所接收 之存取位址位置處。在一寫入存取情況中，記憶體控制器 2 2可摘測R a M 2 G之_更新且選擇性地儲存該所接收之存 取位址及相關寫入資料至嵌入式快閃24。例如，在RAM 2〇之一更新(一寫入)之情況中，該所接收之存取位址及相 關寫入資料係用於形成在下一個可用位址處寫入至喪入式 快閃2 4之-記錄。此下一個可用位址邏輯上係相繼於在嵌 式决門之f接裳載期間被裝載之一位置。（注意，參 考圖1該所接收之存取位址可作為一位址提供至u ' 二相關寫人資料可作為資料提供至敢人式快閃24。）在 實例中，右當别儲存於該RAM位置處之值不同於與該 位置之寫入存取請求相關之新的寫入值，則僅執行對 應於該RAM更新之記錄之寫人。以此方式，1“快閃24 可儲存已用-更持久之方式更新之ram 之值。此上文 斤^田述之操作說明了為什麼RAM 20顯示為-仿真RAM之 155223.doc 201202931 原因。當RAM 20斷電時，其 丹 < 貢枓遺失。在恢復通電 時，該RAM之值可自快閃記 ]己隐體23恢復，快閃記憶體23在 斷電時不遺失其之資料。快 、1 °己憶體23及嵌入式快閃24具 有比RAM 20更大之一健存容量。 RAM 20具有用於儲存2 〇4 8個办^ 子個位兀組之容量。嵌入式快 閃記憶體24具有16個區段，i中 "中各£奴具有用於儲存256 個記錄之容量D么印料&人 I己錄包含兩個位元組，*中該兩個位元 組在RAM 20之連續位置中。快 . 一/ T陕閃之一益處在於其之低成 本，這係由於其之高密度。快閃之一缺點（其起因於高密 度架構)在於抹除未用於-位元基礎或甚至-記錄基礎 上。在此描述_，一區段被視為可w „。 攸优马了以一早一抹除而抹除之 快閃記憶體之最小單元…單一抹除可使用一數字(諸 如，五十個）抹除脈衝而達成。各抹除脈衝係應用至所有 被抹除之特定區段。因此，最初，在入斗w μ 琅初嵌入式快閃記憶體24為 儲存所有1024個中的可能為2位元έ 〇 π说tl且《5己錄之初始狀態將 填充四個區段。當操作繼續時，有許多充滿資料之區段 (其包含當前被填充之一者）被參考為填滿/作用。另一群組 之區段將被抹除且準備寫入，在非揮發性記憶體之情況中 可稱為準備程式化。為防止大多數資料未改變且—小部分 經歷多數之改變的一情況’其考慮需要保持四個區段2

緒，由於在需要抹除具有最舊的資料之區段時將需要大量 的更新。 S 圖2繪示諸區段被寫入且抹除時嵌入式快閃記憶體以之 内容之一進展。嵌入式快閃24包括區段30、32、34、％、 155223.doc 201202931 38 、 40 、 42 、 44 46、48、50、52、54、56 及 58(30 至 58)。 時間to為在操作期 間之一狀態，其中區段3 6、3 8、 40 42 44 46、48、50、52及54完全充滿資料且區段56 係在填滿/作用㈣中。區段58、30、32及34被抹除且準 備寫入。區#又58將在下—個被寫入。在此實例中，時間⑺ 係寫入區奴56期間之時間，其中需判定壓縮是否應該開 始。此可能為下一個寫入將在下-個區段中之情形，其在 此情況中將為區段58。在此情況中，壓縮為抹除一區段之 過％其包3將有效資料寫人具有待寫人之可用空間之區 k中。在此情況中，下一個被抹除之區段為區段％ ;考量 最舊的區段係因為其具有最久以前被寫入之資料。區段38 中的貝料具有比寫人區段36中的資料更新的寫人資料。因 此，存在於區段36中的有效資料將需要被寫入區段56中 (右區段56之空間仍然可用）或區段58中（其作為下一個具有 可用空間之區段）。如圖2中所示，例如，在時間⑺，最舊 的區段（區段36)具有25個有效記錄且次舊的區段（區段38) 具有50個有效s己錄。分別在區段36及38中的此等υ及$〇個 有效記錄可稱為固著記錄。各具有256個記錄、25個記錄 及50個記錄之區段3〇至58為高動態記錄之實例。為抹除區 k 36僅需寫入25個記錄，且同樣地，為抹除區段3 8僅需寫 入50個記錄。在此情況中，假定區段％已完全寫滿，在嵌 入式快閃24中有四個區段可用於寫入，其意謂在時間t〇時 在當前快閃空間中有1〇24(4χ256)個剩餘位址可用，其等可 稱為可用空間。在高動態資料之此情況中，無需開始壓縮 155223.doc 201202931 給定可用空間數之區段3 6。換言之，所給定之高動態資料 存在的可用空間比所需要的可用空間更大。計算動態活動 性之一方式為考慮抹除之位址空間中的所使用記錄位址總 數除以有效記錄數。因此，對於區段3 6，在時間t0時的動 態活動性為256除以25。動態活動性越高數值越高。 時間tl顯示，區段58已變為填滿/作用區段，但是由於高 動態活動性，存在於該最舊的區段（區段36)中的有效資料 未寫入區段58中。因此，由於區段3〇、32及34之該動態活 動性及可用空間，壓縮過程被延遲且未開始。當操作繼續 時，區段5 8開始填充直至最後達到另一判定點，其中判定 相對於該最舊的區段壓縮是否應該開始。此外在操作期 間，各種區段（包含區段36及38)中的一些有效資料可能已 更新’亦減少了該等區段中的有效資料。 時間t2顯示嵌入式快閃24，其顯示區段“及“分別更新 為20及40個有效記錄，且該區段刊再次由於該高動態活動 性未遭受壓縮。區段36未遭受壓縮之此判定亦係基於區段 38之一相對高之動態活動性。繼續操作直至達到另一判定 點以使區段3 6遭受到壓縮。 時間⑽示嵌入式快閃24，其顯示該區段36通過將其有 效資料寫入至區段32 ’已抹除，1現顯示為就緒，因而已 受到壓縮。區段32現在為填滿/作用區段且區段^為填 滿。此顯示區段38中有多出5個有效記錄經更新至另一區 段使得該區段38現在具有35個有效記錄。若區段％在時間 t〇時已遭受壓縮，則區段38(具有至少1〇個額外寫入，區段 155223.doc •10· 201202931 36具有5個及區段38具有5個）在時間t3時已執行壓縮，減少 耐久性。 圖3顯示一流程圖60，其顯示應用至圖1及圖2之系統1〇 及嵌入式快閃24之過程。在步驟62中，執行下一個記錄之 更新。在此被執行後，在步驟64中，該動態活動性（dyn) 通過將所使用之位址數除以一預定位址範圍中的有效記錄 數而計算。此之一實例為將可能記錄數除以該最舊的區段 中的有效記錄數。可在每次有記錄被寫入之時或諸如當填 充該填滿/作用區段之其他時間作此判定。亦在步驟64中 計算當前嵌入式快閃空間中的剩餘位址數（REMAIN)，該 剩餘位址數為待寫入之可用空間而沒有（諸如）藉由抹除而 獲知的更多空間之數。此可為在該填滿/作用區段加上就 緒區段中用於寫入記錄之可用空間數。在步驟66中，判定 是否開始壓縮或繼續更新。若DYN超過一臨限值A及 REMAIN超過一臨限值B，則繼續更新。無論dyn為多 大將存纟，點’在该點上可用空間數為如此低以致於該 壓縮必須開始。如圖3由张士，你ug m m ..

縮。達成 -〜心、…叫I工町个尚女開始壓縮。達成 DYN及 REMAIN 之 tih 镂舌 4曼准^

之臨限值。 I55223.doc 201202931 觀察該動態活動性之另-方式為將在考慮施予壓縮之該 特定位址範圍上更新的不同位址數與在該位址範圍中的總 位址數比較。 因此，可見，藉由考量具有一NVM之—仿真記憶體中的 動態活動性’可改良該NVM之耐久性。存在該動態活動性 容許延遲壓縮之情形（否則某可採永久方式完成），產生在 執行該壓縮時來自該延遲之經改良之耐久性。 現在應瞭解已提供一種方法，當需要確保有足夠可用空 間來執行更新時允許對於各更新週期進行_部分資料之傳 送或一部分寫入過程，而無須一次實行大量資料之傳送及 完全的抹除過程而於其發生時引起一大幅延遲。 本發明描述一種使用一系統之方法，該系統具有擁有複 數個用於儲存資訊之區段之一仿真記憶體且具有一控制電 路。該方法包含計算所使用之位址數除以該仿真記憶體之 一預定位址範圍中的有效記錄數以形成一分率。該方法進 一步包含計算所使用之位址數除以該仿真記憶體之一預定 位址範圍中的有效記錄數以形成一分率。該方法進一步包 含計算該仿真記憶體之一當前所使用的空間中的剩餘位址 數’該等剩餘位址未用於儲存資訊。該方法進一步包含判 定所計算之該分率是否大於一第一預定數且判定該剩餘位 址數是否大於一第二預定數。該方法進一步包含若該分率 大於該第一預定數且該剩餘位址數亦大於該第二預定數， 則使用該仿真記憶體之該當前所使用的空間回應於任何後 續更新請求’否則判定需要該仿真記憶體之一壓縮且將有 155223.doc 12 201202931 效資料複製至該仿真記憶體之一可用區段。該方法可進一 步包括實施該仿真記憶體之該等複數個區段作為兩個區 段，該兩個區段之一第一個為具有所使用之位址空間之一 第一部分及剩餘位址之一第二部分之該仿真記憶體之該當 刖所使用之空間，且該兩個區段之一第二個為一空的儲存 空間。該方法可進一步包括以多個區段實施該仿真記憶體 之該等複數個區段，具有複數個區段之該仿真記憶體之一 第一部分不留持資料，該仿真記憶體之該等複數個區段之 或多者被指派為該仿真記憶體之該當前所使用之空間， 其中該當前所使用之空間之_部分為剩餘位址數，該等剩 餘：址未用於儲存資訊。該方法可進一步包括判定該第一 預疋數作為-數’其係該仿真記憶體之該當前所使用之空 間中的剩餘有效位址數之一函數，該等剩餘有效位址當前 未儲存資訊。該方法可進一步包括判定該第二預定數作為 一數，其係料算之該㈣之-函數。該方法可進-步包 括回應於更新該仿真記憶體中的一記錄之一請求而計算所 使用之位址數除以有效記錄數且計算剩餘位址數。該方法 可具有步特性為麼縮進_步包括抹除該等複數個區 段中的一最舊的填滿區段且在該抹除之後複製有效資訊至 該最舊的填滿區段β 本發明亦描述-種系統，其包含一仿真記憶體及一記伊 ，控制器。該仿真記憶體具有複數個用於依序儲存資訊之 該記憶體控制器係輕合至該仿真記憶體且係用於計 异所使用之位址數除以該仿真記憶體之—預定位址 155223.doc -13- 201202931 的有效記錄數以形成一分率，計算該仿真記憶體之一當前 所使用之空間中的剩餘位址數，該等剩餘位址未用於儲存 資訊，且判定所計算之一分率百分比是否大於一第一預定 數且判定該剩餘位址數是否大於一第二預定數其中若該 分率百分比大於該第一預定數且該剩餘位址數亦大於該第 二預定數’則該記憶體控制器使用該仿真記憶體之該當前 所使用之空間回應於任何後續更新請求，否則判定需要該 仿真記憶體之一壓縮且將有效資料複製至該仿真記憶體之 可用區段。該仿真§己憶體可進一步包括兩個區段，該兩 個區段之一第一個為具有所使用之位址空間之一第一部分 及剩餘位址之一第一部分之該仿真記憶體之該當前所使用 之空間，且該兩個區段之一第二個為一空的儲存空間。該 仿真記憶體可進一步包括多個區段，具有複數個區段之該 仿真記憶體之一第一部分不固執資料，該仿真記憶體之該 等複數個區段之一或多者可指派為該仿真記憶體之該當前 所使用之區段，其中該當前所使用之區段之—部分為剩餘 位址數，該等剩餘位址未用於儲存資訊。該系統可具有一 進一步特性為該記憶體控制器判定該第一預定數作為一 數，其係該仿真記憶體之該當前所使用之空間中的該剩餘 有效位址數之一函數，該等剩餘有效位址當前未儲存資 訊。該系統可具有一進一步特性為該記憶體控制器判定該 第二預定數作為一數，其係該分率百分比之一函數。該系 統可具有一進一步特性為該記憶體控制器藉由抹除該等複 數個區段中的一最舊的填滿區段且在該抹除後複製有效資 155223.doc •14- 201202931 訊至該最舊的填滿區段勃 阿匕仅而執仃該壓縮。該系統可具有一進 步特性為§亥記憶體控制哭^ & 二 器回應於更新該仿真記憶體中的 一 έ己錄之一請求而執行該計算。 本發明亦描述一種传用_ .j. 種便用糸統之方法，該系統具有一隨 機存取記憶體、具有複數個用於储存資訊之區段之一仿真 記憶體，&一記憶體控制器。該方法包含計算該仿真記憶 體之-預定位址範圍中的記錄數，該等記錄之更新次數多 於一第一預定數。該方法進一步包含計算該仿真記憶體之 一當刖所使用之空間中的剩餘位址數，該等剩餘位址未用 於儲存資訊。該方法進一步包含判定該記錄數是否大於一 弟一預疋數且判定該剩餘位址數是否大於一第三預定數。 該方法進一步包含若該記錄數大於該第二預定數且該剩餘 位址數亦大於該第三預定數，則使用該仿真記憶體之該當 前所使用的空間回應於任何後續更新請求，否則判定需要 該仿真記憶體之一壓縮且將有效資料複製至該仿真記憶體 之一可用區段。該方法可進一步包含實施該仿真記憶體之 該等複數個區段作為兩個區段’該兩個區段之一第一個為 具有所使用之位址空間之一第一部分及剩餘位址之一第二 部分之該仿真記憶體之該當前所使用之空間，且該兩個區 段之一第二個為一空的儲存空間。該方法可進一步包含以 多個區段實施該仿真記憶體之該等複數個區段，具有複數 個區段之該仿真記憶體之一第一部分不留持資料，該仿真 記憶體之該等複數個區段之一或多者被指派為該仿真記憶 體之該當前所使用之空間，其中該當前所使用的空間之一 155223.doc • 15- 201202931 部分為剩餘位址數，該等剩餘位址未用於儲存資訊。該方 法可進一步包含判定該第二預定數作為一數，其係該仿真 記憶體之該當前所使用之空間中的剩餘有效位址數之一函 數’該等剩餘有效位址當前未儲存資訊。該方法可進一步 包含判定該第三預定數作為~數’其係該仿真記憶體中的 該記錄分率之一函數，該等記錄之更新次數多於該第一預 定數。該方法可進一步包含回應於更新該仿真記憶體中的 一記錄之一請求而計算該記錄數且計算該剩餘位址數。 因為實施本發明之設備係（在大多數情況下）由為熟習此 項技術者所熟知之電子組件及電路組成，故為理解且瞭解 本發明之基本概念且為不模糊本發明或分散本發明之教 示，將如上文所繪示在以不比認為必要更大程度地解釋電 路細節。 此外，例如，在一實施例中，系統1〇之所繪示之元件為 位於一單一積體電路上或一相同裝置内的電路。或者，系 統10可包含任何數量之分離的積體電路或彼此互連之分離 裝置。例如，EEE記憶體系統18可位於與處理器】4相同之 -積體電路上或位於一分離之積體電路上。記憶體系統18 可為一嵌入式記憶體系統或一獨立式記憶體系統。其他模 組16亦可位於分離之積體電路或裝置上。 a此外，㉟習此項技術者將認知，上文所描述之操作之功 ，間的界限僅具有闡釋性。多個操作之功能性可組合成 -早-操4乍’及/或一單一操作之功能性可分佈於額外操 作中。此外’替代實施例可包含―特^操作之多個情況， I55223.doc •16- 201202931 ‘ i操作之順序在各種其他實施例中可改變。 儘管本發明參考特定實施例在此處描述’在賴離如下 文闡釋於申請專利範圍令的本發明之範圍下，可作各種修 ' 夂化例如，特定記憶體大小’區段大小及記錄大小 •被描述為一實例，但是可使用其他大小。因此，該說明及 附圖係被視為一閣釋性的而不是一限制性的意義，且希望 所有此等修改包含在本發明的範圍内。不希望此處描述之 關於特定實施例的任何優點、優勢或問題的解決方案解釋 為任何或所有技術方案的一關鍵的、必需的，或本質的特 徵或元件。 如本文所使用，術語「輕合」不希望被限制為—直接搞 合或一機械耦合。 一此外，如本文所使用，術語「―」《「―個」被定義為 一個或多於-個°此外，即使當相同技術方案包含該前導 片。。一個或多個」或「至少一」及不定冠詞諸如「_」 或「一個」時，在申請專利範圍中諸如「至少一」及「一 個或多個」之前導片語的使用不應被解釋為暗示由該不定 冠詞「一」或「一個」前導的另一技術方案元件限制任何 . 含有此前導的技術方案元件之特定技術方案為僅含有—此 * 元件之發明。定冠詞的使用亦如此。 除非另外陳述，否則術語諸如「第一」及「第二」被用 於任意地在該等術語描述的該等元件之間區別。因而，希 望該等術語不必然指示該等元件之時間上的或其他的優先 順序。 155223.doc •17- 201202931 【圖式簡單說明】 圖1从一方塊圖形式繪示在實施本發明.之一實施例有用 的一系統（使用一非揮發性記憶體之一仿真電氣可抹除記 憶體）；及 圖2以方塊圖形式繪示根據該實施例之顯示於進展操作 狀態中的該非揮發性記憶體；及 圖3係顯示包含該實施例之一更一般的解決方案之一流 程圖。 【主要元件符號說明】 10 系統 12 系統互連 14 處理器 16 其他模組 18 EEE記憶體系統

20 仿真RAM 22 記憶體控制器 23 非揮發性記憶體 24 嵌入式快閃 155223.doc .18_

Claims (1)

1. 201202931 七、申請專利範圍： 1. 在一種具有擁有複數個用於儲存資訊之區段之一仿真記 憶體及控制構件之系統中，一種方法包括： 計算所使用之位址數除以該仿真記憶體之一預定位址 範圍中的有效記錄數以形成一分率； 計算該仿真記憶體之一當前所使用之空間中的剩餘位 址數，該等剩餘位址未用於儲存資訊； 判定所計算之該分率是否大於一第一預定數且判定該 剩餘位址數是否大於一第二預定數；及 若該分率大於該第一預定數且剩餘位址數亦大於該第 一預疋數’則使用該仿真記憶體之一當前所使用之空間 回應於任何後續更新請求，否則判定需要該仿真記憶體 之一壓縮且將有效資料複製至該仿真記憶體之一可用區 段。 2. 如請求項1之方法，其進一步包括： 實施該仿真記憶體之複數個區段作為兩個區段，該兩 個區段之一第一個區段為具有所使用之位址空間之—第 一部分及剩餘位址之一第二部分之該仿真記憶體之該當 前所使用之空間’及該兩個區段之一第二個區段為一空 的儲存空間。 3. 如請求項1之方法，其進一步包括： 以多個區段實施該仿真記憶體之複數個區段，具有複 數個區段之該仿真記憶體之一第一部分不留持資料，該 仿真記憶體之該等複數個區段之一或多者被指派為該仿 155223.doc 201202931 :記憶體之該當前所使用之空間，其中該當前所使用之 空間之-部分為_位址數，該等剩餘位址未用於儲存 資訊。 4. 如請求項丨之方法，其進一步包括·· "疋4第預定數作為_數，其係該仿真記憶體之該 當前所使用之空間中的剩餘有效位址數之一函數，該等 剩餘有效位址當前未儲存資訊。 5. 如請求項丨之方法，其進一步包括： 判定該第二預定數作為—數，其係所計算之該分率之 一函數。 6. 如請求項1之方法’其進一步包括： 回應於更新該仿真記憶體中的一記錄之一請求而計算 所使用之位址數除以有效記錄數且計算剩餘位址數。 7· 士明求項1之方法’其中壓縮進一步包括抹除該等複數 個區段中的-最舊的填滿區段且在抹除之後複製有效資 訊至該最舊的填滿區段。 8. —種系統，其包括： 一仿真記憶體，其具有複數個用於依序儲存資訊之區 段；及 -記憶體控制器’其搞合至該仿真記憶體，該記憶體 控制器計算所使用之位址數除以該仿真記憶體之一預定 位址範圍中的有效記錄數以形成一分率，計算該仿真記 憶體之一當前所使用之空間中的剩餘位址數，該等剩餘 位址未用於儲存資訊，且判定所計算之一分率百分比是 155223.doc 201202931 否大於一第一預定數且判定該剩餘位址數是否大於一第 一預定數，其中若該分率百分比大於該第一預定數且該 剩餘位址數亦大於該第二預定數，則該記憶體控制器使 用·»亥仿真S己憶體之該當前所使用之空間回應於任何後續 更新請求，否則判定需要該仿真記憶體之一壓縮且將有 效資料複製至該仿真記憶體之一可用區段。 9.如睛求項8之系統，其中該仿真記憶體進一步包括兩個 區段，該兩個區段之一第一個為具有所使用之位址空間 之第一部分及剩餘位址之一第二部分之該仿真記憶體 之該當前所使用之空間，且該兩個區段之一第二個為一 空的儲存空間。 1 〇·如凊求項8之系統，其中該仿真記憶體進一步包括多個 區段，具有複數個區段之該仿真記憶體之一第一部分不 留持資料’該仿真記憶體之該等複數個區段之一或多者 被指派為該仿真記憶體之該當前所使用之空間，其中該 當前所使用之空間的一部分為剩餘位址數，該等剩餘位 址數未用於儲存資訊。 11. 如請求項8之系統，其中該記憶體控制器判定該第一預 定數作為一數，其係該仿真記憶體之該當前所使用之空 間中的剩餘有效位址數之一函數，該等剩餘有效位址當 前未儲存資訊。 12. 如請求項8之系統，其中該記憶體控制器判定該第二預 定數作為一數，其係該分率百分比之一函數。 13. 如請求項8之系統，其中該記憶體控制器回應於更新該 155223.doc 201202931 仿真記憶體中的一記錄之一請求而執行該計算。 14. 15. 16. 如請求項8之系統’其中該記憶體控制器藉由抹除該等 複數個區射的-最舊的填滿區段且在該抹除之後複製 有效資訊至該最舊的填滿區段而執行該壓縮。 在一種具有隨機存取記憶體、擁有複數個用於儲存資訊 之區段之一仿真記憶體及一記憶體控制器之系統中，一 種方法包括： 計算該仿真記憶體之一預定位址範圍中的記錄數該 等記錄更新次數多於一第一預定數； 計算該仿真記憶體之-當前所使用之空間中的剩餘位 址數’該等剩餘位址未用於儲存資訊； 判定該記錄數是否大於一第二預定數且判定該剩餘位 址數是否大於一第三預定數；及 若該記錄數大於該第二預定數且該剩餘位址數大㈣ 第三預定數’則使㈣仿真記憶體之該#前所使用之々 間回應於任何後續更新請求，^_定需要該仿真記: 體之-I缩且將有效資料複製至該仿真記憶體之—可用 區段β 如請求項15之方法’其進一步包括： 貫施该仿真記憶體之該等複數個區段為兩個區段，該 兩個區段之一第一個為具有所使用之位址空間之一第一〆 部分及剩餘位址之一第二部分 丨刀& °茨怀異s己憶體之該當前 所使用之空間，及該兩個區 丨U匕仅之第一個為一空的儲存 空間。 155223.doc 201202931 • 17·如請求項I5之方法，其進一步包括： 以多個區段貫施該仿真記憶體之該等複數個區段，具 有複數個區段之該仿真記憶體之一第一部分不留持資 - 料，該仿真記憶體之該等複數個區段之一或多者被指派 . 為該仿真記憶體之該當前所使用之空間，其中該當前所 使用之空間之一部分為剩餘位址數，該等剩餘位址未用 於儲存資訊。 18. 如請求項15之方法，其進一步包括： 判疋边第一預疋數作為一數，其係該仿真記憶體之該 虽刖所使用之空間中的剩餘有效位址數之一函數，該等 剩餘有效位址當前未儲存資訊。 19. 如請求項15之方法，其進一步包括： 判疋4第—預疋數作為一數，其係該仿真記憶體中的 該記錄分率之一函數，該等記錄更新次數多於該第一預 定數。 20. 如請求項15之方法，其進一步包括： 回應於更新該仿真記憶體中的一記錄之一請求而計算 該記錄數且計算該剩餘位址數。 I55223.doc