TW201106690A - Methods and apparatus for high dynamic operation of a pixel cell - Google Patents

Description

201106690 六、發明說明： 【發明所屬之技術領域】 本文中所闡述之實施例大體而言係關於成像器件，且更 特定而言係關於用於提供一成像器件之高動態運作之方法 及裝置。 【先前技術】 諸多可攜式電子器件（例如相機、蜂巢式電話 '個人數 位助理（PDA)、MP3播放器、電腦及其他器件）包含用於捕 獲影像之一成像器。一成像器之一個實例係一互補金屬氧 化物半導體（「CMOS」）成像器。— CM〇s成像器包含像素 之-聚焦平面陣列，該等像素中之每一者包含上覆一基板 用於在忒基板之下伏部分中累積光生電荷之至少一個光電 感測器。每-像素可包含用於將電荷自該光電感測器轉移 至儲存區域之至少一個電子器件（例如一電晶體）。 每像素具有對應请出電路，該對應讀出電路包含：至 少-電荷儲存區域，其連接至輸出電晶體之問極；一輸出 源極隨耦器電晶體；—重設電晶體’其用於將該電荷儲存 品域重又肖定電荷位準；及一列控制電晶體，其用於 選擇I·生地將該#出電路連接至_行線路。該電荷儲存區域 :構造為-浮動擴散區域。每一像素可具有獨立的讀出電 可採用共同元件像素架構（CEPA)，其可包含共享一 單個讀出電路組之多個像素。 统稱I?「包：一光電感測器)及其對應讀出電路在本文中 象素電路」。在-CMOS成像器中，一像素電 146742.doc 201106690 路之主動元件執行如下必要Λ . r 乂要功庇(1)光子至電荷轉換； (2)累積影像電荷；（3)將儲在ρs J肝保# S域重-至—已知狀態；（ 伴隨電荷放大將電荷轉移至儲存區域；（5)選擇—像素電路 ㈣讀出；及（6)輸出並放大表示—重設位準及像素電荷之 -信號。可在光電荷自初始電荷累積區域移至儲存區域時 放大該電荷。儲存區域虚夕番贫 a 埤處之電何通常由一源極隨耦器輸出 電晶體轉換為一像素輪出電壓。 圖1圖解說明用於—成像器（例如_CM〇s成像器）之—像 素陣列中之一典型四個電晶體（4T)像素電路ι〇〇。像素電 路100包含具有-光電感測器102(例如，—光電感測器、 光電二極體、光閘或光電導體)及一轉移電晶體120之一像 素。像素電路100亦包含讀出電路，#包含組態為一浮動 擴散區域刚之-儲存區域、—重設電晶體13〇、—源極隨 耦器電晶體140及一列選擇電晶體15〇。當藉由一轉移控制 信號τχ啟動轉移電晶體12〇時，該至少一個光電感測器 1〇2藉由轉移電晶體120連接至浮動擴散區域ι〇6。重設電 晶體130連接於浮動擴散區域1〇6與一陣列像素供應^壓 vAA之間。一重設控制信號RST用於啟動重設電晶體， 該重设電晶體將浮動擴散區域丨06重設至對應於陣列像素 供應電壓VAA之一預定重設電壓，如此項技術中所熟知。 源極隨耦器電晶體140使其閘極連接至浮動擴散區域106 且連接於陣列像素供應電壓VAA與列選擇電晶體丨50之間。 源極隨耦器電晶體140將儲存於浮動擴散區域106處之電荷 轉換成一電輸出信號《列選擇電晶體15〇可由一列選擇信 146742.doc 201106690 號RS控制用於選擇性地將一輸出信號自源極隨耦器 電曰曰體140輸出至行線路108上。在一 CMOS成像器中，傳 統地針對每—像素電路產生兩個輸出信號；—個輸出信號 係在重設浮動擴散區域1〇6之後所產生之一重設信號 V0PIX_RST，另一輸出信號係在電荷自光電感測器！ 〇2轉移 至浮動擴散區域106之後所產生之一影像或光信號 vOPIX_slG。此過程通常稱為「相關雙重取樣」或「cds」。 輸出彳σ號VOPIX RST、v〇pix siG選擇性地儲存於—取樣及保 持電路（未顯示）中。 影像感測器（例如採用習用像素電路100之—影像感測 器)—具有-特性動態範圍。動態範圍係指可由—影像感測 器容納於一單個像素資料訊框中的入射光之範圍。期望具 有-影像感測器，該影像感測器具有—高動態範圍以成像 產生高動態範圍入射信？虎之場f ’例如具有向外的窗戶之 室内房間、具有混合陰影及明亮太陽光之戶外場景、組合 人工照明及陰影之夜間場景及諸多其他場景。 一影像感測器之動態範圍通常界定為其最大非飽和信號 對其雜訊在黑暗條件下之標準偏差之比率。該動態範圍由 該感測器之電荷飽和位準限制在一上限，且由用於產生數 位影像之類比至數位轉換器之雜訊所施加限制及/或量化 限定限制在一下限。當一影像感測器之動態範圍太小而不 能容納經成像場景之光強度之變化（例如，因具有一低飽 和位準）時，可發生影像失真。 當於一整合週期期間所捕獲且轉換成電荷之入射光大於 146742.doc 201106690 光電感測器之雷并紗七—θ # -啫存谷1時發生與習用像素電路中之電 何產生相關聯之一 电 門題。在一像素電路之一光電感測器曝 — ，射光（其產生超出該光電感測器之容量之一電 :)之隋形下’任何額外光子至電荷轉換將需要某一電荷 戌漏逃離光電二搞t _ 品域02。通常，此茂漏導致電荷遷 移至毗鄰像素電路，從而引起串擾。 一另卜田在整合週期期間所產生之電荷於轉移期間自 光電感測器輸出至浮動擴散區域1〇6時丨量殘餘電荷可 仍留在光電感測器中。該殘餘電荷導致—後續所捕獲影像 中^荷累積過量且可導致光電感測器更快速地超出其最 大合篁’藉此導致過量電荷溢流至b比鄰像素。此不期望之 光電感測器處之電荷溢流現象稱為高光溢出…。。⑹⑽且 可在所得輸出影像中產生若干垂直及/或水平條紋。 •已對此高光溢出問題提出之—個解決方案係—多個曝光 模式，其中取樣並組合於多個曝光週期期間於—光電感測 器區域中產生之電荷。舉例而言，可以一雙重曝光模式運 作像素’其中在_第一取樣運作期間經由像素電路之輸 出電路輸出於-第-曝光週期T1期間於-光電感測器區域 (例如’舉例而言，圖i之光電二極體1〇2)中產生之一第一 電荷VI。接著，重設該光電感測器區域，且在一第二取樣 運作期間經由像素電路之輸出電路輸出於一第二曝光週期 T2期間於光電感測器區域中產生之一第二電荷V2。雖然 夕個曝光運作允許像素電路100之一較高動態範圍，但 多個電荷產生及取樣循環導致訊框速率降低。此外，需要 146742.doc 201106690 用於儲存多個取樣電荷之線緩衝器，從而導致像素電路之 較馬所需晶粒大小及/或一較低填充率。 已提出之又一解決方案係一橫向溢流模式，其中光生電 待產生於一光電轉換區域（例如，舉例而言，光電二極體 1〇2)中，且若該光生電荷超出該光電轉換區域之一預定臨 限值，則該光生電荷之一過量部分在一第一曝光週期丁丨之 後轉移至像素電路之一浮動擴散區域（舉例而言，圖丨之浮 動擴散區域106)。可藉由將-「軟轉移」㈣施加至將該 光電轉換區域與該浮動擴散區域分開之一轉移電晶體（例 如，圖1之轉移電晶體丨2〇)之一閘極來轉移該過量部分， 其中該軟轉移信號係小於跨越該轉移電晶體完全轉移電荷 所需之電壓的一電壓。 可藉由重δ又浮動擴散區域（例如藉由將一重設信號施加 至圖1中之重設電晶體130)丟棄該過量電荷，或另一選擇 為，可對S亥過量電荷取樣。將於第一曝光週期τ〗期間產生 之剩餘電荷以及於一第二曝光週期Τ2期間產生之任一額外 電荷轉移至浮動擴散區域中且經取樣以產生一輸出像素信 號V〇PlX_S1G。不管是丟棄還是取樣過量電荷¥1，為計及過 里電荷，當以橫向溢流模式運作時必須根據像素電路之一 和J n十真輸出像素h號v〇pix_siG，該拐點係轉移電晶 體之軟轉移信號及/或所得臨限電壓VTH之一因子。雖然一 橫向轉移模式增加像素之動態範圍，但必須校準像素電路 之該拐點（與臨限電壓Vth相關），從而需要像素電路之一 額外讀出循環，且因此導致一降低之訊框速率及/或添加 146742.doc 201106690 之雜訊。 已提議用於克服上述問題之又—解決方案（如圖2中所顯 示且如(舉例而言)讓予給美光科技股份有限公司之美國專 利第7,238,977 B2號中所聞述，該美國專利之揭示内容以 全文引用的方式併入本文十）係提供具有一抗高光溢出電 晶體260之一像素電路2〇〇。如圖2中所顯示像素電路2〇〇 類似於圖1之4T像素電路1〇〇，但具有一額外電晶體26〇。 在像素電路200之一整合週期期間，當光電轉換區域 1〇2(其可係一光電感測器、光電二極體、光閘或光電導體 中之任一者）變得電荷飽和時，抗高光溢出（AB)電晶體260 將-些過量電荷轉移至與AB電晶體26〇相關聯之一汲極區 262。汲極區262可（舉例而言）連接至一像素電壓Vaa，且 過量電荷在不被取樣之情形下係丟棄至A B電晶體2 6 〇之汲 極區262中。所提出之像素電路2〇〇設計相比於習用像素電 路100(圖1)有效地增加動態範圍，然而，所提出之像素電 路200亦具有缺點。由於過量電荷未被取樣，因此若欲完 全計及過量電荷，則讀出電壓v〇pixsK}必須計及跨越AB電 晶體260之汲極區262轉移之過量電荷。CM〇s電晶體（例如 AB電晶體260)在晶圓與晶圓之間且通常在電晶體與電晶體 之間具有一高的臨限電壓偏差。此偏差導致像素電路與像 素電路之間所儲存電荷之量的一不確定乃因每一電晶體 (包含抗高光溢出電晶體）之臨限電壓可不同。像素電路與 像素電路之間電荷儲存之不同由於像素與像素之間電晶體 260之障壁咼度之不一致性而導致一成像器陣列中之固定 I46742.doc 201106690 型樣雜訊（FPN)，從而導致降低之影像品質。 一最佳像素電路具有一高動態範圍（其具有一可預測回 應）、一低晶粒大小及高填充率、一高訊框速率之潛在可 能及低雜訊。因此，需要具有經改良飽和回應及較低高光 溢出潛在可能但具有降低之由上文所闡述之先前所提出解 決方案導致其他效應之潛在可能之一像素電路。 【實施方式】 於以下詳細說明中，參照其中可實踐本發明之各種具體 貫施例。為使熟習此項技術者能夠實踐本發明，充分詳細 地闡述此等實施例，且應理解，亦可採用其他實施例，且 可在不背離本發明之精神或範嘴之情形下作出結構及邏輯 改變。 本揭示内容包含經組態用於改良高動態範圍運作之一像 素電路之貫施例。該像素電路及運作本文中所闡述之像素 電路之方法藉由以下方式來提供增加之動態範圍：取樣可 超出光電轉換區域之一容量之一光生電荷，同時不需要 臨限值校準（如上文所闡述之橫向溢流模式中所要求）或者 1卜線緩衝器或多個非重疊取樣週期（如上文所闡述之雙 曝光模式中所要求實施例包含：一像素電路，其具 有4於光電轉換區域與另一儲存區域之間的經組態以由一 儲存電晶體連接之一儲存區域；以及以橫向溢流及雙重曝 光模式運作該像素電路之方法。 Θ 3 員示經組態用於根據本文中所闡述之實施例運作之 像素電路300。像素電路300包含一光電感測器302(例 146742.doc 201106690 如，一光電感測器、光電二極體、光閘或光電導體）及一 轉移電晶體320。像素電路300亦包含讀出電路，其包含組 態為一浮動擴散區域306之一讀出儲存區域、一重設電晶 體330、一源極隨輕is電晶體340及一列選擇電晶體350。 像素電路300亦包含用於儲存來自光電感測器3〇2之光生電 荷之一儲存區域304。像素電路300亦可包含一抗高光溢出 電晶體360，該抗高光溢出電晶體在一抗高光溢出信號施 加至抗南光溢出電晶體360之閘極ab時將光電感測器3 〇2 連接至一抗高光溢出沒極區域362。抗高光溢出汲極區域 362可連接至一陣列像素供應電壓Vaa或在電荷方面與產生 於光電感測器302中之光生電荷相反之另一電磨。 儲存區域304藉由儲存電晶體31〇(其可組態為一全域快 門電晶體）與光電感測器302分開。光電感測器3〇2在施加 至閘極S G之一儲存控制信號啟動儲存電晶體3丨〇時連接至 儲存區域304。儲存電晶體310之閘極SG可組態為一全域快 門閘極，其中同時運作一陣列之所有像素之所有快門閘極 3 10。儲存區域304在施加至閘極τχ之一轉移控制信號啟 動轉移電晶體320時藉由轉移電晶體32〇連接至浮動擴散區 域306。重設電晶體330連接於浮動擴散區域3〇6與陣列像 素供應電壓VAA之間。施加至閘極RST之一重設控制信號 用於啟動重設電晶體330，該重設電晶體將浮動擴散區域 306重設至一已知狀態（亦即，至對應於陣列像素供應電壓 VAA之一預定重設電壓）。 源極隨耦器電晶體340使其閛極連接至浮動擴散區域3〇6 i46742.doc •10· 201106690 且連接於陣列像素供應電屢 翌Vaa與列選擇電晶體350之間。 源極隨耦器電晶體34〇將 mm上 于储存於汙動擴散區域306處之電荷 轉換成一電輸出信號。列 J 擇電晶體350可藉由將一列選 擇信號施加至閘極Rs批生丨、 工制以便選擇性地將輸出信號 V0P丨x(其可包含下文所闡 + 阐之之運作之方法中之輸出信號 ν〇ριχ」或V0PIX ,中之一去斗、々 ~ 者或多者）自源極隨耦器電晶體340 輸出至行線路3〇8上。可佶田「上 厂 了使用 相關雙重取樣」或 。⑽」（如此項技術中所熟知）取樣行線路则上之輸出信 5虎 V〇pix 0 圖4至7圖解說明運作一傻音 冢言電路（例如像素電路300)及 對應成像器組件（下文參照圖8進一步闡述）之方法，盆中施 加信號以運作該像素電路之組件。一成像器控制電路 1076(圖8)可經組態以控制列及行驅動器電路iw2、ms以 使得驅動電壓可施加至儲存電晶體31〇之閘極阳及轉移電 晶體320之閘極TX(圖3)以及可選抗高光溢出電晶體⑽之 閘極A Β。閘極S G、τ χ及R s可經組態以用於滾動快門運作 或全域快門運作。然而，下文所闡述之方法不限於盆中由 一控制電路控制運作之實施例，且可根據用於控制像素電 路及熟習此項技術者所熟知之對應成像器組件之運作 一器件或過程來運作。 圖4圖解說明以一橫向溢流模式運作像素電路3卯之— 法4〇〇。圖5顯示像素電路300之對應於像素電路根據方 法400之橫向溢流模式之運作之一時序圖。 在方法400之步驟402中（圖4)，在一第—曝光週期以期 146742.doc 201106690 間於光電感測器302處累積一第一光生電荷。第一曝光週 期T1具有比下文進一步闡述之一後續第二曝光週期Τ2長之 一持續時間。舉例而言，第一曝光週期71可係第二曝光週 期Τ2的兩倍長。如圖5中所顯示，在第一曝光週期T1期間 (自時間q持續至時間t2)，閘極SG、AB及τχ係關斷的。 累積第-光生電荷直至第一曝光週期T1之結束(此時， 如步驟404中所顯示，將一「軟轉移」信號施加至抗高光 溢出電晶體360之間極AB(圖5))β該軟轉移信號係小於完 全允許電荷跨越抗高光溢出電晶體36〇轉移所需之量之一 電壓，因此產生欲轉移至抗高光溢出電晶體36〇之汲極區 ，之-電壓量的-最小臨限電壓^。若儲存於光電感測 盗302中之第—光生電荷低於臨限電壓VTH，則將不跨越抗 電暈電晶體360轉移電荷。若健存於光電感測器搬中之第 一光生電荷大於臨限電壓Vth，則儲存於光電感測器3〇2中 之第一光生電荷之一過量部分將轉移至抗電暈電晶體3 6 〇 之汲極區域，例如至陣列像素供應電壓Vw 在步驟4〇6中，藉由將一信號（亦即，-「儲存信號」） 施加至儲存電晶體31〇之開極SG(圖5)而將第—光生電荷之 剩餘部分(亦即’原始第—光生電荷(若光生電荷小於臨限 電壓VTH)或大約等於臨限電璧％之一部分(若原始光生電 荷大於臨限電壓Vth))(稱為電荷Vl)轉移至儲存區域。問極 SG可經組態以用於全域快門運作。 同樣在步驟406期間（或，另一選擇為，在步驟4〇2、4〇4 或步驟402、404、406中之多於—個步驟期間），藉由將一 146742.doc •12· 201106690 重設信號施加至重設閘極RST來重設浮動擴散區域鳩， 且藉由以下方式來取樣像素重設信號ν〇ριχ—rst :跨越源極 隨搞器電晶體340放大儲存於浮動擴散區域_中之重設電 壓、藉由將一轉移信號施加至列選擇電晶體35〇之間極Μ 而選擇像素電路用於輸出及將像素重設信Mow」輸 出至行線路308上。藉由啟動一第一取樣及保持信號 SH1(如圖5中所顯示）由取樣及保持電路1〇82(圖8)對像素重 设信號V〇pix_RST l進行取樣。 一 ^步驟4〇8中，藉由以下方式來對電荷νι進行取樣：將 一信號（亦即，—「轉移信號」）施加至轉移電晶體320之閘 極TX以將電#V1轉移至浮動擴散區域鳩、跨越源極隨輕 器電晶體340放大電荷V1、藉由將一信號施加至列選擇電 晶體350之閘極以而選擇像素電路3〇〇用於輸出及將電荷 VI輸出至行線路308上。取樣及保持電路圖8)藉由 啟動第一取樣及保持信號SH2(如圖5中所顯示）來儲存 、二放大第像素信號V〇p〖X SIG1且將差動電壓信號 V〇PIx_DIF]=(VOPIX_RST_rV〇pix—sig丨）輸出至一類比至數位轉換器 腦（圖8)。類比至數位轉換器刪數位化差動信號 VommF.,，且將經數位化像素信號v〇pix_D⑻供應至一影像° 處理器1088(圖8)。若光電感測器3〇2中之原始第一光生電 荷小於臨限電壓Vth，貝|!差動信號VOPlx—则表示對應於光 電感測器302處所偵測之光量之一真實取樣電壓。若光電 感測器302中之原#第一光生電荷大於臨限電塵VTH(且因 此在步驟4(M期間跨越抗高光溢出電晶體則轉移超出臨限 I46742.doc •13- 201106690 電壓vTH的量）’則差動信號v〇pix difi表示對應於臨限電壓 Vth之一取樣電塵。 同樣在步驟408中，且與電荷vOP1X D1F1之轉移及取樣同 時，在一第二曝光週期T2期間於光電感測器3〇2處累積一 第二光生電荷（稱為V2)。如圖5中所顯示，第二曝光週期 Τ2具有比第一曝光週期T1短之一持續時間（例如，丁2可係 T1之一半長），且因此，在第二曝光週期Τ2期間通常較少 電荷累積於光電感測器302上，且光電感測器3〇2不可能達 到一飽和點。由於光電感測器3〇2在第二曝光週期Τ2期間 將通常不達到一飽和點，因此在第二曝光週期丁2期間或緊 接著第二曝光週期Τ2之後不將「軟轉移」信號施加至抗高 光溢出電晶體360之閘極ΑΒ(圖5)。 在步驟410中’藉由將一信號施加至儲存電晶體31〇之閘 極SG而將第一光生電荷V2轉移至儲存區域3〇4。同樣在步 驟410期間，藉由啟動重設電晶體330之閘極RST(圖5)來重 没浮動擴散區域306，且藉由以下方式來對像素重設信號 V〇PIX_RST_2進行取樣：跨越源極隨耦器電晶體34〇放大儲存 於浮動擴散區域306中之重設電壓、藉由將一信號施加至 列選擇電晶體350之閘極RS而選擇像素電路用於輸出及將 像素重設信號V0P1XRST_2輸出至行線路3〇8上。藉由啟動第 取樣及保持信號SH1(如圖5中所顯示）由取樣及保持電路 1082(圖8)來對像素重設信號voplx—RST_2進行取樣。 在步驟412中，類似於一典型線性像素，藉由以下方式 來對第二光生電荷V2進行取樣：藉由將一信號施加至轉移 I46742.doc 201106690 電晶體320之閘極TX而將電荷V2轉移至浮動擴散區域 306、跨越源極隨耦器電晶體340放大儲存於浮動擴散區域 306中之電荷V2、藉由將一信號施加至列選擇電晶體350之 閘極RS而選擇像素電路用於輸出及將電荷V2輸出至行線 路308上。藉由啟動第二取樣及保持信號SH2(如圖5中所顯 示）由取樣及保持電路1082(圖8)來儲存經放大第二像素重 設信號 V〇pix_siG2 ’ 且將差動電壓信號V〇PIX_DIF2=(V〇PIX_RST_2-V0PIX SIG2)輸出至一類比至數位轉換器1086(圖8)。類比至 數位轉換器1086數位化差動信號V OPIX_DIF2 5 且將該經數位 化像素信號供應至一影像處理器1088(圖8)。 在步驟414中，影像處理器1088(圖8)根據方程式1來確 定像素值V〇pix : 方程式1 : 若 V〇PlX_DlFl < 4 V〇PK = V〇PlX_DIFI; 若 V〇PlX_DlFl & .，且 # * V〇PK_DIF2 < V〇PIX_DIFl — V〇pIX = V〇pKJjffl， 右 V0P1X_DIFI 之 Vth_min，且 # * VOPK_DIF2 2 V0PK_DIF1 -> V0PJX = * (V〇PIX_DIF2 - V0PIX_D1FI )，—

其中AM系曝光週期T1/T2之比率，且V TH_MIN係像素電路 300(圖3)之一最小臨限電壓。如方程式1中所顯示，所計算 像素信號V0PIX並不直接受自抗高光溢出電晶體360得出之 臨限電壓VTH影響。而是，若在第一曝光週期T1期間不存 在光電感測器302之飽和’則V〇pix V〇p】x_DIFl。若V〇PIX_DIFl 小於最小臨限電壓Vth_MIN ’ 則在第一曝光週期T1期間不 存在光電感測器302之飽和。若 V〇pix_〇IF1 大於最小臨限電 壓 Vth_MIN ’ 但 V〇pix_DIF2之正規化值（亦即 ’ # * V〇PIX_DIF2) 146742.doc -15- 201106690 小於vOP1X D1F1，則在第一曝光週期T1期間亦不存在光電感 測器302之飽和，乃因此指示光感測器302在整個曝光週期 T1期間繼續產生電荷。 然而，若V0P丨X_DIF2之正規化值（亦即，# * V〇pix_D丨F2)大 於V〇PIX_DIFl，則此指示飽和在第一曝光週期T1期間確實發 生於光電感測器302中，且經取樣電壓¥〇1>1、〇11?1表示自抗 南光溢出電晶體360得出之光電感測器302之臨限電壓 VTH。因此針對第一曝光週期T1正規化經取樣電壓 V〇PIX_DIFl與V0PIX_DIF2之間的差。不存在對臨限電壓之 校準之需要（如先前技術之橫向溢流方法中所要求）。此 外，由於在第二曝光週期Τ2期間對¥1進行取樣，因此總 運作時間小於此項技術中所熟知之雙重曝光模式。在一替 代實施例中，可在數位化差動信號V0PIX_D1F2之前在類比域 中確定像素值V0PIX。 圖6圖解說明以一雙重曝光模式運作像素電路3〇〇之一第 二方法600。圖7顯示像素電路300對應於根據方法6〇〇之雙 重曝光模式之運作之一時序圖。雖然抗高光溢出電晶體 360對於方法600之雙重曝光模式未必必要，但經組態以根 據方法600之雙重曝光模式運作之像素電路3〇〇之實施例亦 可包含抗高光溢出電晶體360(其保持關斷（如圖7中所顯 示））以提供運作之靈活性，例如經組態以根據方法4〇〇之橫 向溢流模式運作之選項。 在方法600之步驟602中（圖6)，在一第一曝光週期丁丨期 間於光電感測器3 02處累積一第一光生電荷。第一 146742.doc -16- 201106690 期τι係比下文進一步闡述之一後續第二曝光週期T2長之— 曝光週期。舉例而言，第一曝光週期Τ1可係第二曝光週期 Τ2的兩倍長。在Τ1期間，如圖7中所顯示，閘極SG、八8及 TX係關斷的。 同樣在步驟602期間（或’在下文所闡述之步驟6〇4期 間），藉由將一重設信號施加至重設閘極RST來重設浮動擴 散區域306，且藉由以下方式來對像素重設信號丨 進行取樣：跨越源極隨耦器電晶體34〇放大儲存於浮動擴 散區域306中之重設電壓、藉由將一信號施加至列選擇電 晶體350之閘極RS而選擇像素電路300用於輸出及將像素重 設信號VOPIXRST1輸出至行線路3〇8上。藉由啟動一第一取 樣及保持信號SH1(如圖7中所顯示）由取樣及保持電路 1082(圖8)來對像素重設信號V〇pix rst i進行取樣及儲存。 在方法600之步驟604中，將一信號（亦即，一「儲存信 號」）施加至儲存電晶體31〇之閘極SG(圖7)以將第一光生 電荷（稱為電荷VI)自光電感測器302轉移至儲存區域3〇4。 閘極SG可經組態以用於全域快門運作。 在步驟606中，藉由以下方式來對電荷V1進行取樣：將 一信號（亦即，一「轉移信號」）施加至轉移電晶體32〇之閘 極tx以將電荷VI轉移至浮動擴散區域306、跨越源極隨耦 器電aa體3 40放大電荷V 1、藉由將一信號施加至列選擇電 晶體350之閘極RS而選擇像素電路3〇〇用於輸出及將電荷 (表示電荷VI之一信號v0PIX S1G1)輸出至行線路308上。取 樣及保持電路1082(圖8)藉由啟動一第二取樣及保持信號 146742.doc -17· 201106690 SH2(如圖7中所顯示）來儲存經放大第一像素信號w_SIG: ^ y〇Pix_DlFl=(VOPlx_RSTl.y〇pixsiGj^ ώ ^ _ 類比至數位轉換器1086(圖8)。類比至數位轉換器⑽6數位 化差動信號V0PIX_DIF1，且將經數位化像素信號乂__供 應至一影像處理器1088(圖8)。 同樣在步驟606期間，且與丨η之轉移及取樣同 時，在一第二曝光週期T2期間於光電感測器3〇2處累積一 第二光生電荷(稱為V2)。如圖7中所顯示，第二曝光週期 T2具有比第-曝光週期㈣之一持續時間，且因此，在第 二曝光週期T2期間通常較少電荷累積於光電感測器3〇2 上。 在步驟6〇8中，藉由將一信號施加至儲存電晶體310之閘 極SG而將第二光生電荷V2轉移至儲存區域训。同樣在步 驟608期間’藉由啟動重設電晶體33()之閘極rst來重設浮 動擴散區域3 0 6，2藉由以下方式來對像素重設信號 v〇P丨X_RST_2進行取樣：跨越源極隨耦器電晶體34〇放大儲存 於浮動擴散區域则中之重設電壓、藉由將—信號施加至 列選擇電晶體350之閘極RS而選擇像素電路则用於輸出及 將像素重設信號V〇P1XRST_2輸出至行線路通上。藉由啟動 第一取樣及保持信號SH1(如圖7令所顯示）由取樣及保持電 路1 〇82(圖8)來對像素重設信號、u_RST 2進行取樣及儲 存。 在步驟6U)中’類似於一典型線性像素，藉由以下方式 來對第二光生電荷V2進行取樣：將—信號施加至轉移電晶 146742.doc 201106690 體320之閘極TX以將電荷V2轉移至浮動擴散區域3〇6、跨 越源極隨耦器電晶體340放大電荷V2、藉由將一信號施加 至列選擇電晶體3 5 0之閘極RS而選擇像素電路3 〇〇用於輸出 及將電荷V2輸出至行線路308上。取樣及保持電路1〇82(圖 8)藉由啟動第二取樣及保持信號SH2(如圖7中所顯示）來儲 存經放大第二像素重設信號V0PIX SIG2，且將差動電壓信號 V〇pix_dif2=(VOPIX RST 2-VOPIX SIG2)輸出至一類比至數位轉換器 1086(圖8)。類比至數位轉換器1〇86數位化差動信號 V〇PIx_DIF2，且將該經數位化像素信號供應至一影像處理器 1088(圖 8)。 在步驟612中，影像處理器1088根據方程式2來確定像素 值 V〇pIX : 才哀4· 2.. 若 Vl < Vthjvqn V〇wx = V〇pK_DIF1; OP1XJWFI， 右 Υ 2 Vjh_min，且 V2 < Υι — V〇wx = V, L若 VMIN, AT * V2 > v, ^ V0PIX = N * (V0PIX Dff2), 其中iV係曝光週期T1/T2之比率，且Vth min係像素電路 3〇〇(圖3)之一最小臨限電壓。因此，如方程式2中所顯示， 若在第一曝光週期T1期間不存在光電感測器302之飽和， 則V〇PIX - V0PIX_DIF1。若V〇pix_DIF1小於最小臨限電壓 Vth_miN ’則在第一曝光週期T1期間不存在光電感測器302 之飽和。若ν〇ρ丨X_DIF丨大於最小臨限電壓Vth_MIN，但 V〇PIX_DIF2之正規化值（亦即，AT* v0P丨XDIF2)小於V0PIXD丨F1， 則在第一曝光週期T1期間亦不存在光電感測器302之飽 和’乃因此指示光電感測器302在整個曝光週期T1期間繼 146742.doc •19- 201106690 續產生電荷。 然而，若V0PiXDIF2之正規化值（亦即，# * v〇p丨xd丨F2)大 於v0PIX DIF1，則此指示飽和在第一曝光週期T1期間確實發 生於光電感測器302中。針對第一曝光週期T1正規化對應 於第二光生電荷V2之經取樣電壓v〇pi、DiF2。因此，不需 要線緩衝器及對產生於兩個曝光週期中之電荷之非重疊取 樣（如先前技術之雙重曝光模式中所要求）。在一替代實施 例中可在數位化差動k號V〇Pix_DIn，2之前在類比域中確 疋像素值V 〇 PIX。 運作方法400、600提供像素電路3〇〇之高動態範圍運 作。像素電路300及相關聯使用方法（包含方法4〇〇及6〇〇)可 實知為一成像器或成像器系統之一部分。圖8圖解說明具 有一像素陣列1070之一 CMOS成像器1000之一方塊圖，像 素陣列1070包含配置成預定數目個行及列之複數個像素。 每一像素（其中之至少一者包含一光電感測器3〇2、儲存區 域304、儲存電晶體31〇、轉移電晶體32〇及視情況抗高光 溢出電晶體360，如圖3中所顯示）亦具有對應讀出電路， 如圖3之像素電路3〇〇中所顯示。另_選擇為，如此項技術 中所熟知，像素可共享讀出電路，例如呈一共同元件像素 陣列（「CEPA」）組態。根據上文所闡述之任一實施例組態 像素陣列1070中之像素電路。 當回應於一列位址解碼器1074被來自列驅動器1〇72之控 制信號啟動時逐列輸出像素陣列1〇7〇之如上文闡述於方法 400及600中之一者中所產生之像素值。行驅動器1〇78及行 146742.doc •20· 201106690 位址解碼器1080亦用於藉由將信號施加至相應列選擇電晶 體350(圖3)之閘極rs而選擇性地啟動個別像素行。一成像 器控制電路1076控制位址解碼器1074、1080以便選擇適當 列及行線路用於像素值讀出。控制電路丨〇76亦控制列及行 驅動器電路1072、1078以使得可將驅動電壓施加至儲存電 b曰體3 1 0之閘極SG及轉移電晶體320之閘極TX(圖3)以及可 選抗電暈電晶體360之閘極AB。閘極SG、TX及RS可經組 態以用於滾動快門運作或全域快門運作。 如上文相對於方法400及600所闡述，在上文所闡述實施 例中’與每一像素相關聯之讀出電路輸出重設信號 vOP丨X—RST_丨，2與各別第一及第二經取樣電荷ν〇ριχ—sigi，2兩 者。由一取樣及保持電路1〇82根據一相關雙重取樣 (「CDS」）方案來對該等輸出進行取樣、保持及放大。取 樣及保持電路1082輸出經放大像素重設及影像信號 Vopix—RST1、V0PIX SIG1、v0]PIX_RST2、v0PIX SIG2。每一各別輸出 V0PIX_RST」，2 與 V〇pix_SIG1 2 之間的差 ν〇ριχ Dip2=(v〇pix RST—2_ V0PIX_SIG1，2)表示共同模式雜訊被消除之實際像素輸出。差 動放大器1084針對自像素陣列1〇7〇讀出之每一電壓產生差 動信號v0PIX DIF1，2。由類比至數位轉換器1〇86數位化該等 差動信號。類比至數位轉換器丨〇86將該等經數位化像素信 號供應至影像處理器1088，其分別根據上文與方法4〇〇及 600相關闡述之方程式！或方程式2確定每一像素值 V〇PIX_SIG ’且形成及輸出一數位影像0 上文所闡述之成像器1000及相關聯使用方法可用於採用 146742.doc •21- 201106690 一 CMOS成像器器件之任一系統中，包含但不限於一電腦 系統、相機系統、掃描儀、機器視覺、車輛導航、視訊電 話、監視系統、自動聚焦系統、星體追蹤系統、運動偵測 系統、影像穩定化系統及其他成像系統。其中可使用上文 之實施例之實例性數位相機系統包含靜止數位相機及視訊 數位相機兩者 '蜂巢式電話相機' 手持式個人數位助理 (PDA)相機及其他類型之相機。 圖9顯示一個此系統11〇〇，其係一數位相機1191之一部 分。系統1100包含成像器1〇〇〇，該成像器包含具有至少一 個像素電路（例如像素電路3〇〇)之一像素陣列，該像素電路 經組態用於根據如上文所闡述之方法4〇〇及/或600中之至 少一者運作。系統1100 —般而言包括一處理單元i丨92(例 如一微處理器）’其控制系統功能且經由一匯流排丨丨93與 一輸入/輸出（I/O)裝置1196通信。成像器1〇〇〇亦經由匯流 排1193與處理單元1192通信。系統η 〇〇亦包含隨機存取記 憶體（RAM)l 194，且可包含可抽換記憶體i 198(例如快閃記 憶體）’其亦經由匯流排1193與處理單元1192通信。當按 下快門釋放按鈕1190時透鏡1195在成像器1〇〇〇之一像素陣 列1070上聚焦一影像。 系統1100可替代地係一較大處理系統（例如一電腦）之一 部分。經由匯流排1193 ,系統11 〇〇以圖解說明方式與其他 電腦組件通信，包含但不限於一硬驅動器（未顯示）及/或一 個或多個可抽換媒體器件丨198。成像器1〇〇〇可與一處理器 (例如一中央處理單元、數位信號處理器或微處理器）組 146742.doc -22· 201106690 合，該處理器具有或不具有一單個積體電路上或與該處理 器不同之一晶片上之記憶體儲存。 【圖式簡單說明】 圖1顯示一習用4T像素電路； 圖2顯示具有一抗高光溢出電晶體之一習用5丁像素電 路； 圖3顯示經組態以根據本文中所闡述之實施例運作之具 有儲存電晶體及一可選抗高光溢出電晶體之一像素電 路； 圖4圖解說明根據本文中所闡述之一實施例運作具有用 於改良高動態運作之一儲存電晶體及一抗高光溢出電晶體 之一像素電路之一方法； 圖5圖解說明一像素電路根據圖4中所闡述方法運作之一 時序圖； 圖6圖解說明根據本文中所闡述之一實施例運作具有用 於改良高動態運作之一儲存電晶體之一像素電路之〆方 法； 圖7圖解說明一像素電路根據圖ό中所闡述方法運作之一 時序圖； 圖8係根據所揭示實施例之一成像器之一方塊圖及 圖9係根據所揭示實施例之一相機系統之—方塊圖。 【主要元件符號說明】 100 像素電路 102 光電感測器 146742.doc •23- 201106690 106 108 120 130 140 150 200 260 262 300 302 304 306 308 310 320 330 340 350 360 362 1000 1070 1072 浮動擴散區域 行線路 轉移電晶體 重設電晶體 源極隨耗益電晶體 列選擇電晶體 像素電路 抗南光溢出電晶體 汲極區 像素電路 光電感測器 儲存區域 浮動擴散區域 行線路 儲存電晶體 轉移電晶體 重設電晶體 源極隨编益電晶體 列選擇電晶體 抗向光溢出電晶體 抗高光溢出汲極區域 成像器 像素陣列 列驅動器 146742.doc -24- 201106690 1074 列位址解碼器 1076 成像器控制電路 1078 行驅動器 1080 行位址解碼器 1082 取樣及保持電路 1084 差動放大器 1086 類比至數位轉換器 1088 影像處理器 1100 系統 1190 快門釋放按鈕 1191 數位相機 1192 處理單元 1193 匯流排 1194 隨機存取記憶體（RAM) 1195 透鏡 1196 輸入/輸出（I/O)裝置 1198 可抽換記憶體 AB 閘極 RST 閘極 RS 閘極 SG 閘極 SH1 第一取樣及保持信號 SH2 第二取樣及保持信號 TX 閘極 •25- 146742.doc 201106690

Vaa 陣列像素供應電壓 V〇pix 輸出信號 146742.doc 26-

Claims (1)

1. 201106690 七、申請專利範圍： 1. -種運作一像素電路之方法，其包括： 在一第一曝光週期期間於至少一個光電轉換區域中產 生一第一光生電荷； 將該第一光生電荷之至少一部分轉移至一儲存區域； 在第一曝光週期期間於該至少一個光電轉換區域中 產生一第二光生電荷； 在該第一曝光週期期間對該第一光生電荷之該至少一 部分進行取樣； 將5玄第二光生電荷轉移至該儲存區域；及 對該第二光生電荷進行取樣。 2. 如請求項1 $古、土 -, 之方去，其中該第一曝光時間比該第二曝光 時間長。 ’ D . 明求項1之方法 4. 5. 6· 在，亥第一光生電荷之該至少一部分轉移至該儲— ’之則，將該第一光生電荷高於一臨 分轉移至-帶相反電荷之區域。 重之心 如請求項1之方法，其進一步包括： 期處理器根據該光電轉換區域在該第-㈣ '月間疋否飽和確定一輸出像素信號。 光^ Λ項4之方法’其中當該光電轉換區域在該第一 光生=間不飽和時，該輸出像素信號係對應於該第 尤玍電何之一經取樣像素信號。 如請求項4之方法’其中當該光電轉換區域在該第- 146742.doc 201106690 光週期期間飽和時，診 生電荷之一T v 飞像素信號係對應於該第二光 正規化像素信號。 7·如請求項4之方法，复 光週期期間飽和時，，/該光電轉換區域在該第-曝 生電荷及該第—光出像素信號係對應於該第二光 素信號。 1荷之該至少-部分之-正規化像 8, 如請求項3之方法，其進-步包括： 期θ否：理盗根據該光電轉換區域在該第-曝光週期 =否飽和確定一輪出像素信號，其中該處理器根據 方程式1確定該輸出像素信號： 方程式1 : J 卜…VOPK=V〇m·“ 若cr:广且Γν。，< v_為《= TH.MIN, *ν〇^Κ ^ V〇pKDff) ^ V〇pK =^*(V〇m_DK-V〇w 其中ν〇ΡΙΧ係該輸出像素信號，V0PIXDIF1係該第-光生 電荷之該經取樣至少-部分，VTH_圆係該像素電路之— 最J臨限電壓’ V0PIX—⑴”係該經取樣第二光生電荷且 ΛΜ系該第一曝光週期與該第二曝光週期之比率。 9. 如請求項1之方法，其進一步包括： 藉由處理器根據該光電轉換區域在該第一曝光週期 期間是否飽和確定一輸出像素信號，其中該處理器根據 方程式2確定該輸出像素信號： 方程式2: 若 VI<VTHN若乂〜 1 V〇Pix = YoPlX DIFP ,，且"* V2 < V丨 V0PIX = V0PIX. t— ,,J. * V2 ^ V, —> V0P1X = ^ * (V0PIX pjpj), DIFP 146742.doc 201106690 其中V〇PIX係該輸出像素信號，V0P1X DIF1係該第一光生 電荷之該經取樣至少一部分，VTH_M1N係該像素電路之— 最J fern限電壓，V0PIX DIF2係該經取樣第二光生電荷，且 W係該第一曝光週期與該第二曝光週期之比率。 ίο. 11. 如請求項!之方法，其中對該第一及第二光生電荷進行 取樣進-步包括執行對該第—光生電荷之該至少一部分 及該第二光生電荷之相關雙重取樣。 一種像素電路，其包括： 一光電轉換區域’其用於在—第—曝光週期期間產生 一第一光生電荷及在一第二曝光週期期間產生一第二光 生電荷； 一儲存電晶體，其將該光電轉換區域連接至一第一儲 存區域； -轉移電晶體’其將該第—儲存區域連接至一第二儲 存區域；及 讀出電路，其經組態以讀出對應於該第一光生電荷之 至少一部分之一第一電壓及對應於該第二光生電荷之一 第二電壓， 其中： 該儲存電晶體經組態以在該第一曝光週期之後將該 第-光生電荷之該至少-部分轉移至該第一儲存區 域； 該轉移電晶體經組態以將該第一光生電荷之該至少 一部分轉移至該第二儲存區域； 146742.doc 201106690 該儲存電晶體經組態以在該第二曝光週 第二光生電荷轉移至該第一儲存區域； ^ 該轉移電晶體經組態以將該第二光生電荷轉移至該 第一儲存區域；且 該讀出電路經組態以執行對該第一及第二光 之相關雙重取樣。 ° 12.如請求項11之像素電路，其進一步包括： 才门光溢出電日日體，其將該光電轉換區域連接至一 汲極區域”亥抗巧光溢出電晶體經組態以在該第一曝光 週期之後轉移該第一光生電荷之一過量部分。 13·如請求項12之像素電路，其中該抗高光溢出電晶體經組 態以部分開啟轉移該過量部分。 14.如請求項^之像素電路，纟中該抗高光溢出電晶體經組 L以在忒第一光生電荷小於或等於一臨限電壓之情形下 於部分開啟時將大致所有該第一光生電荷保留在該光電 轉換區域中。 15.如請求項13之像素電路，其中該抗高光溢出電晶體經組 心以在D玄第光生電荷大於一臨限電壓之情形下保留該 第光生電荷之大約等於一臨限電壓之一第一部分且將 及第光生電荷之大約等於該第一光生電荷超出該臨限 電壓之一量之一第二部分轉移至該帶相反電荷之汲極區 域〇 16·如β求項14之像素電路’其中該臨限電壓對應於接收於 °亥杬尚光溢出電晶體之一閘極處之一抗高光溢出信號之 146742.doc 201106690 17. 18. 一位準。 如請求項11之像素 第二整合週期期間 如請求項11之像素 一雙重曝光模式運 略’其中該讀出電 °只出該第一光生電荷 電路，其中該像素電 作。 路經組態以在該 〇 路經組態以根據 19.如凊求項12之像素電路， 一橫向溢流模式運力。/、〃像素電路經組態以根據 20· —種成像器，其包括： 一像素電路，其包含： 疋电轉換區域，其用於在 生一箆一 I ^ 曝先週期期間產 -光生雷―何及在一第二曝光週期期間產生-第 一尤生電祷； 一儲存電晶體 儲存區域； 一轉移電晶體， 儲存區域；及 其將該光電轉換區域連接至一第 其將e亥第一儲存區域連接至一第 賣出電路，其經組態以讀出對應於該第—光生電荷 之至少-部分之—第一電壓及對應於該第二光生電荷 之一第二電壓； 一處理器，其經組態以確定及輪出對應於該第—及第 一光生電荷之一像素信號；及 —控制電路’其電連接至該像素電路，該控制 姐 組態以： & 將一第一儲存信號提供至該儲存電晶體之一閘極以 I46742.doc -5· 201106690 在該第一曝光週期之後將該第—光生電荷之該至少一 部分轉移至該第一儲存區域； 將一第一轉移信號提供至該轉移電晶體之一閘極以 將該第一光生電荷之該至少一部分轉移至該第二儲存 區域； 將第一讀出信號提供至該讀出電路，該讀出電路提 供對該第一光生電荷之該至少—部分之相關雙重取 樣； 將一第二儲存信號提供至該儲存電晶體之該閘極以 在該第二曝光週期之後將該第二光生電荷轉移至該第 一儲存區域； 將第一轉移信號提供至該轉移電晶體之該閘極以 將該第二光生電荷轉移至該第二儲存區域；及 將第二讀出信號提供至該讀出電路，該讀出電路提 供對該第二光生電荷之相關雙重取樣。 21.如請求項20之成像器，其中該處理器經組態以在該光電 轉換區域㈣第—曝光週期期間不飽和時根據該第—光 生電荷輸出一像素信號。 22·如叫求項20之成像& ’ &中該處理器經組態以在該光電 轉換區域於該第—曝光週期期間飽和時根據該第二光生 電荷輸出一正規化像素信號。 23 ·如。月求項20之成像器’其中該處理器經組態以在該光電 轉換區域於該第-曝光週期期間飽和時根據該第—及第 二光生電荷輸出-正規化像素信號。 146742.doc 201106690 24.如請求項20之成像器，其中該處理器經組態以根據方程 式2輸出一像素信號： 若 V! < v^—剛—> V0PD( = VOPIX Dnri; 才在式\2，·若 V丨 2 VjH-剛，且 * V2 < V丨-> VOPIX = V0PIX_DIF1; 若且 WV22Vi4VOPIX = A^(VOPIX_DIF2)，一 其中V〇pix係該輸出像素信號’ V 0PIX_DIF1 係該第一光生 電荷之該經取樣至少一部分’ Vth_MIN係該像素電路之一 最小臨限電壓》V〇pix_dif2 係該經取樣第二光生電荷，且 #係該第一曝光週期與該第二曝光週期之比率。 25. 如請求項20之成像器，其中該像素電路進一步包括一抗 高光溢出電晶體，該抗高光溢出電晶體將該光電轉換區 域連接至一汲極區域，該控制電路進一步經組態以將一 抗高光溢出信號提供至該抗高光溢出電晶體之一閘極以 在該第一曝光週期之後轉移該第一光生電荷之一過量部 分，且 該處理器經組態以根據方程式1輸出一像素信號： 方程式1 ·‘ 方 V〇PlX_DlFl < ~^ V〇PlX = V〇PlX_DIFI， 右 V〇p丨xjoti 之 .，且 V〇pIX_Dff2 < Voppjjjq·丨—> V〇pIX - V0PIxJ)lFl， 若 V〇pix_Dm 之 ，且 # * VOPK_Din 2 V0PK_DIF1 V0PIX = * (V0PIX_DtF2 - V0PIX_Dn：l )，_ 其中V〇pix係該輸出像素信號’ V〇pix_DIFl 係該第一光生 電荷之該經取樣至少一部分’ Vth_mIN係該像素電路之一 最小臨限電壓’ V〇pix_DIF2係該經取樣第二光生電荷’且 #係該第一曝光週期與該第二曝光週期之比率。 26. —種以一橫向溢流模式運作一成像器之方法，該方法包 146742.doc •7- 201106690 括： 光曝光週期期間於-光電感測器中累積—第— :亥第一光生電荷超出—臨限電壓，則將該第 電何之一過量部分轉—一 生 區； 移至一抗向光溢出電晶體之一汲極 將該第—光+雷π > 冑何之-剩餘部分轉移至-第-儲存區 光電感測器中累積—第 在一第二曝光週期期間於該 光生電荷； 荷之該剩餘部 在5亥第二曝光週期期間對該第一光生電 分進行取樣； 將該第二光生電荷轉移至該第-儲存區域；及 對該第二光生電荷進行取樣。 27·如吻求項26之方法’其中該剩餘部分大致等於該臨限電 壓。 28. 如吻求項26之方法’其中該剩餘部分係大致所有該第一 光生電荷。 29. 如。月求項26之方法’其中該第—曝光時間比該第二曝光 時間長。 30. 如清求項29之方法，其中該第—曝光時間大約係該第二 曝光時間之兩倍長。 31. 如請求項26之方法，其進一步包括： 若該光電轉換區域在該第一曝光週期期間不飽和，則 146742.doc -8 · 201106690 確定且輸出對應於該第一光生電荷之該剩餘部分之一第 —經取樣電壓。 32 33. 34. 35. 36. 如請求項26之方法，其進一步包括： 右該光電轉換區域在該第一曝光週期期間飽和，則確 定且輸出一正規化電壓。 如凊求項32之方法，其中確定該正規化電壓包括： 叶异對應於該經取樣第二光生電荷之一第二經取樣電 壓與該經取樣剰餘部分之間的一差；及 以"亥第一曝光週期與該第二曝光時間之持續時間之一 比率乘以該差。 一種以—雙4曝光模式運作—成像器之方法，該方法包 在一第一曝光週期期間於-光電感測器中累積一第 光生電荷； ^ 將該第一光生電荷轉移至-第-儲存區域： 在一第二曝光週期期間於該光電感測器中累積一第 光生電荷； 曝光週_間對該第—光生電荷進行取樣； :“ 一光生電荷轉移至該第-儲存區域；及 對該第二光生電荷進行取樣。 如請求項34之方法 時間長。 其中該第一攀光時間比該第二曝光 其中該第一曝光時間大約係該第二 如睛求項34之方法， 曝光時間之兩倍長。 146742.doc 201106690 3 7.如請求項34之方法，其進一步包括： 若該光電轉換區域在該第一曝光週期期間不飽和，則 輸出對應於該第一光生電荷之一第一經取樣電壓。 38.如請求項34之方法，其進一步包括： 右該光電轉換區域在該第一曝光週期期間飽和，則確 疋且輸出一正規化電壓。 ，其中確定該正規化電壓包括：

   如請求項38之方法， 以該第一 比率乘以對> 146742.doc