TW201027642A - Manufacturing process for quad flat non-leaded package - Google Patents
Manufacturing process for quad flat non-leaded package Download PDFInfo
- Publication number
- TW201027642A TW201027642A TW098101381A TW98101381A TW201027642A TW 201027642 A TW201027642 A TW 201027642A TW 098101381 A TW098101381 A TW 098101381A TW 98101381 A TW98101381 A TW 98101381A TW 201027642 A TW201027642 A TW 201027642A
- Authority
- TW
- Taiwan
- Prior art keywords
- patterned
- layer
- conductive layer
- solder mask
- mask layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
201027642 ιι>·ζυυδΐ^006 16667-0P6twfdoc/ii 六、發明說明： 【發明所屬之技術領域】 本發明疋有關於-種晶片封震製程，且特別是有關於 一種四方扁平無引腳封裝製程。 【先前技術】 _ ❹ 隨著半導體工業的高度發展，電子及半導體裝置廣泛 地被應驗日常生活巾，如賴、教育、交通運輸及家電 用品等方面。電子產品朝向設計複雜、尺寸小、重量輕及 人性化方Φ發展’以帶給使用者更多的方便^在封裝結構 中，導線架是常用的元件之一且應用於多種封裝產品。以 導線架的類型而言’四方扁平封裝（Quad Flat Package， QFP)可分為I型接腳之四方斜封裝（quadflatpackage with，，^ead，QFI)]型接腳之四方扁平晶片封裝 P:kagewith，T，lead，卿）及四方扁平無引腳（㈣ ΓΓΓ QFN)縣。四方扁平無引腳封裝之導線 ::引腳出封裝結構的邊緣’故其具有較小的體積。 也二f平無引腳封裝具有較短的訊號傳遞路徑及較 構裝型態的主流之-。 〇〇W Pm C〇Unt) -般而言’在四方扁平無引腳城的製造過程中，合 將户個日日片配置於導線架上，其中導線架包括 二 線製程電性連接於-引驗各晶片透過打 卿、、且接耆’形成用以包覆導線架、 4 201027642 iu-/uu6uy〇06 16667*-0P6twf.doc/n 14 = 裳膠體。最後，透過單體化製程形 ^個四方扁平無引腳封震，其中單體化製 ^ (punch process) ( sawing process) 〇 【發明内容】 出呈方扁平無⑽封裝製程，其可製造 出”有較小$度的四方扁平無引腳封裝。 本發明提出-種四方扁平無引腳封装製程。首 =一，案化導電層及位於圖案化導電層上的 ^ 層。在圖案化焊罩層上配置多個 化知罩 π 曰其中日曰片及焊線位於圖案化導電声 的同一側。形成至少—封裝膠體以包 二電^ 案化焊罩層、晶片及導線。接著，分割二電層、圖 導電層及圖案化焊罩層。 、w體、圖案化 制程在實施例中，上述之四方騎無引腳封農 衣程，、中夕個第-開口被形成於圖案化焊罩層， 一開口暴露出部分圖案化導電層。 3广中第 層。在本發明之-實施财，上述之轉層為―Β階黏著 在，购之—實施财，上叙㈣騎 I程’其中在晶片被貼附於圖案化焊罩層之前"，’、Β 5 201027642 16667-0P6twf.doc/n 層被形成於圖案化焊罩層上。
在本發明之一實施例中，上述之圖案化烊罩層為一B 階層。 材料在本發明之-實施射，上述之3階層的材質為感光 本發明提出-種四方扁平無引腳封裝製程。首先，提 魯 嚳 =-圖案化導電層及位於_化導電層上的—圖案化 θ。在圖案化烊罩層上配置多個晶片，賤圖案化焊罩声 於瞧化導電層的同—側。透過多條焊線將晶^ ίΐΪΪ於圖案化導電層，其中晶片及焊線位於圖案化導 厚—側。形成至少—封裝膠體以包覆圖案化導電 罩層、晶片及導線°接著，分割封裝膠體、 圖案化V電層及圖案化焊罩層。 圖幸ΐΐίΓ之—實補巾，上述之提供®案化導電層及 ίϋ的方法包括提供—導電層。在導電層上形成 中圖案二罩層進行圖案化以形成圖案化焊罩層，其 以开/杰岡安曰暴露出部分導電層。對導電層進行圖案化 Μ形成圖案化導電層。 圖幸ΐΐίΓ之—實施例中，上述之提供圖案化導電層及 一導雷層。#θ =方法包括提供一焊罩層。在焊罩層上形成 中圖亲彳f>、fl子焊罩層進行圖案化以形成圖案化焊罩層，其 。…安罩層暴露出部分導電層。對導電層進行圖案化 乂形成圖案化導電層。 在本1明之一實施例中，上述之提供圖案化導電層及 201027642 ^006 16667-0P6twf.d〇c/n ιι-/-ζ,υνον 圖案化烊罩制方法包括提供—導電層。辑 -焊罩層。對導電層進行圖案化以形成圖案化導電層： 焊罩層進行_化卿顧案化焊料， 層暴露出部分導電層。 口茶化知罩 在本發明之-實施例中，上述之提供 法包括。提供-焊罩層。在焊^ 電層進行圖案化以形成圖案化導電層。 ❹ φ 泡實施射，上狀四方扁平糾腳封襄 1 片座及多個引腳被形成於圖案化導電層。 製r J二之:實施例中’上述之四方扁平無引腳封敦 it I!第—開口及多個第二開口被形成於圖案f: 層。g，、® —開σ及第二開口暴露出部分圖案化^電 在2明之—實施例中，上述之四方扁平無引_& ^私’更I括域位於晶片及賴化焊罩層之間的—黏^ ，，之—實施例中，上述之四方扁平無⑽ =i更包括在_化導電層上進行—棕化處理或—黑^ 基於上述’本發_时斜無引精裝製程， =出的四方扁平無引腳封裝具有心強化結翻度的;^ 層，以使侍圖案化導電層可具有較小的厚度。 201027642 XU-2〇mw006 16667-0P6twf.doc/n 為讓本發明之上述特徵和優點能更明顯易懂，下文特 舉實施例，並配合所附圖式作詳細說明如下。 【實施方式】 圖1A至圖II為本發明一實施例之四方扁平無引腳封 裝的製程剖視流程圖。請參考圖1A，提供一焊罩層12〇 及具有一第一表面112及一第二表面114的一導電層 ❿ 11〇，且知罩層120是透過鑄模（m〇iding)、印刷（printing) 或塗佈（coating)而形成於第一表面112。在一較佳實施 例中，更可在導電層110上進行棕化（br〇wn oxidati〇n) 處理或黑化（black oxidation)處理，以增加導電層no之 表面粗度，進而提升導電層11〇與焊罩層12〇之間的結合 力0 接著，參考圖1B ’透過微影（photolithography)姓 刻製程對導電| 110進行圖案化以形成一圖案化導電層 11〇 ’其t圖案化導電層i1G，具有多個晶片座UGa及多個 引腳110b。 接著，請參考圖1C ’對焊罩層12〇進行圖案化以形 成具有多個第一開口 122的—圖案化焊罩層12〇，，其中第 一，口 122暴露出部分第—表面112。換言之，形成於部 分第一表面112的圖案化焊罩層12〇，定義出多個第一焊墊 116值得>主思的是，本發明並不限制用以形成圖案化導電 層no,及圖案化焊罩層12〇，之圖案化製程的順序。 在本實施例中，圖案化焊罩層12〇，可為一 B階膜 8 201027642 ιυ-ζυυΰυν006 16667-0P6twf.doc/n (B-staged film)(亦為一焊罩臈），且第— 圖案化料層12〇，被_於導電層11G f在-可選擇的實施例中，可將-液態焊罩 112上’並將其固化及圖案化以形 液態焊罩塗層可為-_液態焊 。在本實施财，_化焊罩層咖例如是一感光
此外’在-較佳實施例中，可透過電鑛製程在第 藝116上形成—魏導電層（未繪示）。電鑛導電層可為 -錄金疊層或其它適㈣金屬層。值得注意的是，可在於 110上形顧案化焊罩層咖之前或之後形成電鑛 導電層。 η月參考圖1D，將多個晶片130黏著至圖案化焊罩層 120,，並接著形成多條焊線15G以電性連接晶片13〇及^ 案化導電層110’，其中各晶片13〇具有—主動表面132、 相對主動表面132的一背面134及配置於主動表面132上 的多個第二焊墊136。各晶片130透過位於晶片13〇及圖 案化導電層110,之間的一黏著層14〇而黏著於圖案化焊罩 層120’，以使得圖案化焊罩層12〇，位於各晶片13〇及圖案 化導電層110’之間。在一可選擇的實施例中，晶片可 不透過黏著層140而黏著於圖案化焊罩層12〇，上，其中圖 案化焊罩層12〇,為形成於引腳UGb及晶片座U()a的一 b 階層，且圖案化焊罩層120,在配置晶片130之前未被完全 固化。 201027642 iu-zui/6u^006 16667-0P6twf.doc/n 在本實施例中’焊線150是透過打線製程被形成，以 使付各焊線150電性連接於一第一焊墊Π6及一第二焊塾 136之間。焊線150例如是金線。 在本實施中’黏著層140例如是一 b階黏著層 (B-staged adhesive layer) 。B 階黏著層 140 可為 ABLESTIK 的 8008、8008HT、6200、6201、6202C 成 HITACHI Chemical CO” Ltd.提供的 SA_200_6、 φ SA_200-10。在本發明之一實施例中，Β階黏著層140是被 形成於一晶圓的背面。在切割晶圓之後可得到具有位於背 面134之黏著層140的多個晶片130。因此，β階黏著層 140適於大量生產。此外，可透過旋塗、印刷或其它適用 的製程以形成Β階黏著層140。黏著層140係預先被形成 於晶片130的背面134。特別的是，可先提供具有陣列地 排列之多個晶片130的一晶圓。接著，在晶片13〇的背面 134形成一二階黏著層，並透過加熱或紫外線 照射（UV irradiation)將其部分固化，以形成b階黏著層 ❹ I40。此外，亦可在晶片130被貼附於圖案化焊罩層12〇, 之前’在圖案化焊罩層120’上形成β階黏著層140。 在本實施例中，Β階黏著層140是在晶片13〇被貼附 於圖案化焊罩層120’之後完全固化’或在之後透過後固化 (post curing)處理而完全固化，或在被封裝膠體16〇包 覆後完全固化。 請參考圖1E，形成包覆圖案化導電層11〇，、圖案化 焊罩層120’、晶片130及焊線150的至少一封裝膠體16〇。 201027642 iLi-zuu5uy〇06 16667-0P6twf.doc/n 封裝膠體160的材質例如是壤氧樹脂（ep〇Xyresin)。 請參考圖1F，相較於圖1E之形成包覆圖案化導電層 11〇’、圖案化焊罩層120，、晶片130及焊線15〇的一封^ 膠體160，亦可形成包覆圖案化導電層11〇，、圖案化焊罩 層120’、晶片13〇及焊線150的多個封裝膠體16〇,。 睛參考圖1G及圖1H’透過單體化製程形成多個四方 扁平無引腳封裝1〇〇(繪示於圖1G)
腳封裝咖’（緣示於圖間，其中單趙化製程 (Punch)製程或鑛切（sawing)製程。 如圖1G所繪示，本發明的四方扁平無引腳封裝1〇〇 f要包括一圖案化導電層110，、—圖案化焊罩層12〇，、一 曰曰片130、多條焊線15〇及一封裝膠體16〇。圖案化導電層 ⑽，具有相對的-第—表面112及―第二表面114，其; ^化導電層11G，包括—晶片座llGa及環繞晶片座11〇a 夕個引腳110b。圖案化焊罩層120,配置於第一表面 12’其中圖案化焊罩層120,暴露出部分第一表面112。晶 3〇配置於圖案化焊罩層12〇,，其令圖案化 化導電層⑽及晶㈣之間。焊線“性連 日日130及圖案化焊罩層12〇，暴露出的圖案化導電層 声m封裝膠體160包覆圖案化導電層110,、圖案化焊罩 a 120、晶片130及焊線15〇〇 罩層Γ k可選擇的實施例中，可在圖案化焊 —/成夕個第一開口 I24,以使各晶片130配置於 —歼口 124且透過黏著層14〇黏著於被圖案化焊罩層 201027642 Ιΐ^-ζ.υυ〇υ7〇06 16667-0P6twf.doc/n 120’暴露出的第一表面U2。在本實施例中黏著層⑽ 例如為-Β階黏著層、—導電層或—非導電層。 综上所述’減於傳統之四Μ平料腳封 本發明之四料平無引腳縣製轉造出的时 腳封裝，其具有用以強化結構強产 “，、引 導電層可具有較小的厚度。此外:四方扇；丨 核小的整體厚度及較低的製造成本，^
(throughput)獲得提升。 、厓月匕 雖然本發明已以實施例揭露如上，然其並非用— 本發明’任何所屬技術躺中具有通常知識者，在不^ 本發明之精神和範圍内，當可作些許 不脫離 發明之保護範圍當視後附之申請專利範圍所界::為J本 【圖式簡單說明】 方扁平無引腳封 圖1A至圖II為本發明一實施例之四 裝的製程剖視流程圖。
【主要元件符號說明】 100、100’ ：四方扁平無5丨腳封裝 11〇 :導電層 110’ ：圖案化導電層 110a ·晶片座 ll〇b :引腳 112 :第一表面 12 16667-0P6twf.doc/n 201027642 wov^006 114 :第二表面 116 :第一焊墊 120 :焊罩層 120’ ：圖案化焊罩層 122 :第一開口 124 :第二開口 130 :晶片 132 :主動表面 134 :背面 136 :第二焊墊 140 :黏著層 150 :焊線 160、160’ ：封裝膠體
13
Claims (1)
- 201027642 iu-zvvQuy〇06 16667-0P6twf.doc/n 七、申請專利範圍： ^ -種四方扁平钟腳封絲程，包括： 提供-圖案化導電層及⑽ 圖案化焊罩層； 节儿守电層上的 在該圖案化焊罩層上配置多個晶片，以使該圖幸化焊 罩層位於該些晶片及該圖案化導電層之間；/、 透過多條桿線將該进(晶片& 層，立中該此曰片；^此―二 連接於該圖案化導電 如/…—軌魏_案化導電層的同- 1則， 形成至}-封裝膠體以包覆該 化焊罩層、該些晶片及該些導線；以及也曰案 層。分割該封轉體、該圖案化導電層及該圖案化焊罩 2.如申請專利範圍第1項所述之四方扁例腳封 裝製程，其中提供該圖案化導電層及該圖案化== 法包括： "提供一導電層； 在該導電層上形成一焊罩層； 圖案化該焊罩層以形成該圖案化焊罩層，其中該圖案 化知罩層暴露出部分該導電層；以及 圖案化該導電層以形成該圖案化導電層。 3.如申請專利範圍第丨項所述之四方扁平無引腳封 裝製程，其中提供該圖案化導電層及該圖案化焊罩層的方 法包括： 14 201027642 7〇06 16667-0P6twf.doc/n 提供一悍罩層； 在該焊罩層上形成一導電層； 圖案化該焊罩層以形成該圖案化焊罩層，I中該圖荦 化焊罩層暴露出部分該導電層；以及 〃 ^ 圖案化該導電層以形成該圖案化導電層。 4:如申請專利範圍第1項所述之四方扁平無引腳封 裝製程’其巾提供蝴案化導電層及該_化焊罩層的方 法包括： 提供一導電層； 在該導電層上形成一焊罩層； 圖案化該導電層以形成該圖案化導電層；以及 圖案化該焊罩層以形成該圖案化焊罩層，其中該圖幸 化焊罩層暴露出部分該導電層。 圖案 姑制^如:睛專利範圍第1項所述之四方扁平無引腳封 、巾提供朗案化導電層及細案化焊罩層的方 ❷ 提供一焊罩層； 在該焊罩層上形成一導電層； 圖案化該導電層㈣成㈣案化導電層；以及 圖案化該焊罩層以形成該圖案化焊罩層，其中該圖荦 化焊罩層暴露出部分該導電層。 ’該圖案 T夕1固曰曰片座及多個引腳被形成於該圖案化導 電層。 〃 ^ 15 16667-0P6twf.doc/n 201027642 7. 如申請專利範圍第1項所述之四方扁平無引腳封 裝製程，其中多個第一開口被形成於該圖案化焊罩層，其 中該些第一開口暴露出部分該圖案化導電層。 8. 如申請專利範圍第1項所述之四方扁平無引腳封 裝製程，更包括形成位於該些晶片及該圖案化焊罩層之間 的一黏著層。 9. 如申請專利範圍第8項所述之四方扁平無引腳封 裝製程，其中該黏著層為一 B階黏著層。 V 10.如申請專利範圍第9項所述之四方扁平無引腳封 裝製程，其中該B階黏著層預先被形成於該晶片的一背面。 11. 如申請專利範圍第9項所述之四方扁平無引腳封 裝製程，其中在該些晶片被貼附於該圖案化焊罩層之前， 該B階黏著層被形成於該圖案化焊罩層上。 12. 如申請專利範圍第1項所述之四方扁平無引腳封 裝製程，其中該圖案化焊罩層為一 B階層。 13. 如申請專利範圍第12項所述之四方扁平無引腳 φ 封裝製程，其中該B階層的材質為感光材料。 14. 如申請專利範圍第1項所述之四方扁平無引腳封 裝製程，更包括在該圖案化導電層上進行一棕化處理或一 黑化處理。 15. —種四方扁平無引腳封裝製程，包括： 提供一圖案化導電層及位於該圖案化導電層上的一 圖案化焊罩層； 在該圖案化焊罩層上配置多個晶片，以使該圖案化焊 16 201027642 Lu-z.wo\jy006 16667-0P6twf.doc/n 罩層及該些晶片位於該圖案化導電層的同一側； 透過多條焊線將該些晶片電性連接於該圖案化導電 層’其中該些晶片及該些焊線位於該圖案化導電層的同一 側； 形成至少一封裝膠體以包覆該圖案化導電層、該圖案 化焊罩層、該些晶片及該些導線；以及 分割該封裝膠體、該圖案化導電層及該圖案化焊罩層。 16.如申請專利範圍第15項所述之四方扁平無引腳 封褒製程’其中提供該圖案化導電層及該圖案化焊罩層的 方法包括： 曰 提供一導電層； 在該導電層上形成一焊罩層； 圖案化該焊罩層以形成該圖案化焊罩層，其中該圖案 化焊罩層暴露出部分該導電層；以及 圖案化該導電層以形成該圖案化導電層。 封举申請專利範圍第15項所述之四方扁平無引腳 、氣程，其中提供該圖案化導電層及該圖案化焊罩層的 万法包括： 提供一焊罩層； 在該焊罩層上形成一導電層； ’其中該圖案 圖案化該焊罩層以形成該圖案化焊罩層 垾罩層暴露出部分該導電層；以及 圖案化該導電層以形成該圖案化導電層 17 201027642 iu-zwovy〇06 16667-〇P6twf.doc/n 封裝i8程如15/】述之四方扁平無引腳 方法. 讀圖案化導層及該圖案化焊罩層的 提供一導電層； 在該導電層上形成一焊罩層； 圖案化該導電層a形成該®案化導電層；以及 化焊罩層r形成該圖案化焊罩層，其中該圖案 化焊罩層暴路出部分讀導電層。 19·如申請專利範圍第%項所述之四方鳥平無 封裝製程，其巾提供讀圖案化導電層及該㈣ 方法包括： 曰旧 提供一焊罩層； 在該焊罩層上形成一導電層； 鲁 圖案化該導電層以形成該圖案化導電層；以及 圖案化該焊罩層以形成該圖案化焊罩層，其中 化焊罩層暴露出部分該導電層。 〃 ㈣如巾請專利範圍第15項所述之四方扁平無引腳 、裝裝程，其中多個晶片座及多個引腳被形成於該圖案化 導電層。 〃 21. 如申請專利範圍第15項所述之四方扁平無引腳 封裝製程，其中多個第一開口及多個第二開口被形成於該 圖案化焊罩層，其中該些第一開口及該些第二開口暴露出 部分該圖案化導電層。 22. 如申請專利範圍第15項所述之四方扁平無引腳 18 201027642 ιι^-ζυυδυ^006 16667-0P6twf.doc/n 封裝製程，更包括形成位於該些晶片及該圖案化焊罩層之 間的一黏著層^ 23.如申請專利範圍第15項所述之四方扁平無引腳 封裝製程，更包括在該圖案化導電層上進行一棕化處理或 一黑化處理。19
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098101381A TWI371813B (en) | 2009-01-15 | 2009-01-15 | Manufacturing process for quad flat non-leaded package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098101381A TWI371813B (en) | 2009-01-15 | 2009-01-15 | Manufacturing process for quad flat non-leaded package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201027642A true TW201027642A (en) | 2010-07-16 |
| TWI371813B TWI371813B (en) | 2012-09-01 |
Family
ID=44853276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098101381A TWI371813B (en) | 2009-01-15 | 2009-01-15 | Manufacturing process for quad flat non-leaded package |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI371813B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI556359B (zh) * | 2015-03-31 | 2016-11-01 | 南茂科技股份有限公司 | 四方扁平無引腳封裝結構與四方扁平無引腳封裝導線架結構 |
-
2009
- 2009-01-15 TW TW098101381A patent/TWI371813B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI556359B (zh) * | 2015-03-31 | 2016-11-01 | 南茂科技股份有限公司 | 四方扁平無引腳封裝結構與四方扁平無引腳封裝導線架結構 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI371813B (en) | 2012-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8159055B2 (en) | Semiconductor device, lead-frame product used for the same and method for manufacturing the same | |
| TWI288959B (en) | Chip package and wafer treating method for making adhesive chips | |
| TWI292617B (en) | Stacked semiconductor structure and fabrication method thereof | |
| TWI337387B (en) | Leadframe for leadless package, package structure and manufacturing method using the same | |
| JP2010245259A5 (zh) | ||
| JP2013229542A (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
| TW201240061A (en) | Miniaturized electromagnetic interference shielding structure and manufacturing method thereof | |
| TW201513283A (zh) | 封裝載板及其製作方法 | |
| TW201021174A (en) | Semiconductor substrate, package and device and manufacturing methods thereof | |
| TW201513281A (zh) | 封裝載板及其製作方法 | |
| CN206301777U (zh) | 半导体封装件 | |
| TWI462252B (zh) | 四方扁平無引腳封裝 | |
| TW201027642A (en) | Manufacturing process for quad flat non-leaded package | |
| TW200416977A (en) | Ball grid array semiconductor package and method for fabricating the same | |
| TWI375287B (en) | Manufacturing process for quad flat non-leaded package | |
| TW200901422A (en) | Pre-plated leadframe having enhanced encapsulation adhesion | |
| TW201027637A (en) | Manufacturing process for quad flat non-leaded package | |
| TWI255561B (en) | Manufacturing process for chip package without core | |
| JP2004006670A (ja) | スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TW201011830A (en) | Self-adhesive semiconductor wafer | |
| TWI393194B (zh) | 四方扁平無引腳封裝製程 | |
| TW201021172A (en) | Chip package and manufacturing method thereof | |
| US7803666B2 (en) | Manufacturing process for a Quad Flat Non-leaded chip package structure | |
| TW529140B (en) | Semiconductor packaging process and the package thereof | |
| JP2003046055A (ja) | 板状体、リードフレームおよび半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |