TW201013410A - Integrated transmitting circuit and method - Google Patents

Description

201013410 九、發明說明： 【發明所屬之技術領域】 本發明係有關一種整合傳輸電路與方法，特別是一種將多種應用電路 整合於一晶片之整合傳輸電路與方法。 【先前技術】 • 同速週邊元件互連匯流排(peripheral component interconnect express , PCI express)是一種成熟的高速傳輸介面，其具有消耗功率低、傳輸效能高、 ❹ 所需的接腳數(pin count)少等優點。 目前市面上的電腦系統(如，筆記型電腦或桌上型電腦），大多具有支援 PCI express介面的功能。而多種的應用電路，例如：1〇/1〇〇Mbit ^太網路 晶片、Gigabit乙太網路晶月…等，皆可透過pCIexpress介面與電腦系統的 晶片組做連結。然而，以目前的技術，各個應用電路係分別地設計專屬的 PCI express介面來與晶片組進行連結，且晶片組也必需考量產品上應用電 路之數目，相對應地設計多個PCI express介面來輕接至不同的應用電路 ® 上。如此-來’將造成晶片組的設計成本增加。再者，加上電腦系統主機 板尺寸的限制，PCI express的連接埠(p〇rt)數且的增加，使得必須擴大電腦 主機板的尺寸’不符合電子產品朝向輕薄化發展的趨勢。 【發明内容】 有鑑於此，本發明提出一種整合傳輸電路與方法。藉由本發明所提出 之電路或方法可減少PCI express連接埠的使用數目，並可同時縮小電腦主 機板的板材尺寸。 201013410 本發明提出-種整合雜電路’透過騎介㈣輸料料，該整 合傳輸電路包含：第-應用電路、第二應用電路、媒體存取控_路及實 趙層電路。第-應用電路用以接收並處理第_資料以輸出第—處理資料。 第二應用電路用以接收並處理第二資料以輪出第二處理資料。媒體存取控 '制電_接至第應用電路與第二朗電路，用以對第-處理資料與第: •處理f料猶網，續丨_龍1縣電路編存取控制電 路’接收編碼資料以輸出該輸出餅至傳輸介^其中，媒體存取控制電 路係交互編竭第一處理資料與第二處理資料以輸出編碼資料至實體層電 路。 本發明亦提出-種整合傳輪方法，透過傳輸介㈣傳輸_，包 含下列步驟：接收並處理第-資料以輸出第一處理資料；接收並處理第二 資料以輸㈣二纽倾；提觸鮮取㈣電路，交互編部一處理資 料與第二處理雜，而輸㈣碼触實體層電路至媒體存取控制電 路’接收編碼資料以輸出該輸出資料至傳輸介面。 本發_較佳實施缺其魏，航合圖式說明如後。 【實施方式】 •請參照「第1圖」’該_示為本發合傳輸電路之第-實施例示意 •圖。本發明所提出之整合傳輸電路1，透過傳輸介㈣以傳輸輸出資料’ 該整合傳輸電路i包含··第—_路⑴、第二、媒體存取控 制電路30'實體層電路40。 第-應用電路1〇用以接收並處理第一資料犯以輸出第一處理資料 6 201013410

Spl。第二應用電路20用以接收並處理第二資料Si2以輸出第二處理資料 SP2 °以—實施例而言，第一應用電路10可為讀卡機電路(card reader)，第 一應用電路20可為乙太網路(1〇 μ /100M/Giga bit Ethernet)控制器。或者， 第一應用電路10可為乙太網路控制器，第二應用電路20可為無線網路 ' (WLAN)控制器等。需注意的是，第一應用電路1〇舆第二應用電路2〇在功 - 能上是不相同的。 媒體存取控制(media access control，MAC)電路30 —接至第一應用電略 ® 10與第二應用電路20，用以對第一處理資料Spl與第二處理資料Sp2進行 編碼進而輸出一編碼資料Se。實體層(physical .layer，PHY)電路40.輕接 至媒體存取控制電路30，接收編碼資料Se後將輸出資料s〇ut輸出至傳輪 介面50。依據一實施例，傳輸介面5〇可為高速週邊元件互連匯流排 (peripheral eQmp()nent interconnect express ’ PCI express)傳輸介面。且實體層 電路40將輸出資料Sout透過傳輸介面5〇傳輸至晶片組(chipset)6〇。為了方 便說明，下面的實施例中，傳輸介面5〇係以ρα express傳輸介面做描述， ❿但本發碰料此祕’柯以其他麵之傳輸介面断雜的傳輸。 如「第1圖」所示’本發明揭露卜種具有多個不同功能之應用電路， - 其共用—個媒體存取控制電路抑與—個實體層電路4G之技術，來達到節 省介面重複使用的功效。此外，本發明利用PCI express傳輸介面規格可同 時支援多種功能(Wion)的定義，因此，將共同使用paexpress傳輸介面 的應用電路整合於同-顆控制晶片内，也就是說，第—應用電路ig與第二 應用電路20係設置於同-晶片中。如此一來’原本每一個應用電路都需要 201013410 有-組PCI express的媒體存取控制電路與實體層電路的作法，可藉由整合 的方式’共關—組雜存取控制電路抑與實趙層電路*來節省電路佈 局或1C設計所需的面積。 再者，可在pa express㈣定扣_〇1)進行裝置配置(device ' C〇nfigUmti〇n)機制時，向上層的晶片組6〇宣告此裝置(亦即，整合第一應用 .電路1〇與第二應用電路2〇的晶片)擁有多個功能。如此-來，不同的應用 電路即可整合在—顆控制晶版，__卜個ρσΕχ卿連接淳將 ® 可大幅減少PCI Express連接埠所使用之數目。 另外’依據本發明之-實施例，為了能麵利地將第一處理資料耻 與第二處理資料SP2傳送至晶片組，媒體存取控制電路3〇係交互地編碼第 「處理資料Spl與第二處理資料Sp2以輸出一符合pciExpress規範之編碼 資料Se至實體層電路4〇。舉例說明，假設第一應用電路為讀卡機電路， 而第二應用電路20為乙太網路控制器。因此，第-處理資料SP1為記憶卡 參存取資料，而第二處理資料Sp2為網路傳輸資料。由於本發明提出第一應 用電路10與第二應用電路20共用同一組媒體存取控制電路3〇與實體層電 路40 ’所以媒體存取控制電路3〇與實體層電路4〇需處理記憶卡存取資料 ’與網路傳輸資料。當上層晶片组6〇排定工作排程後，媒體存取控制電路30 ' 會於—第一時間週期内進行記憶卡存取資料之編碼，於一第二時間週期内 進行網路傳輸資料之編碼’並將編碼資料Se傳送至實體層電路40。接著， 編喝資料Se經由實體層電路40轉換為符合PCI Express傳輸介面之輸出訊 '’並傳送至晶片組6〇。如此一來，晶片組60即可收到包含記憶卡存取資 201013410 料與網路傳輸資料的輸出資料，進行相對應之處理。另外，請注意，為了 使媒體存取控制電路30能夠交互地處理處理記憶卡存取資料及網路傳輪資 料，依據一實施例，可設置一仲裁器(Arbiter)或多工器於媒體存取控制電路 30與應用電路(10、20)之間，來選擇性地輸出控制記憶卡存取資料或輸出 • 網路傳輸資料至媒體存取控制電路30。 • 此外’本發明之整合傳輸電路亦可依據電路的使用狀況，來關閉應用 電路之電源’以達到省電之功效。舉例來說，假設第一應用電路1〇為無線 ® 網路晶片，而第二應用電路20為乙太網路控制器。當使用者在使用無線網 路晶片進行無線上網時’第一應用電路1〇是被致能的，而第二應甩電路2〇 可關閉(或禁能)其電源，例如關第二應用電路2〇中實體層之電源，或關 閉時脈訊號，以達到電源管理及省電之功效。當然，本發明之第一應用電 路10與制電路2G之搭配種麵不以上述為限顧電路亦可為顯 示控制曰曰片DVD控制晶片，音效控制晶片或網路攝影機(web c啦)控制晶 片.··等，來進行搭配。 m 「 請參”、、第2圖」’該圖所示為本發明整合傳輸電路之第二實施例示意 圖。於第二實施例中’媒體存取控制電路30為了配合所輕接的第一應用電 路10與第一應用電路20，可包含第一緩衝器^與第二缓衝器3心第一緩 .衝器32可用以緩衝第-應用電路H)所輸帽—處理資料Spl，而第二缓 衝器可用乂緩衝第二應用電路2〇所輸出的第二處理資料卸之。媒髏存取 控制電路3〇可分別由第一緩衝器32讀取第一處理資师 以進行編碼， 第缓衝器34讀取第二處理資料祕以進行編喝。此外，若媒體存取 201013410 控制電路30所輕接的應用電路不只兩個，那麼緩衝器的數目可配合應用電 路的數目响加設置。舉例朗，若翻電路料加第三應用電路及第四 電路，而輕接於媒體存取控制電路3〇,因此媒體存取控制電路3〇可更包含 第三緩衝器及第四緩衝器而與之對應，以此類推。 請參照「第3圖」’該圖所示為本發明整合傳輸電路之第三實施例示意 • ® °第三實施例中酬電路不僅僅只有兩_航，於第三實施例中 更包含了第三應用電路70。第三應用電路7〇用以接收並處理第三資料.阳 ® 以輸出第二處理資料SP3,且媒體存取控制電路30更輕接至第三應用電路 70，且交互地編碼第一處理資料Spl、第二處理資料郎2與第三處理資料 SP3，而輸出編碼資料Se至實體層電路4〇。其中，第一應用電路1〇可為 讀卡機電路’第二應用電路20可為網路控制器，第三應用電路7〇可為顯 不控制器。由第三實施例可知，藉由本發明所提出的整合傳輸電路，可將 多種應用電路同時整合於同-顆晶片中，而共用同一組媒體存取控制電路 30與實體層電路4G，且僅使用—個ρα邮獅連接賴接至晶片組上。 請參照「第4圖」，該圖所示為本發明整合傳輸電路之第四實施例示意 @。第四實施伽電齡統雜為例作說明，電腦祕巾具有巾央處理單 元(CPU)80。如圖所示，晶片組60具有三個pCI Express連接谭61〜63。在 本實施例中，PCI Express晶片組60可為一般所稱之根聯合體(ro〇t complex)。本發明所提出之整合傳輸電路1將整合第一應用電路1〇、第二 應用電路2〇與第三應用電路7〇，假設分別為讀卡機電路網健制器、顯 不控制器。於電腦系統中(如：筆記型電腦），第-應用電路10可為内建的 201013410 讀卡機控制晶片，用以箱接多種不同格式的記憶卡；第二應用電路2〇可為 内建的網路控制晶片（可為乙太網路晶片及域8〇2u無線網路晶片），用以 輕接網路線或接收無線網路資料；第三應用電路7〇可為顯示控制晶片，用 以耦接顯示器而產生影像控制訊號。 - 由「第4圖」可知，藉由本發明所提出的整合傳輸電路1可整合多種 . 不同功能的應用電路，而共用同-組媒體存取控制電路30與實體層電路 4〇 ’且僅使用-個PCI Express連接埠价。透過ρα Express傳輸介面5〇將 ❹輸出資料輸出至晶片組，再由晶片組6〇往更上層傳輸至中央處理單元 80 ’並由巾央處理單元⑽纽各個_電路的测餅，使得各個應用電 路可正常運作。 «月參照第5圖」’該圖所不為整合傳輸方法之流程圊。本發明所提出 之整合傳輸方法，透過傳輸介面鱗輸_熱，包含下列步驟。 步驟S10:接收並處理第一資料以輪出第—處理資料。 步釋S20 :接收並處理第二資料以輪出第二處理資料。 步驟咖：提供媒體存取控制電路，交互地編瑪第一處理資料與第二處 理資料，而輸出一編碼資料。 步驟S40 : _實體層電路至媒體存取控制電路接收該編碼資料以輪 出輪出資料至傳輸介面。 在步職0中’讎-實施例’第—處理資料可由讀卡機電路所產生 第-處理龍他娜麵峨m㈣料由㈤ 路控制器胞，㈣理觀__嶋生。此外在本爷 201013410 明中’第一處理資料與第二處理資料係由同一晶片所產生。 在步驟S30争，依據一實施例，媒體存取控制電路更包含：第一缓衝 器用以緩衝第一處理資料，第二缓衝器用以缓衝第二處理資料，媒體存取 控制電路可由第—緩衝器讀取第一處理資料以進行編碼，且可由第二緩衝 ' 器讀取第二處理資料以進行編碼。且所輸出之編碼資料係符合該傳輸介面 - 之規範，假設，該傳輸介面為一 PCIExpress傳輸介面時，媒體存取控制電 路所輸出之編碼資料係符合PCIExpress傳輸介面之規範。 ❿除上述步驟外’可包含下列步驟：接收並處理第三資料以輸出第三處 理資料；藉由媒體存取控制電路交互地編碼第一、第二與第三處理資料， 而輸出編碼資料。其中，第一處理資料可由讀卡機電路所產生，第二處理 資料可由網路控制器所產生，第三處理資料可由顯示控制器所產生。此外， 在本發明之整合傳輸方法中’若不需處理第一資料時，可更進一步地停止 接收與停止處理第一資料，以達到省電之功效。 綜上所述，本發明提供了一種整合式的傳輸電路，包含了多種不同種 ® 類的應用電路，例如：讀卡機電路，乙太網路(lOM/lOOM/GigabitEthemet) 控制器’無線網路控制器，顯示控制晶片，〇¥〇控制晶片，音效控制晶片 •或網綱1影機(web cam)控制晶片…等。且該些應用電路係共用同一個媒體 •存取浦電路觸—個實體層電路來傳送資料至電腦纽ϋ組上。如 此一來，可節省電路佈局或汇設計所需的面積。此外，本發明之整合式的 傳輸電路亦具魏管理之雜’當某個顧電路不需被執行時，可將其電 源關閉，以降低功率消耗。 12 201013410 雖然本發明的技術内容已經以較佳實施例揭露如上，然其並非用以限 定本發明’任何熟習此技藝者，在不脫離本發明之精神所作些許之更動與 满倚’皆應涵蓋於本發明的範疇内，因此本發明之保護範圍當視後附之申 請專利範圍所界定者為準。 【圖式簡單說明】 第1圖：本發明整合傳輪電路之第一實施例示意圖 $ 2圖=本發@整合傳輪電路之第二實施例示意圖 第3 ® ·本發aj整合傳輪電路之第三實施例示意圖 第4圖.本發明整合傳輪電路之第四實補示賴 第5圖：本發明整合傳輪方法之流程圖 【主要元件符號說明】 1 :整合傳輸電路 10 :第一應用電路 20:第二應用電路 3〇 :媒體存取控制電路 32:第一緩衝器 34 :第二緩衝器 40實體層電路 5〇 :傳輸介面 60 _晶片組 61、62、63 :連接蜂 13 201013410 70 :第三應用電路 80 :中央處理單元

Claims (1)

1. 201013410 十、申請專利範園： l 一種整合傳輸電路’透過—傳輸介面以傳輸—輪出資料，該整合傳輸電 路包含： —第—應用電路’用以接收並處理一第—資料以輪出一第—處理資料； 一第二應用電路，用以接收並處理一第二資料以輸出—第二處理資料； 一媒體存取控制電路，轉接至該第—應用電路與該第二應用電路，用以 對該第一處理資料與該第二處理資料進行編碼，以輸出一編碼資 料；以及 實體層電路’雜至祕财取鋪電路，接收該網雜以輸出該. 輪出資料至該傳輸介面； 中，該第一應用電路與該第二應用電路之功能不同；且該媒體存取控 制電路係交互地編碼該第一處理資料與該第二處理資料以輸出該編 喝資料至該實體層電路。 如請求項S 1項所述之整合傳輸電路，其巾該第_顧電路為—讀卡機 電路’該第二應用電路為一乙太網路控制器。 .如睛求項第1項所述之整合傳輸電路，其中該第一應用電路為—乙太網 制器該第—應用電路為一無線網路控制器β •如請求辦1項職之整合傳輸電路，其巾當該第-應帛麵未被使用 時，禁能該第一應用電路。 如明求項第1項所述之整合傳輸電路，更包含： 第二應用電路，用以接收並處理一第三資料以輸出一第三處理資料； 15 201013410 其中，該媒體存取控制電路更耦接至該第三應用電路，且交互編碼該第 一、該第二與該第三處理資料以輸出該编碼資料至該實體層電路。 6.如請求鮮5項所述之整合傳輪電路，其巾該第_細電路為—讀卡機 電路’該第二應用電路為一網路控制器，該第三應用電路為一顯示控制 器。 7·如請求項第i項所述之整合傳輪電路’其中該第一應用電路與該第二應 用電路係設置於同一晶片中。 8·如請求項帛丨項所叙整合雜電路，其巾該雜存取蝴電路包含： 一第一緩衝器’用以緩衝該第一處理資料；以及 一第二緩衝器，用以緩衝該第二處理資料； 其中’該媒體存取控制電路由該第一麟器讀取該第一處理資料以進行 編碼’且該舰絲蝴電路由該第二_胃讀取該第二處理資料 以進行編碼。 9. 如請求項第丨項所述之整合傳輸電路，其中該傳輸介面為—pc脚⑽ 傳輸介面。 10. 如請求項第i項職之整合輕電路其巾該實縣電路雜輸出資料 透過該傳輸介面傳輸至一晶片组。 種整口傳輸方法’透過一傳輸介面以傳輸一輸出資料，包含下列步驟： 接收並處理-第-資料以輸出—第一處理資料； 接收並處理一第二資料以輸出-第二處理資料； 提供媒體存取控制電路，交互地編碼該第一處理資料與該第二處理資 16 201013410 料，而輸出一編碼資料；以及 麵接一實黯電路至簡麟取㈣電路，魏鶴贿伽輸出該輸 出資料至該傳輸介面。 以如請求項第u項所述之整合傳輸方法，其中該第一處理資料係由一讀卡 機電路所產生，該第二處理資料係由一乙太網路控制器所產生。

   13. 如請求項第！！項所述之整合傳輪方法，其中該第—處理資料係由一乙太 網路控制器所產生’該第二處理資料係由一無線網路控制器所產生。 14. 如請求項第11項所述之整合傳輸方法，更包含下列步驟： 停止接收並停止處理該第一資料。 15. 如請求項第η項所软整合傳輸方法，更包含下列步驟·· 接收並處理一第三資料以輸出一第三處理資料；以及 藉由該媒體存取控制電路交互編瑪該第一、該第二與該第三處理資料， 而輪出該編碼資料。 16·如請求項第15項所述之整合傳輸方法，其中該第—處理資料係由 機電路所產生’該第二處理雜係由-娜控彻所私，該第三處无 資料係由一顯示控制器所產生。 ' Π.如請求勘丨項所述之整合傳輸方法，其鳩—處理雜與 理資料係由同一晶片所產生》 队如請求項第u項所述之整合傳輸方法，其中該媒體存取控制電路包含 一第一緩衝器，用以緩衝該第一處理資料；以及 一第二緩衝器，用以缓衝該第二處理資料； 201013410 其中，該媒體存取控制電路由該第一緩衝器讀取該第一處理資料以進行 編碼，且該媒體存取控制電路由該第二緩衝器讀取該第二處理資料以 進行編碼。 19. 如請求項第11項所述之整合傳輸方法，其中該傳輸介面為一 PCI Express 傳輸介面。 20. 如請求項第11項所述之整合傳輸方法，其中該實體層電路將該輸出資料 透過該傳輸介面傳輸至一晶片組。

   18