200949346 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種電源電路及電源電路控制方法。 【先前技術】 隨著電子產品使用之曰益廣泛，低能耗之電子產品逐 漸受到青睞1 ’作為電子產品重要組成部份之電源電路 能耗較大。 ⑭閱圖1 ’其係一種先前技術電源電路之電路結構 框圖。該電源電路1包括一第一輸入端2、一第二輸入端3、 -繼電器4、-主電源5、一副電源6、一微處理器7及一 開關8。該副電源6包括一變壓器9及一整流滤波電路（未 標不）。 該第-輸入端2電連接該主電源5，該第二輸入端3 、=該繼電器4·接該主電源5,該主電源5電連接一 ^ ^ 乐徇入螭2、3還分別電連接該 變壓器9之初級線圈(未標示)之二端，該變壓器9之次級 線圈（未標示）經由該整流毅電路電連接該微處理器7。該 器4之電感線圈(未標示)一端接地，另一端電連接該 微處理器7。 該電源電路1之運作原理如下： 一交流電壓經由該第一、第-蚣λ仏 , 丄 弟一輸入端2、3輸入該電源 = 電源6之變壓器9及該整流滤波電路 =為直流電壓，該直流電壓加栽於該微處理器7,使 该微處理器7處於上電狀態。 7 200949346 ,· 該微處理器7上電後，當使用者藉由該開_產生一 •開機脈衝訊號至該微處理器7時，該微處理器7根據該開 機脈衝訊说發送控制訊號至該繼電器4 於導通狀態。此時:該第-、第二輪入端2、3輪入之交; 電壓加載至該主電源5，並經兮φ番、β c也 供電。該主電源5工作後處理後為該負载 ^田使用者藉由該開關8產生一 關機脈衝訊號至該微處理器7時， 機脈衝訊號發送控制訊號至兮繼雷=處理盗7根據該關 ❹該主電源5無該繼電器4斷開， 電路2處於待機狀態 負载停止工作，此時，該電源 然，由於該第一、第二給入^ Λ 6提供上電電麗至該微處理器二此由該副電源 _源6之_9。由:二二==加載至 較大，因此，即你诗带、E J電源6之變壓Is 9能耗 仍然較大。源電路1處於待機狀態時，其能耗 ❹ 【發明内容】 提供種減小待機能耗之電源電路實為必 提供種減小待機能耗之電源電路控制方 有鑑於此 要。 有鑑於此 法實為必要。 種電源電路’复0杯—v 一微處理器。當開啟該電機控制電路及 一脈衝訊號至該微處理該4機控制電路發送 路開啟’使該主電路待機控制電路控制該主電 電路為該微處理器供電，該微處理器為一 8 200949346 • ίΐΓ:路::送：第：控制訊號至該待機控制電路，控 控制電路再次發送-脈衝訊號至該微處理：二= 控制該主電路關閉。得機控制電路’該待機控制電路 -種電源電路之控制方法，其包括 啟該電源電路時’一待機控制 巧驟a•田開 盧理哭日兮〜，電發送一脈衝訊號至一微 寺機控制電路控制一主電路開啟，使該主電 理！供電’該微處理器為一負載供電，並發送 一弟一控舰號至該待機㈣電路，㈣該 作狀態；b.當關閉該電源雷技_ # “ 電路保持工 、主電時’該待機控制電路再次發 送脈衝訊號至該微處理器，此時該微處理 一 =至=控制電路，使該待機控制電路控制t ==路停止為該微處理器供電，該微處理器 ，技術相比，本發明電源電路關閉時，該待機控 脈衝訊號至該微處理器，該微處理器發 u一控制讯號至該待機控制電路’使該待機控制電路 控制该主電路關閉，因此，該電源電路能耗降低。 【實施方式】 - 請參閱目2’係本發明電源電路之第一實施之 路結構框圖。該電源電路20包括一第一、货_认 — ^ ^ 第一輸入端211、 2一 12、-能量獲取電路22、—整流遽波電路& 不電路24、-儲能電路25、一主電路％、一待機控制電 9 200949346 . 路27、一微處理器28及一待機偵測電路29。 該第一、第二輸入端211、212分別係交流電壓之火線 (Live Line)輸入端與零線（Null Line)輸入端。該第一、第二 輸入端211、212輸入之交流電壓經由該整流濾波電路23 整流濾波後，於該整流濾波電路23之輸出端231輸出一直 流電壓至該主電路26。該第一、第二輸入端211、212輸 入之交流電壓還提供能量給該能量獲取電路22。 該主電路26接收該整流濾波電路23輸出端231輸出 〇之直流電壓，並對該直流電壓進行處理，然後經由該主電 路26之第一輸出端260向該微處理器28供電。例如：該 主電路26將該整流濾波電路23輸出之直流電壓轉換為一 5V直流電壓，該5V直流電壓由該主電路26之第一輸出 端260輸出。該主電路26同時藉由該主電路26之第二、 第三輸出端261、262向該能量獲取電路22供電。 該能量獲取電路22分別從該電源電路20之第一、第 二輸入端211、212及該主電路26之第二、第三輸出端 ❹261、262獲取電壓，並於該能量獲取電路22之輸出端221 分別提供電壓於該待機指示電路24及該儲能電路25。 該待機指示電路24分別從該能量獲取電路22之輸出 端221及該主電路26之第二輸出端261接收電壓以顯示該 主電路26之工作狀態。 該儲能電路25接收並儲存自該能量獲取電路22之輸 出端221傳遞之電能，並於該儲能電路25之輸出端251 提供該待機控制電路27控制該電源電路20開/關所需之能 200949346 . 量0 _該待機债測電路29藉由其輸入端291偵測負載（圖未 不）之電壓訊號’以判斷該電源電路2G {否進入待機狀 態’並經由待機偵測電路29之輸出端加發 至該微處理器28及該待機控制電路27。 電壓Μ 該微處理器28之第一觸發端281、第二觸發端282分 ，接收該待機控制電路27之第—輸出端272輸出之脈衝訊 Ο 該待機偵測電路29之輸出端292輸出之電壓訊號。依 據該二訊號，該微處理器藉由其第—輸出端284發送 控制訊號至該待機控制電路27,其第二輸出端283用於控 制該負載之工作。 工 該待機控制電路27接收該儲能電路25之輸出端251 輸出之電壓’使該待機控制電路27上電。該待機控制電路 2雷To收，理器28之第一輸出端284及該待機偵測 之輸出端292發出之控制訊號，並藉由其第二輸出 ❹端271控制該主電路26之工作狀態。該待機控制電路η 亦根據使用者發出之操作訊號，藉由其第一輸出端^ 送脈衝訊號至該微處理器28。 請一併參閱圖2、圖3,其中圖3係圖2所示主電路 26之内部電路示意圖。該主電路％係—_電源電路， 其包括一變壓器263、一開關控制電路（Switeh 、一 電晶體265及一反饋電路266。該變壓器263包括一初級 線圈267及一次級線圈268。其中該初級線圈267 一側為 該變壓器263之初級端，該次級線圈268 一侧為該變壓器 11 200949346 ，· 263之次級端。通常’該變壓器263初級端之接地電壓不 . 為〇,而其次級端之接地電壓為〇,因此，當一電子元件電 連接該變壓器263初級端之接地端時，定義該電子元件初 級端接地。在下文中，用接地表示該電子元件接地電壓為 〇’用初級端接地表示該電子元件電連接該變壓器263初級 端之接地端。 該初級線圈267之一端電連接該整流濾波電路23之輸 出端231’另一端經由該電晶體265及一電阻（未標示）初級 端接地，該初級端接地為該主電路26之第三輸出端262。 該次級線圈268 —端藉由一整流濾波電路（未標示）電連接 至該主電路26之第二輸出端261，該次級線圈268之一抽 頭端（未標示）藉由另一整流濾波電路（未標示）電連接至該 主電路26之第一輸出端26〇，該次級線圈268之另一端接 地因此，該主電路26之輸入電壓經由該變壓㈣263分磨 而輸出兩種不同電壓，例如：26V、5V。該開關控制電路 ❹264之on/off控制端2_電連接該待機控制電路π之第 ς輸二端27! ’以接收該待機控制電路27發出之脈衝訊 说。該反饋電路266電連接於該主電路26之第-輸出诚 ⑽與該開關控制電路264之間，以將該主電路第26 =
St:關控制電路264。該開關控制電路264控 、261輸出之電壓時間以調整該第-、第二輸出端 電路H參Λ®2、圓4’其中圖4麵2所示能量獲取 :月匕電路25之内部電路示意圖。該儲能電路25 12 200949346 , 包括一儲能電容（未標示），該儲能電容一端接地，其另一 端電連接該能量獲取電路22之輸出端221。 該能量獲取電路22包括一大能量獲取電路222及第 一、第二、第三微能量獲取電路223、224、225。該大能 量獲取電路222及該第一、第二、第三微能量獲取電路 223、224、225之輸出端均連接該能量獲取電路22之輸出 端 221。 該大能量獲取電路222從該主電路26之第二輸出端 〇 261獲取能量，其包括一二極體（未標示），該二極體之正極 電連接該主電路26之第二輸出端261，其負極電連接該能 量獲取電路22之輸出端221。 該第一、第二微能量獲取電路223、224分別從該電源 電路20之第一、第二輸入端211、212獲取能量。該第一、 第二微能量獲取電路223、224結構相同。該第一、第二微 能量獲取電路223、224之輸入端分別電連接該電源電路 20之第一、第二輸入端211、212。該第一微能量獲取電路 ❹223包括第一、第二電容2231、2232及第一、第二二極體 2233、2234。該電源電路20之第一輸入端211經由該第一 電容2231電連接該第一二極體2233之正極（未標號），該 第一二極體之負極（未標號）電連接該能量獲取電路22之輸 出端221。該第二電容2231與該第二二極體2234組成一 並聯電路，且該第二二極體2234之正極（未標號）接地，其 負極（未標號）電連接該第一二極體2233之正極。 該第三微能量獲取電路225從該主電路26之變壓器 13 200949346 263之初級端接地端，即該主電路26之第三輸出端262獲 取能量。該第三微能量獲取電路225之輸入端電連接該主 電路26之第三輸出端262。該第三微能量獲取電路225之 内部電路與該第一微能量獲取電路223相似，不同之處在 於：該第三微能量獲取電路225之第一電容2251還可為一 電阻或電感。 當該主電路26工作時，該大能量獲取電路222及該第 一、第二、第三微能量獲取電路223、224、225同時向該 〇儲能電路25之儲能電容供電。當該主電路26處於待機狀 態時，僅該第一、第二、第三微能量獲取電路223、224、 225向該儲能電容供電。 請一併參閱圖2、圖5，其中圖5係圖2所示待機指示 電路之内部電路示意圖。該待機指示電路24包括一電容 241、一第一電晶體242、一第二電晶體243、一發光二極 體244及一穩壓管245。該第一電晶體242係一 PNP型雙 極電晶體，該第二電晶體243係一 NPN型雙極電晶體。 ® 該第一電晶體242之射極經由依次串接之一電阻（未 標示）及一二極體（未標示）之負、正極電連接該能量獲取電 路22之輸出端221。該第一電晶體242之射極同時經由該 電容241接地。該第一電晶體242之集極經由該發光二極 體244之正極、負極接地。該第一電晶體242之基極經由 一電阻（未標示）電連接其射極，該基極同時經由另一電阻 (未標示）電連接該第二電晶體243之集極，該基極還依次 經由一二極體（未標示）之負、正極電連接該主電路26之第 200949346 . 二輸出端261。該第二電晶體243之射極接地，其基極經 由該穩壓管245之正極、負極電連接該第一電晶體242之 射極，亦經由一二極體之負極、正極連接至該第一電晶體 242之集極。 當該主電路26處於工作狀態時，其第二輸出端261 之電壓（例如：26V)加載至該第一電晶體242之基極，該第 一電晶體242截止，該發光二極體244不發光。 當該主電路26處於待機狀態時，該主電路26之第二 〇輸出端261無電壓輸出，該能量獲取電路22經由其輸出端 221對該電容241充電。當該電容241兩端電壓充電到一 定值時，該穩壓管245導通，進而使該第二電晶體243導 通，該第一電晶體242之基極拉為低電位，從而該第一電 晶體242導通，該電容241經由該第一電晶體242及該發 光二極體244放電，該發光二極體244發光。 當該電容241兩端電壓放電到一定值時，該第一電晶 體242、第二電晶體243同時截止，該發光二極體244停 ®止發光，該能量獲取電路22之第一、第二、第三微能量獲 取電路223、224、225向該電容241再次充電，當該電容 241兩端電壓達到一定值後，該發光二極體244再次發光。 因此，當該主電路26處於待機狀態時，該電容241不斷充、 放電，從而該發光二極體244不斷閃爍，以顯示該電源電 路20處於待機狀態。 請一併參閱圖2、圖6，其中圖6係圖2所示待機控制 電路之内部電路示意圖。該待機控制電路27包括一開關 15 200949346 ,273、一正反器274、一電子式微動開關275及一反向器 276。該開關273係使用者手動控制該電源電路20之元件， 其可為觸摸式開關（Touch Switch)、單向開關或雙向開關。 該正反器274包括一第一輸入端2741、一第二輸入端 2742、一第三輸入端2743及一輸出端2744。該開關273 之一端接地，另一端經由一二極體（未標示）之負、正極電 連接該正反器274之第一輸入端2741，同時經由另一二極 體（未標示）之負、正極電連接該待機控制電路27之第一輸 〇出端272。 該正反器274之第二輸入端2742經由一 RC電路及一 二極體（未標示）之負、正極電連接該微處理器28之第一輸 出端284。該正反器274之第三輸入端2743電連接該待機 偵測電路29之輸出端292。該正反器274之輸出端2744 依次經由該電子式微動開關275及該反向器276電連接該 待機控制電路27之第二輸出端271。 該電子式微動開關275包括一第一電阻R1、一第二電 ®阻R2、一第三電阻R3及一第一電晶體Q1。該第一電晶體 Q1之基極（未標示）依次經由該第二電阻R2、該第一電阻 R1電連接該正反器274之輸出端2744，亦經由該第三電 阻R3初級端接地；射極初級端接地；集極連接至該反向 器276。該第一電晶體Q1係一 NPN型雙極電晶體，該第 一電晶體Q1亦可為N通道金屬氧化物半導體場效電晶體。 該反向器276包括一第二電晶體Q2、一電容C、一第 四電阻R4及一第五電阻R5。該第二電晶體Q2之基極（未 16 200949346 • 標示）經由該第五電阻R5初級端接地，亦經由該第四電阻 R4電連接該第一電晶體Q1之集極，還依次經由該第四電 阻R4及該電容C初級端接地；射極初級端接地；集極電 連接該待機控制電路27之第二輸出端271。該整流濾波電 路23之輸出端231依序經由二串聯之電阻（未標示）及該電 容C初級端接地。該第二電晶體Q2係一 NPN型雙極電晶 體，該第二電晶體Q2亦可為N通道金屬氧化物半導體場 效電晶體。 〇 該正反器274進一步包括一第三電晶體Q3、一第四電 晶體Q4、一第五電晶體Q5、一第六電晶體Q6、一穩壓二 極體2745、一第六電阻R6、一第七電阻R7及一第八電阻 R8。該第三、第四、第六電晶體Q3、Q4、Q6係NPN型 雙極電晶體，該第三、第四、第六電晶體Q3、Q4、Q6亦 可為N通道金屬氧化物半導體場效電晶體。該第五電晶體 Q5係一 PNP型雙極電晶體，該第五電晶體Q5亦可為P 通道金屬氧化物半導體場效電晶體。 ® 該第三電晶體Q3之基極（未標示）電連接該正反器274 之第二輸入端2742 ;射極（未標示）接地；集極（未標示）經 由一電阻（未標示）電連接該儲能電路25之輸出端251，亦 經由一二極體（未標示）之正、負極電連接該正反器274之 第三輸入端2743。該第四電晶體Q4之基極（未標示）經由 一電阻（未標示）連接至該正反器274之第三輸入端2743， 該第三輸入端2743經由一濾波電容（未標示）接地，該基極 經由一電阻（未標示）接地；射極（未標示）接地；集極（未標 17 200949346 . 示）依次經由該第七電阻R7電連接該第五電晶體Q5之基 極（未標示）。 該第五電晶體Q5之基極（未標示）經由一電阻電連接 該正反器274之第一輸入端2741，亦經由該第六電阻R6 電連接該儲能電路25之輸出端251;射極（未標示）電連接 該儲能電路25之輸出端251，亦經由一二極體（未標示）之 正、負極電連接該第六電晶體Q6之集極（未標示）；集極（未 標示）依次經由該第八電阻R8、該穩壓二極體2745之負、 〇正極接地。該第六電晶體Q6之基極（未標示）連接至該穩壓 二極體2745之負極；射極（未標示）連接至該正反器27之 輸出端2744。 請一併參閱圖2至圖6,該電源電路20之運作原理如 下： 當該電源電路20之第一、第二輸入端211、212輸入 交流電壓後，該交流電壓經由該整流濾波電路23整流濾波 後加載至該主電路26之變壓器263之初級線圈267。 ® 當使用者要打開該電源電路20時，其按下該待機控制 電路27之開關273，該開關273瞬間導通，該第五電晶體 Q5之基極及該微處理器28之第一觸發端281接收一低電 平脈衝，該第五電晶體Q5導通，故該第六電晶體Q6之基 極經由該第八電阻R8及該第五電晶體Q5之集極、射極與 該儲能電路25之輸出端251電連接，該第六電晶體Q6導 通，故該第一電晶體Q1之基極經由該第二電阻R2、該第 一電阻R1、該第六電晶體Q6之射極、集極及一二極體連 18 200949346 Ο
接至該儲能電路25之輪出端251，該第一電晶體qi導通， 使該第一電晶體Q2之基極被拉為低電平，故該第二電晶 體Q2截止，使得該開關控制電路264之〇祕控制端购 =電壓不會被及第一輸出端271拉為低電平，因此該開關 工制電路264開始工作’該開關控制電路264控制該主電 路26之電晶體265之導通時間，從而使該主電路％之第 一輸出端260為該微處理器28供電，進而使該微處理器 8控制該負載之工作。該微處理器28上電後，因其第一 =發端281在該開關273被按下時首次接收到一低電平脈 ^故該微處理器28之第一輸出端284輸出一低電平，使 Γ a二電晶體Q3截止，該储能電路25之輸出端251依序 2一電阻、—二極體及—電阻提供—高電平至該第四電 :體Q4之基極，因此該第四電晶Q4導通，使該第五、第 二二第-電晶體Q5、Q6、Q1保持導通狀態，該第二電晶 體Q2保持截止狀態，該主 保持工作狀態。 該微處理器28及負載 待施者要關閉該電源電路2〇時，使用者再次按下該 |電路27之開關273，該微處理器28之 ==接收一低電平脈衝。該微處理器28具有記憶: 八 觸發端281奇數次接收脈衝訊號時，控制第一 衝低電平，第一觸發端281偶數次接收脈 =時，控一制第一輸出端284輸出高電平，此時該微處 一 觸發端281係第二次接收低電平脈衝，故第 剧出端284輸出一高電平’使該第三電晶體Q3導通， 19 200949346 . 無電壓提供給該第四電晶體Q4之基極’該第四電晶體Q4 截止，故該儲能電路25之輸出端251之高電平寫入該第五 電晶體Q5之基極，該第五電晶體Q5截止，該第六電晶體 Q6及該第一電晶體Q1亦截止，該電容C輸出一高電平至 該第二電晶體Q2之基極，故該第二電晶體Q2導通，該開 關控制電路264之on/off控制端2640經由該第二電晶體 Q2之集極、射極初級端接地，即被拉低為低電平，從而該 開關控制電路264停止工作，進而該變壓器263停止工作。 〇該主電路26之第一輸出端260無電壓輸出，該待機指示電 路24之發光二極體244開始閃爍，且該微處理器28及負 載停止工作。 當該電源電路20用於液晶顯示器時，該負載可為液晶 面板、逆變器（Inverter)及通用串行總線（Universal Serial Bus，USB)接口等其他用電元件。下面以該負載為液晶面板 為例，說明該電源電路20之待機原理： 當該電源電路20正常工作時，該待機偵測電路29經 ©由其輸入端291偵測輸入該液晶面板之電壓訊號。例如： 數位視訊介面（Digital Visual Interface, DVI)訊號、視頻圖 像陣列（Video Graphics Array, VGA)接口訊號、高清晰度多 媒體介面（High Definition Multimedia Interface, HDMI)訊 號之訊號電壓。該待機偵測電路29藉由其輸出端292輸出 該電壓訊號至該微處理器28之第二觸發端282,該第二觸 發端282根據該電壓訊號亦會控制第一輸出端284輸出一 低電平，使該主電路26、該微處理器28及負載保持工作 200949346 _狀態。當該電源電路2G由正f工作狀態轉變為待機狀態 後’該待機偵測電路29無法再偵測到該電壓訊號，其停止 發送該電屢訊號至該微處理器28之第二觸發端撕，此 時，該第二觸發端282控制該微處理器28之第一輸出端 284輸出-高電平，使該第三電晶體Q3導通，無電麗提供 給該第四電晶體Q4之基極，該第四電晶體Q4截止，故該 儲能電路25之輸出端251之高電平寫入該第五電晶體仍 之基極’該第五電晶體q5截止，該第六電晶體以及該第 -電晶體Q1亦截止’該電容c輸出一高電平至該第二電 晶體Q2之基極’故該第二電晶體Q2導通，該開關控制電 路264之on/off控制端264〇經由該第二電晶體Q2之集 極、射極初級端接地，即被拉低為低電平，從而該開關控 制電路264停止工作，進而該變壓器263停止工作。該主 電路26之第一、第二輸出端、261無電壓輸出，該待 機指示電路24之發光二極體244開始閃爍，且該微處理器 28及負載停止工作。 > 該電源電路20進入待機狀態後，當該待機偵測電路 29經由其輸入端291偵測到輸入該液晶面板之電壓訊號 時，該待機偵測電路29藉由其輸出端292輸出電壓訊 該電壓訊號經由一電阻加載至該第四電晶體Q4之基極， 使该第四電晶體Q4導通，該第五電晶體Q5之基極經由該 第七電阻R7接地，該第五電晶體〇5導通，故該 ^ =Q6之基極經由該第八電阻R8與該儲能電路25之輸出 端251電連接，該第六電晶體Q6導通，故該第一電晶體 21 200949346 ..Q1之基極經由該第二電阻尺2、該第一電阻ri及一二極體 .連接至該儲能電路25之輸出端251，故該第—電晶體以 導通使該第一電晶體Q2之基極經由該第四電阻R4初級 端接地’故該第二電晶體Q2戴止，使得該開關控制電路 264之οη/off控制端2640之電壓不會被拉為低電平，因此 該開關控制電路264開始工作，該開關控制電路264控制 該主電路26之電晶體265之導通時間，從而使該主電路 26^之第-輸出端26G輸出電壓，進而使該微處理器％控 制忒負載之工作。同時，該待機偵測電路29之輸出端292 輸出電壓訊號至該微處理器28之第二觸發端282,該第二 觸發端282控制該微處理器28之第一輸出端284輸出一低 電平，使該主電路26、該微處理器28及負載保持工作狀 態。 ^與先前技術相比，本發明之電源電路20在進入關機或 待機狀態時，該主電路26停止工作，因此，該電源電路 ❹〇 j交先刖技術之電源電路1能耗降低。該電源電路2〇還 y藉由該待機偵測電路29偵測該負載之工作狀態，若負載 停止工作，則該電源電路2〇自動進入待機狀態，從而使該 主電路26停止工作，該電源電路20之能耗更加降低。 與先刖技術相比，本發明之電源電路2〇經由該能量獲 取電路22向該儲能電路25供電。當該電源電路2〇在進入 關機或待機狀態時，該第一、第二、第三微能量獲取電路 223 224、225向該儲能電路25供電，而該電源電路20 正吊工作時，該大能量獲取電路222亦向該儲能電路25 22 200949346 ，供電，因此，加快了該儲能電路25充電之速度。同時，經 由該待機指不電路24之發光二極體244之是否閃爍，使用 者可以更清楚的判斷該電源電路20之工作狀態。 凊參閱圖7,係本發明電源電路之第二實施方式之電 路結構框圖。該電源電路3〇與第一實施方式之電源電路 如之區別在於：該電源電路3〇之第一輸入端311電連接 該整流濾波電路33，其第二輸入端312藉由一繼電器314 電連接該整流濾波電路33。當該電源電路3〇進入關機或 待機狀態時，該待機控制電路37發送控制訊號使該繼電器 314斷開，使該電源電路3〇之主電路％停止工作，以達 到降低能耗之目的。 請參閱圖8,係本發明電源電路之第三實施方式之電 路結構框圖。該電源電路4〇與第一實施方式之電源電路 20之區別在於：該電源電路4〇進一步包括一紅外線遙控 接收電路46，該紅外線遙控接收電路46用於根據一遙控 器發送之控制訊號，控制是否切斷待機偵測電路49，以控 制該電源電路40是否進入待機狀態。儲能電路45進一步 為該紅外線遙控接收電路46供電。 綜上所述，本發明確已符合發明之要件，爰依法提出 專利申請。惟，以上該者僅為本發明之較佳實施方式，本 發明之範圍並不以上述實施方式為限，舉凡熟悉本案技藝 之人士援依本發明之精神所作之等效修飾或變化，皆應涵 蓋於以下申請專利範圍内。 【圖式簡單說明】 23 200949346 〇 圖1係一種先前技術電源電路之電路結構框圖。 圖2係本發明電源電路之第—實施方式之電路結構框圖。 圖3係圖2所示主電路之内部電路示意圖。 圖4係圖2所示能量獲取電路及儲能電路之内部電路示意 圖0 、 ::系圖2所示待機指示電路之内部電路示意圖。 2所不待機控制電路之内部電路示意圖。 7係本發明電源電路之 8係本發明電源電—實&方式之電路結構框圖。 主要元件符號說明】 實施方式之電路結構框圖。 圖 圖 圖 圖 Ο 電源電路 整流滤波電路 儲能電路 待機控制電路 待機偵测電路 大能量獲取電路 第-微能量谨<3?» 發光二極獲取電路 開關控制電路 反饋電路 次級線圈 繼電器 第二電容 第--體 第一電晶體 第三電晶體 第五電晶體 第一電阻 第三電阻 20 30 23 25 27 29 40 33 45 37 '49 222 224 244 264 266 268 314 2232 2234 Q1 Q3 Q5 R1 R3 能量獲取電路 22 待機指示電路 24 主電路 26、36 微處理28 紅外線遙控接收電路 46 第一微能量獲取電路 223 第三微能量獲取電路 225 變壓器 263 電晶體 265 初級線圈 267 開關 273 第一電容 2231 第一二極體 2233 穩壓二極體 2745 第二電晶體 Q2 第四電晶體 Q4 第六電晶體 Q6 第二電阻 R2 第四電阻 R4 24 200949346 第五電阻 R5 第六電阻 • 第七電阻 R7 第八電阻 R6 R8
25