TW200913561A - Methods and apparatus for H-ARQ process memory management - Google Patents
Methods and apparatus for H-ARQ process memory management Download PDFInfo
- Publication number
- TW200913561A TW200913561A TW097124361A TW97124361A TW200913561A TW 200913561 A TW200913561 A TW 200913561A TW 097124361 A TW097124361 A TW 097124361A TW 97124361 A TW97124361 A TW 97124361A TW 200913561 A TW200913561 A TW 200913561A
- Authority
- TW
- Taiwan
- Prior art keywords
- arq
- packet
- memory
- assigned
- buffer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1829—Arrangements specially adapted for the receiver end
- H04L1/1835—Buffer management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1829—Arrangements specially adapted for the receiver end
- H04L1/1835—Buffer management
- H04L1/1845—Combining techniques, e.g. code combining
Description
200913561 九、發明說明: 【發明所屬之技術領域】 本揭示案之實施例大體而言係關於用於提供於使用者設 備(UE)内的記憶體之記憶體管理技術,且更特定言之,係 關於管理與UE與網路之間的用於傳輸訊務資料之交互作 用相關聯之高速下行鏈路封包存取(HSDPA)混合自動重覆 要求(H-ARQ)程序。 【先前技術】 預期無線資料服務近期内發展且將有可能變為網路服務 提供者之訊務及收入的重要來源。高速下行鏈路封包存取 (HSDPA)標準經發展以致力於滿足此增長之需求。HSDPA 可被視為在3GPP版本5及之後的版本中得到支援的一組頻 道及過程,從而致能下行鏈路上之高速封包資料傳輸。 HSDPA可提供基於通用行動電信系統(UMTS)之網路的路 標來提高其資料轉遞速度及能力。HSDPA經由(除其他改 良外)對額外共用資料頻道之利用而增強寬頻分碼多重存 取(WCDMA)技術,從而允許在使用者之間的統計多工、 不同適應性調變及編碼技術之應用及基地台處之快速頻道 感知排程。HSDPA亦可藉由利用稱為混合自動重覆要求 (H-ARQ)之快速重新傳輸機制連同停止等待(SAW)協定而 改良錯誤恢復之速度。 圖1描繪WCDMA/HSDPA網路100之例示性元件之間的高 階交互作用,WCDMA/HSDPA網路100可包括基地收發器 台105(後文中稱為”節點B")及使用者設備(UE)器件110。 132656.doc 200913561 UE 11 0包括具有習知配置之記憶體緩衝器丨丨5。為了簡單 起見而未展示可存在於網路100内之各種其他元件。節點B 105可跨越各種空中介面或頻道而與ue 11 〇通信。高速下 行鏈路共用頻道(HS-DSCH)可用作可在節點b 1〇5與UE 110之間轉遞訊務資料封包之主要無線電載送體。對UE 110之HS-DSCH操作的支援可包括額外的兩個控制頻道, 高速共用控制頻道(HS-SCCH)及高速專用實體控制頻道 (HS-DPCCH)。HS-SCCH可向UE提供信號傳輸資訊,其可 包括H-ARQ相關參數及關於封包為新傳輪還是重新傳輸之 為δίΐ。HS-DPCCH可向g卩點B提供可包括頻道品質指示符 (CQI)之反饋資訊。HS-DPCCH亦可提供由UE 11〇產生之確 認(ACK)/否定確認(NACK)反饋(其可基於(例如)UE i 内 之循環冗餘檢查(CRC))。 H-ARQ處理可藉由將經破壞的封包儲存於ue 11 〇中而非 將其丟棄來致較快速恢復。當接收到經破壞的封包時, UE 110可將其儲存於含有於緩衝器記憶體115中的h_arq 緩衝器中,且組合經破壞的封包與一或多個後續重新傳輸 來提高成功解碼之機率。即使在經重新傳輸之封包含有錯 誤的情況下,亦可自先前接收之經破壞的傳輸的組合導出 良好封包。此程序可稱為軟組合,且可包括追逐組合(cc) 及/或遞增冗餘(IR)。CC可為基本組合方法,其中節點B可 簡單地重新傳輸原始封包之編碼符號的確切相同之集合。 對於IR之情況,可在重新傳輸期間藉由以不同方式重新編 碼封包而發送不同冗餘資訊,因此遞增地增加編碼增益。 132656.doc 200913561 為了改良H-ARQ處理之速度,可直接於UE 11〇之實體/媒 體存取控制(L1)層處實施功能性。 記憶體緩衝器115可常駐於UE 110中以提供儲存空間用 於多種處理功能或服務。記憶體缓衝器1丨5之固定部分可 專用於非HSDPA服務,諸如與多媒體廣播多點播送服務 (MBMS)相關聯之資料。在後文中稱為H-ARQ緩衝器的記 憶體之其他部分可專用於用於儲存與特定數目之HSDPA H-ARQ程序相關聯之資料的固定空間。每一 h_ARQ程序可 負責HSDPA封包在MAC-hs層處之傳遞。在後文中將H-ARQ程序之此固定數目稱為”N”,其中N之值可取決於網路 提供者。圖1所示之習知H-ARQ缓衝器藉由使用靜態方法 來組織化與H-ARQ程序相關聯之資料。每一 h-ARQ程序可 經指派一識別符(例如,HSDPA H-ARQ1、HSDPA H_ ARQ2、…HSDPA H-ARQN)且經永久地指派一固定記憶體 位置’每一記憶體位置具有一固定大小。此大小可取決於 H-ARQ程序之數目及HS-DSCH類別指定。 圖2為展示節點B 105與UE 110之間的交互作用之例示性 時序圖200。可藉由使用時域多工而經由HS-DSCH轉遞封 包資料,其中每一傳輸時間間隔(TTI)可由三個時槽組 成,時槽亦稱為子訊框(根據標準為2 ms之時間週期,但 可預期其他時間週期)。在高速實體下行鏈路共用頻道 (HS-PDSCH)上發送在每一 TTI内經碼多工的HS-DSCH之資 料。每一資料封包可與可對應於特定H-ARQ ID之單獨的 H-ARQ程序相關聯。與每一HS-DSCH及其相應H-ARQ程序 132656.doc 200913561 相關聯之資訊經由UE 110 HS-SCCH而提供,且先於Hs_ DSCH中之相應子訊框(TTI)2個時槽。在圖2所示之實例 中,H-ARQ ID在1至6之範圍内變動,且資料封包2〇5與Η_ 八11(56210相關聯。當封包由1;£11〇接收時,11£將試圖解 碼封包。若成功,則UE 11 〇將經由HS-DPCCH針對相關Η-ARQ向節點Β 105發送ACK。若解碼不成功,則UE 11〇將 經由同一頻道向節點B 105發送NACK。為了更好地使用確 w之間的等待時間,多個程序可使用分離的ττι而在 110中執行。此技術可稱為Ν_ι,頻道” SAW(在所說明之實例 中,N=6),其中每一"頻道"對應於特定H_ARQ程序。當一 程序正等待確認時,剩餘N-1個程序可繼續傳輸。 在圖2所示之實例中’對於第一 TTI,在與h_arqi相關 聯之所接收封包結束之後7.5個時槽,由UE 11〇於一個時 槽期間在HS-DPCCH上發送針對h-ARQI之NACK指示。關 於同一H-ARQ程序(在此情況下為H_ARQ1)之最早(重新)傳 輸接著可在先前傳輸開始之後10 ms(亦即,彼傳輸結束之 後12個時槽,考慮對於解碼所允許之時間間隙)發生。節 點B 105可向NACK信號給出優先權而以最早機會排程關於 同H-ARQ之重新傳輸’或*考慮ack/nack指示以順序 方式排程H-ARQ程序,或使用滿足標準中所提出之前述時 間線約束的任何其他方法。 因為儲存與每- H_ARq程序相關聯之資料利用UE i 1 〇内 之記憶體資源’所以需要用KH_ARQ程序記憶體管理之方 法及裝置來以智慧且靈活之方式利用記憶體。節省用於沁 I32656.doc 200913561 ARQ程序之記憶體可提供較多記憶體用於非HSDpA服務, 且/或允許UE之設計具有較小緩衝器記憶體,此可導致較 低生產成本及/或減小之UE 11 〇功率消耗。 【發明内容】 本發明之例示性實施例係針對用於H_ARQ程序記憶體管 理之裝置及方法。 一實施例包括用於動態地管理記憶體用於儲存與h_arq 程序相關聯之資料之方法。該方法包括:接收與11_八11(^程 序相關聯之封包,判定在Η-ARQ緩衝器中是否可獲得一可 用記憶體位置,向可用記憶體位置指派封包,判定封包是 否經成功解碼,及在封包未經成功解碼之情況下將封包保 持於所指派之記憶體位置中用於與後續封包重新傳輸組 合。 另一實施例包括用於管理UE器件之記憶體之方法。該 方法包括:判定用於HSDPA Η-ARQ程序之可用記憶體空 間,判定用於每一 Η-ARQ程序之記憶體量,判定可同時儲 存的H-ARQ程序之數目(ητ),判定針對給定UE類別所指派 的Η-ARQ程序之總數目是否超過”,及在針對給sue類別 所指派的Η-ARQ程序之總數目超過ητ之情況下執行用於 ARQ程序儲存之動態記憶體管理。 所提出之又一實施例包括用於動態地管理記憶體用於儲 存與η-ARQ程序相關聯之資料之裝置。該裝置包括:用於 接收與Η-ARQ程序相關聯之封包的構件,用於判定在η ARQ緩衝器中是否可獲得一可用記憶體位置之構件,用於 132656.doc •10- 200913561 向可用c憶體位置指派封包之構件,用於判定封包是否經 成功解碍之構件,及用於在封包未經成功解碼之情況下將 封包保持於所指派之記憶體位置中用於與後續封包重新傳 輸組合的構件。
提出之另一實施例為用於管理UE器件之記憶體之裝 置。該裝置包括:用於判定用於HSDPA h_arq程序之可 用°己憶體空間的構件,用於判定用於每一 H-ARQ程序之記 憶體量的構件1於判定可儲存的H_ARQ程序之數目(ητ) 之構件’用於判定針對給定UE類別所指派的H_AR(^序 ^總數目是否超過ητ之構件;及用於在針對給SUE類別所 尤的H ARQ程序之總數目超過ητ之情況下執行用於仏 ARQ程序儲存之動態記憶體管理的構件。 實鈿例為包括以下邏輯之裝置··經組態以接收與η· ARQ程序相關聯之封包的邏輯,經組態以判定在h_arq緩 衝盗中是否可獲得-可用記憶體位置之邏輯,經組態以向 可用記憶體位置指派封包之邏輯,經組態以判定封包是否 經成功解碼之邏輯,及經㈣以在封包未經成功解碼之情 、下將封匕保持於所指派之記憶體位置中用於與後續封包 重新傳輸組合的邏輯。 本發明之另一實施例包括包 A 』匕符03以下邏輯之裝置:經組 態以判疋用於HSDPA H.ARQ程序之可用記憶體空間的邏 ^ ’經組態以判定用於每HQ程序之記憶體量的邏 ^ _ τ儲存的H_ARQ程序之數目(ητ)之邏 輯’經組態以判定針對仏定UE類別所社 丁 'σ疋類别所指派的Η-ARQ程序 I32656.doc η
本發明之另-實施例可包括_種電腦可讀媒 200913561 之總數目是否超過ητ之邏輯,及經組態以在針對給定。£類 別所指派的H-ARQ程序之總數目超過ητ之情況下執行用於 H_ARQ程序儲存之動態記憶體管理的邏輯。 本發明之另一實施例可包括一種電腦可讀媒體,其包括 儲存於其上之程式碼,該程式碼用於動態地管理記憶體用 2儲存與H-ARQ程序相關聯之資料,該電腦可讀媒體包 含.用以接收與H-ARQ程序相關聯之封包的程式碼,用以 判疋在H.ARQ緩衝器中是否可獲得—可用記憶體位置之程 式碼’用以向可用記憶體位置指派封包之程式碼,用以判 定封包是否經成功解碼之程式碼,及用以在封包未經成功 解碼之情況下將封包保持於所指派之記憶體位置中用於與 後續封包重新傳輸組合的程式碼。 …、 儲存於其上之程式碼m碼用於管理卿件之纪憶 體’該電腦可讀媒體包含:用以判定用於hsdpa h_a叫 程序之可用記憶體空間的程式碼,用以判定用於每一Η· ,程序之屺憶體置的程式碼’用以判定可儲存的 =數目㈣之程式碼,用以判定針對給定UE類別所指 針對二咖序之總數目是否超過〜之程式碼,及用以在 = = 類別所指派的Η韻Q程序之總數目超過ητ之情 碼。仃用^H_ARQ程序儲存之動態記憶體管理的程式 【實施方式】 隨附圖式經提出 132656.doc 以幫助描述本發明之實施例 且僅係為 200913561 了說明實施例而非對其加以限制而提供。 本發明之態樣揭示於針對本發明之特定實施例的以下描 述及相關圖式中。可在不脫離本發明之範嘴的情況下 替代實施例。另外,將又m 、匕 將不评細描述本發明之熟知元件,或 將省略該等元件,以免使本發明之相關細節模糊不清。 詞語”例示性"在本文中用於意謂"充當實例、例子或說 二。本文中被描述為,,例示性”之任何實施例未 為比其他實施例較佳或有利。同樣,術語"本發明之實施 例"不要求本發明之所有實施例包括所論述之特徵、優勢 或操作模式。 t仪馒勞 另外1在待由(例如)計算器件之元件執行的動作之序列 =面心述#多實施例。應理解可藉由特殊電路(例如, 特殊=積體電路(ASIC)),藉由由—或多個處理器執行 之私式才曰令,或糟由該兩者之組合來執行本文中描述之各 種動作。另外,可認為本文令描述之動作的此等序列完全 具體化於任何形式之電腦讀 存媒體已在其中儲存電腦指令之電腦可讀儲 應集合在被執行後便使得相關聯=集合,電腦指令之相 使使传相關聯之處理器執行本文中描述 以且^化目此’本發明之各種態樣可以許多不同形式加 二外已,有該等形式處於所主張之標的物的範 二=本文中描述之實施例中之每-者而言, 任何該荨實施例相 組態以執输述之:: 中可被描述為(例如)"經 机订所抱述之動作的邏輯,,。 圖3說明例示性UE 300月』 300&UE之相關聯混合 132656.doc -13- 200913561 緩衝器記憶體結構330之高階方塊圖。在圖3中以蜂巢式電 話之形式展示UE 300 ;然而,本發明之實施例可實現於可 執行經由網路1 〇〇之數位通信的任何形式之UE 3〇〇上。兴 例而言,UE可為具有無線通信能力之任何器件,包括(但 不限於)無線數據機、PCMCIA卡、個人電腦、電話或其任 何組合或子組合。 UE 300可具有可經由網路1〇〇交換資料及/或命令之平台 31〇。平台310可包括以操作方式耦接至特殊應用積體電路 ('ASIC")320或其他處理器、微處理器、邏輯電路或任何 其他資料處理器件之收發器315。ASIC 320或其他處理器 可執行與儲存於UE 300之記憶體325中之任何常駐程式介 接的應用程式設計介面("API")層。記憶體325可包含唯讀 及/或隨機存取記憶體(RAM&R〇M)、EEpR〇M、快閃卡或 該等平台通用的任何記憶體。 無線網路100使用之各種通信協定層亦可常駐於平台310 中,平台310可執行不同層處之各種命令及程序(圖3中未 顯不)。通信協定層可包括(例如)無線電資源控制(rrc) 層無線電鏈路控制(RLC)層、媒體存取控制(MAC)層及 實體層(L1)。為實體層接收之資訊可經解碼且在各種層 MAC RLC及RRC之間轉遞。與3GPP版本5引入之HSDPA 払準相致,較两層可使用高速下行鏈路共用頻道(HS_ DSCH)來轉遞訊務資料封包。相同内容適用於其他HSDPA 頻道,該等HSDPA頻道包括載運ACK/nack反饋資訊之上 行鏈路向速專用實體控制頻道(HS-DPCCH)及載運與HS- 132656.doc •14- 200913561 DSCH相關聯之控制資訊的下行鏈路高速共用控制頻道 (HS-SCCH)。 記憶體325之一部分可專用於緩衝器330,緩衝器330可 經分配以同時支援與不使用H-ARQ功能性之非HSDPA服務 及HSDPA H-ARQ程序兩者相關聯的資料。緩衝器330中經 • 預留用於非HSDPA服務的空間之量可自藉由網路使用與 3GPP WCDMA標準相關聯之習知技術信號傳輸至UE之資 訊予以獲得,且可基於UE 300之能力以半靜態方式予以規 X 定。非HSDPA服務可包括在版本6之標準版本中引入的與 多媒體廣播多點播送服務(MBMS)相關聯之資料用於支援 WCDMA蜂巢式網路上之音訊及視訊流。緩衝器空間330之 專用於非HSDPA服務的部分可經定大小以儲存關於 WCDMA下行鏈路頻道之可組態集區的資料,包括(例如) 在共用共同控制實體頻道(S-CCPCH)上載運之廣播資料, 及/或與64 kbps或3 84 kbps等級之下行鏈路無線電載送相關 聯、在專用實體資料頻道(DPDCH)上載運之專用資料。
^ J 一旦考慮了併發的非HSDPA服務之記憶體需求,緩衝器 330中剩餘之空間即可專用於儲存與H-ARQ程序相關聯的 HS-DSCH傳送區塊大小之軟位元(亦稱為封包)。根據3GPP WCDMA(FDD)標準之技術規範25.306(版本5或之後的版 本)中提供的HS-DSCH實體層(L1)類別,可將H-ARQ緩衝 器劃分為可用於遞增冗餘(IR)重組處理之較小緩衝器,其 各專用於一個程序。與技術規範25.2 12相一致,所有H-ARQ程序中含有之資訊共同儲存於節點B 1 05處之"虛擬 132656.doc •15- 200913561 IR"緩衝器中。在每一程序上,此等軟位元表示在hs_ DSCH實體層速率匹配(其—版本在每—傳輸期間執行)之 兩個階段之間儲存的H_ARq資料。前述個別緩衝器在後文 中稱為H-ARQ緩衝器記憶體位置。每一 h_ARq緩衝器記憶 體位置可具有用於每一 H_ARq程序之許多軟位元或大小, . 且可能存在常駐於H-ARQ緩衝器中之總共ητ數目個h_arq 緩衝器記憶體位置。 在本發明之各種實施例中,將與Η-ARQ程序相關聯之 HS-DSCH封包儲存於以動態方式指派(此與上文關於圖⑽ 描述的如在緩衝器i丨5中所示之以靜態方式向每一 h_arq 程序指派其自己的記憶體位置之習知方法相對)之h_arq 緩衝器記憶體位置中。 每一記憶體位置之大小可由H_ARQ程序之數目(在使用 虛擬1尺緩衝器之"隱含分區"時)及HS-DSCH UE類別指定而 規定,HS-DSCH UE類別指定可規定(除其他參數外)用於 U 所有h_arQ程序之軟位元之總數目、所支援之調變機制及 經碼多工HS-PDSCH的數目。可在UE通告其能力之後由網 路1〇〇將待使用之HS-DSCH類別以信號傳輸至UE 3〇〇。此 外,後文中稱為”N"的H_ARQ程序之總數目亦可由網路^⑻ 4曰疋,經由較咼層而信號傳輸,且可獨立於所規定之Η、 dsch類別。在實務上,Nf知地在6至8之範圍内變動,其 根據本發明之實施例可大於Η - A R Q緩衝器中之記憶體位置 的總數目(亦即,ητ < N)。注意,即使在該等實施例中, 向網路通告的UE能力(類別)亦應保持不變。 132656.doc -16- 200913561 因此,在使用此所謂”隱含分區”時,可藉由使軟位元之 總數目除以H-ARQ程序之總數目而對於給定1;£類別判定 每H-ARQ緩衝器記憶體位置之大小(亦即,緩衝 器記憶體位置大小=軟位元總數目/N)。在UE具有比網路 ”高"之所通告HS-DSCH類別(亦即,較大數目之軟位元需 求)之組態中,網路可明確地將每一 H_ARQ緩衝器記憶體 位置之共同大小規定為經由針對網路類別之隱含分區獲得 的(較小)值以保證UE處之兩階段解除速率匹配(其鏡射節 占B 1 0 5處之過程)。此為此實施例亦包含的"明確分區”之 特別情況。可藉由取H-ARQ緩衝器之總大小與H_ARQ緩衝 器記憶體位置之大小之比的整數部分而判定所指派的H_ ARQ緩衝器記憶體位置之數目ητ(亦即,nT=int(總h_arq 緩衝器大小/H-ARQ緩衝器記憶體位置大小。可藉由自緩 衝器330之大小減去專用於非hsdPA服務的記憶體之量而 近似H-ARQ緩衝器之總大小。可由網路將專用於非 HSDPA服務的記憶體之量供應至UE 3〇〇,且緩衝器之 大小習知地為一已知設計參數。 雖然最初可如上文所描述而計算ητ之值,但此值可基於 網路100之解碼效能而改變。在UE 300之解碼效能極佳(區 塊錯誤率本質上為零)之理想情形中,在一實例中ητ之最 小值不大於三。舉例而言,在特定系統中,此最小值可基 於不大於7 _ 5個時槽可用於解碼時間(亦即,對h_Arq程序 之單一封包傳輸的處理不超過25個TTI)之事實(此係基於 針對彼封包之ACK或NACK反饋指示的時間線需求)。因 132656.doc 200913561 此,需要不大於三個H-ARQ緩衝器記憶體位置。另外,實 際下限可取決於特定設計中之解碼時間,且在使用小於 7.5個時槽之情況下可較低。然而,因為實踐解碼效能將 幾乎始終小於理想狀況(非零區塊錯誤率),所以Μ基於系 統設計不應大於或等於預定臨限值(例如,在前述實例中 為三)。若UE 300之解碼效能可接受,則η?之值可自其最 初計算所得之值減小m不減小至預定臨限值(例 如,三)以下。或者,若UE之解碼效能變得降級,則ητ之 值可在而要之情況下藉由減小分配給非HSDpA服務的記憶 體之量而增大。在以下提出的對圖5之闡述中較為詳細地 闡述此程序。觸發該低頻率過程可由併發之非hsdpa與 HSDPA服務之間的可接受系統級折衷及用kUe處之非 HSDPA頻道之處理的系統重新組態之能力而驅動。 在本發明之各個實施例中,h_ARq緩衝器記憶體位置之 數目(ητ)可小於用於習知UE緩衝器115中的HARQ緩衝器 之數目(N)。因此,可利用較少記憶體用於H_ARQ處理, 此又可增加可用於其他程序之記憶體。舉例而言,較多記 憶體可用於非HSDPA服務。此外,記憶體約束之減小亦可 提供设計具有較小緩衝器記憶體之UE的額外優勢,此可 導致較低生產成本及減小之UE功率消耗。 進一步參看圖3,可藉由使用記憶體映射表335來闡述一 實施例之動態記憶體管理方法的概述。在此實例中,存在 總共五個H-ARQ緩衝器記憶體位置(ητ=5)及七個H_ARQ程 序(N=7)。當與特定h_ARq程序相關聯的進入之新封包到 132656.doc 200913561 達UE 300時,其可經指派至一可用h-ARQ緩衝器記憶體位 置(將於下文關於圖4及圖5之描述而提供對可用記憶體位 置之額外描述)。在映射表325中,可將下一進入之封包儲 存於記憶體位置m2中。一旦封包經成功解碼,所指派之記 憶體位置即可經清除以供後續封包使用。若封包未被成功 解碼,則封包仍儲存於記憶體位置中用於藉由使用如H_ arq實體層技術之遞增冗餘或追逐組合而與與相同H-arq
程序相關聯的相同封包之後續版本重組。在表3 3 5中,Η· ARQ1當前儲存於H-ARQ緩衝器位置ml中’ H-ARQ7儲存 於H-ARQ緩衝器記憶體位置m4中,且H-ARQ5儲存於H_ arq緩衝器記憶體位置m5中。在此等情況下此等 ARQ私序之解碼狀態為正在進行或失敗。已釋放緩 衝器記憶體位置„!2及m4以供隨後進入之封包使用。如下 文將較為充分闡述的,若在下一新進入之封包到達ue 3⑻ 時所有H-ARQ緩衝器記憶體位置均經填充,則將丟棄彼新 封包且將不#試解碼,且UE將發送不連續傳輸(DTX)信號 來替代反饋以使得節點B 1〇5通常可重新傳輸可自解;之 封包(特定言之,不具有經打孔(punet叫之任何系統位元 的封包之第1次傳輪版本)。 ’本發明之—實施例可包括UE30〇iUE扇包括 執行本文中所描述功能之能力。各種邏輯元件可體現於離 散元件、執行於處理器上之軟體模組或用以達成本文中 丁之力ι’Ι±的軟體與硬體之任何組合巾。舉例 32。及記憶體⑵均可以協作方式使用以載入、儲存並執: I32656.doc •19- 200913561 本^中揭示之各種功能,且因此用以執行此等功能之邏輯 可分散於各個元件上。或者,可將功能性併入—離散組件 中(例如,在ASIC/處理器320中之嵌式記憶體中)。因此’ 應僅將圖3中之UE 3〇〇的特徵視為說明性的,且本發明不 限於所說明之特徵或配置。 圖4為展示用於動態地管理記憶體用於儲存與程 序相關聯t資料的例示性程序4〇〇之高户皆流程圖。此程序
可由UE 300中之ASIC32〇執行。為了描述之簡單將程序 展示為對可與給定H_ARQ程序相關聯之連續封包操作 的連續程序U ’應瞭解UE可對於在連續ττι中接收且 與不同H-ARQ程序相關聯之封包以#同步方式執行程序 40〇之各個步驟。 程序400可在由UE 300經由HS.DSCH| f點B 1〇5接收封 包(步驟405)時開始。所接收封包可與特定H_ARQ }相關 聯,且可經由HS_SCCH將H_ARQ參數提供至仙3〇〇。仙 3〇〇接著可衫在H_ARQ緩衝器巾μ存在可用記憶體位 置(步驟410)。若不存在可用位置,則有效地丢棄封包且 仰300可向節fiB 1〇5發送〇τχ信號(步驟4⑺以替代上行 鏈路反饋(咖或财叫。在接㈣DTX之後,節點Β ι〇5 即可在每-程序的最小重新傳輸間隔(例如,iQms)之後的 某=重新傳輸與H_ARQ之可自解碼料。設計應 使传以此方式丢棄封包不應對網路通量效能及能力具有明 顯影響。出於此設計之目的,可觀測到此在已失敗或當前 乃在被解碼的先前接收之H_ARQ程序之數目足以填滿恥個 132656.doc -20- 200913561 緩衝器記憶體位置時發生。 若在步驟41〇判定在H_ARQ緩衝器中存在可用記憶體位 置,_ 300可向H_ARQ緩衝器中之可用記憶體位置 所接收之封包(步驟420)。為了最小化在細猶記憶體 緩衝器稍後經擴展之情況下覆寫及丟失封包之可能性,可 將所接收封包指派至遠離非·ρΑ記憶體分區的可 體位置。UE_接著將判定所接收之封包是否經成功解; (步驟奶)。可藉由利用可在(例如)L1中執行之循環冗餘檢 查(CRC)來作出此敎。若封包經成功解碼,細州將 丢棄封包且釋放H-ARQ緩衝器記憶體位置(步驟,。若 封包未經成功解碼,則將保持封包用於與彼封包之後^ 新傳輸(其跡ARQ ID i相關聯)軟組合(步驟435)。與3⑽ WCDMA/HSDPA標準之技術規範25 212相—致,所重新傳 輸之版本可具有不同的經打孔位元(遞增冗餘)以增加有效 編碼增益及編碼效率。原始(或先前發送之)封包虫重新傳 輸之封W可改良封包之信雜比且可增加成功 作之機率。 # 因此’本發明之實施例可包括用於動態管理記憶體以儲 存與H-ARQ程序相關聯之資料的方法。該方法可包括接收 與H-ARQ程序相關聯之封包(步驟4〇5),判定在Η]峨 衝器中是否可獲得—可用記憶體位置(步驟410),向可用呓 憶體位置指派封包(步驟42〇),判定封包是否經成功解碼 (步驟425)及在封包未經成功解碼之情況下將封包保持於所 指派之記憶體位置中用於與後續封包重新傳輸組 132656.doc -21 - 200913561 425)。吾人應瞭解’該方法或其任何部分可實施於軟體、 章刀體及/或其任一組合/子組合中用於在ASIC 320上執行。 當然,此方法不限於在ASIC上執行,而亦可在任何類型之 處理器及/或硬體上執行,且可將執行在複數個處理器及/ 或子處理器之間劃分。 圖5為用於動態地管理記憶體用於儲存與h_ARq程序相 關聯之資料的另一例示性程序5〇〇之流程圖。如上文所論 述’可將程序500視為對可與給定h-ARQ程序相關聯之連 續封包操作的連續程序。然而,UE可對於與其他並行H_ ARQ程序相關聯的所接收封包以非同步方式執行程序$⑼ 之各個步驟。 程序500可藉由初始化H_ARQ緩衝器記憶體用於封包儲 存(步驟503)而開始。此可能需要判定對於每一程序之H_ ARQ緩衝器記憶體位置大小及h_arq緩衝器記憶體位置之 總數目(ητ)。可如上文關於圖3之描述所詳細闡述而執行此 判定。然而,保留用於H-ARQ程序之空間不應任意地小, 且可執行檢查以確保對於總H-ARQ緩衝器大小規定緩衝器 330内之足夠記憶體來允許可接受解碼效能。 可由UE 300經由HS-DSCH自節點Β 1〇5接收封包(步驟 505)。UE 300可檢查以觀察所接收封包是否為新封包(步 驟507)。若封包為新封包,則UE 300可判定在H-ARQ緩衝 器中是否存在可用記憶體位置(步驟5 1〇)。若不存在可用位 置,則有效地丟棄封包’不嘗試解碼,且UE 300可向節點 Β 105發送DTX信號(步驟515)。UE 300接著可判定是否已 132656.doc -22- 200913561 超過在特定時間間 接收封包中的臨限值八=棄封包之數9在待解碼之所 值刀數(步驟547)。若為如此,則UE 3〇〇可藉由使ητ辦知— 曰—而增加H-ARQ緩衝器大小(步驟 549)。可設計時間問卩3而> 、 & ®之程度以使得可減小ητ之改變, 而仍避免顯著效能降級。在接收到DTX信號之後,節點Β 105即可通常在重新傳輸間隔⑼如,w _後的某點重新 傳輸第一次傳輪· ^·去+ h μ
、匕的可自解碼版本(其可與H-ARQ ID i相關聯)。 若在步驟510判定在H_ARQ緩衝器中存在可用記憶體位 置則UE 300可向H_ARQ緩衝器中之可用記憶體位置指派 。收之封匕(步驟52〇)。為了最小化在非則記憶體緩衝 器丄:展之If况下覆寫封包之可能性,可將所接收封包指 :至遠離非HSDPA s己憶體分區的可用記憶體位置。仰3 可解碼所接收之封包(步驟⑵)。UE 3GG接著可判定所接 收之封包是否經成功解碼(步驟525)。 々若封包經成功解碼,則UE 3〇〇將丟棄封包且釋放h_arq 緩衝器記憶體位置(步驟53〇)’且可向節點Β ι〇5發送ACK 信號(步驟517)。若封包未經成功解碼,則將保持封包用於 與同-封包之後續重新傳輸(其與H_ARQ m i相關聯)組合 (步驟535)。亦可向節點B發送NACK信號(步驟爪)。與 SDPA‘準相致,經重新傳輸之區塊可具有與先前版本 不同的經打孔位元之集合以提高解碼效率。原始(或先前 發送之)封包與重新傳輸之封包的重組可改良封包之信雜 比且可增加成功解碼操作之機率。 132656.doc •23- 200913561 右判疋所接收之封包並非新封包(步驟5 可判定關於H-ARq ID i之參义4+h a 11 UE 300 509) 〇 封包疋否經成功解碼(步驟 右為如此,則UE 300向節點B發送Ac ::不嘗試解碼,定關—iDi之先= 經成功解碼(步驟509),則UE3嶋執行步驟5i j 525 。 )22及 :此,本發明之實施例可包括用於動態管理記憶體以健 存與H-ARQ程序相關聯之資料的方法。該方法可包括初 始化H-ARQ緩衝器以用於封包健存(步驟5〇3);接收與=· ARQ程序相關聯之封包(步驟5〇5);判定所接收之封包是否 為新封包(步驟5G7);在所接收封包*為新封包之情況下判 定與H_ARQ程序相關聯之先前封包是否經成功解碼(步驟 5〇9),及在與H_arq相關聯的先前封包經成功解碼之情況 下向節點B發送確認(ACK)信號(步驟5 1 7)。 該方法可進一步包括:判定在H-ARQ緩衝器中是否可獲 得-可用記憶體位置(步驟51G);向可用記憶體位置指派封 包(步驟520);解碼封包(步驟522);判定封包是否經成功 解碼(步驟525);在封包未經成功解碼之情況下將封包保持 於所指派之記憶體位置中以用於與後續封包重新傳輸組合 (步驟535),及向節點B發送NACK(步驟537)。 該方法可進一步包括:在於h_ARq緩衝器中不可獲得可 用記憶體位置之情況下向節點3發送不連續傳輸(DTX)信 號(步驟515);判定是否已超過與DTX信號相關聯之臨限值 (步驟547),及在超過與Ε)τχ信號相關聯之臨限值時修改H_ 132656.doc -24· 200913561 ARQ緩衝器記憶體大小基數(步驟549)。在判定與H-ARQ 私序相關%之先前封包未經成功解碼之情況下’該方法可 進一步包括:將所接收封包儲存於Η-ARQ緩衝器中之適當 記憶體位置中(步驟513);及解碼所接收之封包(步驟 522)。該方法可進一步包括:自所指派記憶體位置丟棄接 收之封包且釋放H_ARQ緩衝器中之所指派記憶體位置(步 - 驟53〇);及向節點B發送ACK信號(步驟517)。 p 圖6為展不用於判定UE 300所使用之記憶體管理技術之 類型的例不性程序之流程圖。該程序可藉由判定用於所有 Η-ARQ程序的緩衝器33〇中之可用記憶體(例如,判定圖3 所示之總Η-ARQ緩衝器大小)(步驟6〇5)而開始。ue 3〇〇接 著可判定每一 Η-ARQ程序使用的記憶體之量且隨後判定與 當則HSDPA類別相關聯的H_ARQ緩衝器記憶體位置之數目 ητ(步驟610)。UE 300可判定H_ARQ緩衝器記憶體位置之 數目(ητ)疋否小於η-ARQ程序之總數目。若為如此,則UE U 將執行動態H-ARQ程序管理。若ητ等於N’則1^ 300可執 行習知靜態η-ARQ程序管理。舉例而言,上文在圖3之描 述中描述了用於判定ητ及總衝器大小之技術的實 - 例。 因此,本發明之實施例可包括用於管理UE器件之記憶 體的方法。該方法可包括判定用於HSDpA H ARQ程序之 可用記憶體空間(步驟605),判定用於每一 H_ARQ程序之 記憶體量且判定可儲存的H_ARQ程序之數目(ητ)(步驟 6 1 0),判定針對給定UE類別所指派的H_arq程序之總數目 132656.doc -25. 200913561 是否超過ητ(步驟615)及在針對給定UE類別所指派的H_ ARQ程序之總數目超過ητ之情況下執行用於程序儲 存之動怨δ己憶體管理(步驟62〇) ^如上文所描述,整個方法 或其部分可執行於軟體、韌體或其任一組合中。 應注意,可藉由使用多種不同技術中之任一者來表示資 訊及信號。舉例而言,可由電壓、電流、電磁波、磁場或 粒子光場或粒子,或其任一組合來表示可遍及上文描述
所引用之資料、指令、命令、資訊、信號、位元、符號及 碼片。 另外,應瞭解,可將結合本文揭示之實施例而描述之各 種說明性邏輯區塊、模組、電路及演算法步驟實施為電子 硬體、電腦軟體或兩者之組合。《了清楚地說明硬體與軟 體之此可互換性,已於上文一般性地在功能性方面描述了 各種說明性組件、區塊、模組、電路及步驟。將該功能性 實施為硬體還是軟體視敎應用及外加於整個系統之設計 約束而定。可對於每—特定應用以變化之方式來實施所描 述之功能性’但該等實施決策不應解釋為引起對本揭示案 之範疇的脫離。 —結合本文中描述之實施例而描述之方法、序列及/或演 算法可直接體現於硬體、由處理器執行之軟體模組或兩者 之組合中。軟體模組可常駐於RAM記憶體、快閃記憶體、 ROM記憶體、EPRqM記憶體、EEPRQM記憶體、暫存器、 硬碟、抽取式碟片、CDm此項技術中已知的任何直 他形式之儲存媒體中。料㈣存職料至處理器以使 132656.doc -26· 200913561 得處理器可自儲存拔 體。在替代方案中,、#取贫訊或將資訊寫人至儲存媒 :子媒體可整合至處理器。 因此,本發明之一 彳可包括體現如本文中所彳 用於H-ARQ程序記 又”斤揭不的 〜:s理之方法之電 外,本發明不限於所 媒體。另 月之實例,且用於執行本文中 述之功能性之任何槿^ 个又甲所描 構件包括於本發明之實施例中。 言,本文中描述之方沬 ^ +例而 ^ _ _ 方法、序列及/或演算法可由經組態以
執行所揭不功能性之邏輯執行。 雖然剛述揭7F内容展示本發明之說明性實施例,但應注 意,在不脫離如附加巾請專利範圍所界定之本發明之範嘴 的It况下可在本文巾進行各種變化及修改。無需以任何 特定次序執行根據本文中描述之本發明之實施例的方法項 之功能、步驟及/或動作。此外,雖然可以單數描述或主 張本發明之元件,但除非明確陳述對於單數之限制,否則 亦可預期複數。 【圖式簡單說明】 圖1描繪節點B與具有習知H-ARQ緩衝器結構之使用者設 備(UE)器件之間的例示性高階交互作用。 圖2為展示節點b與UE之間的用於HSDPA操作之交互作 用之例示性時序圖。 圖3說明例示性UE器件及UE之相關聯H-ARQ緩衝器記憶 體結構之高階方塊圖。 圖4為展示用於動態地管理記憶體用於儲存與H-ARQ程 序相關聯之資料的例示性程序之高階流程圖。 132656.doc -27- 200913561 圖5為用於動態地管理記憶體用於儲存與H-ARQ程序相 關聯之資料的另一例示性程序之流程圖。 圖6為展示用於判定UE所使用之記憶體管理技術之類型 的例示性程序之流程圖。 【主要元件符號說明】 100 WCDMA/HSDPA 網路
1〇5 基地收發器台/節點B 110 使用者設備(UE)器件
H5 記憶體緩衝器 2〇〇 例示性時序圖 205 資料封包 210 H-ARQ6 31〇 可經由網路100交換資料及/或命令之平台 315 收發器 3 20 特殊應用積體電路("ASIC") 325 記憶體 330 緩衝器 33 5 記憶體映射表 132656.doc -28-
Claims (1)
- 200913561 十、申請專利範圍: 1. 一種用於動態地管理記憶體用於儲存與1_1_八11(^程序相關 聯之資料之方法,其包含: 接收一與一 H-ARQ程序相關聯之封包; 判定在一 H-ARQ缓衝器中是否可獲得一可用記憶體位 置; 向該可用記憶體位置指派該封包; 判定該封包是否經成功解碼;及在該封包未經成功解碼之情況下將該封包保持於該所 指派之記憶體位置中用於與一後續封包重新傳輸組合。 2.如請求項1之方法,其進一步包含: 、在於= H-ARQ緩衝器中不可獲得可用記憶體位置的情 况下向節點B發送一不連續傳輸(DTX)信號。 3.如請求項2之方法,其進一步包含:判定是否已超過一 之臨限值;及 與所發送DTX信號之 —數目相關聯 在超過所發送DTX信 緩衝器記憶體大小基數 4.如請求項3之方法,其 小進—步包含: 號之該預定數目時修改該H-ARQ 〇 中修改該H-ARQ緩衝器記憶體大 減小指派給非HSDPA服務的記憶體空間之曰, 札派給該H-ARQ緩衝器的記憶體之量。 ^加 5.如凊求項1之方法,其進一步包含: 判疋該接收之封包是否為一新封包;及 132656.doc 200913561 在該接收之封包不為—軿 祈封包之情況下判定與該H- ARQ程序相關聯的一先前封 g 6. J 5了包疋否經成功解碼。 如請求項5之方法,其中若主 ^ 判疋與該H-ARQ程序相關聯 之該先前封包未經成功解碼,則該方法進一步包含·· 在判定與該H-ARQ程戽柏Μ _ 關聯之該先前封包未經成功 解碼的情況下將該接收之封自 丁巴儲存於該H-ARQ缓衝器中 之一相應記憶體位置中;及 解碼該接收之封包。 如請求項5之方法,其進_步包含: 在該接收之封包未經成功解碼之情況下發送一否定碟 認(NACK)信號。 8. 如明求項5之方法,其中甚绅拉 、 ^接收之封包經成功解碼, 則5亥方法進一步包含: 自該指派之記憶體位置丟棄該接收之封包; 料該H-ARQ緩衝器中之該指派之記憶=位置;及 向節點Β發送一確認(ACK)信號。 θ求項1之方法’其中該封包經指派至遠離與非則服 務相關聯之該記憶體空間的該可用記憶體位置。 10.如請求項1之方法,其進一步包含: 對於隨後接收之封包執行如請求項k方法其中每 一封包與一 H-ARQ ID相關聯。 11· 一種用於管理—UE器件之記憶體之方法,其包含: 判定用於HSDPAH_ARQ程序之可用㈣體空間; 判定用於每一 H-ARQ程序之記憶體量; 132656.doc 200913561 判定可儲存的H-ARQ程序之數目(ητ); 判定針對一給定UE類別所指派的H_ARQ程序之總數目 是否超過ητ ;及 在針對一給定UE類別所指派的h-ARQ程序之該總數目 超過ητ之情況下執行用於序儲存之動態記憶體 管理。 12.如請求項u之方法,其進一步包含:在針對一給定UE類別所指派的11_入11(^程序之該總數目 未超過卟之情況下執行用於H-ARQ程序儲存之靜態記憶 體管理。 13種用於動態地管理記憶體用於儲存與H-ARQ程序相關 聯之資料之裝置,其包含: 用於接收一與一H_ARQ程序相關聯之封包之構件; ;判疋在H-ARQ緩衝器中是否可獲得一可用記憶 體位置的構件; 用於向該可用記憶體位置指派該封包之構件; 用於判定該封包是否經成功解碼之構件;及 用於在該封包未經成功解碼之情況下將該封包保持於 :所指派之記憶體位置中用於與—後續封包重新傳輸組 合的構件。 14. 如請求項13之裝置,其進一步包含: 用於在於該H-ARQ缓衝器中不可 J獲仔可用記憶體位置 的情況下向節點B發送一不連續傳 貝1寻輸(DTX)信號之構件。 15. 如相求項14之裝置,其進一步包含: 132656.doc 200913561 用於判定是否已超過所發送DTX信號之一預定數目之 構件;及 用於在超過所發送DTX信號之該預定數目時修改該 ARQ缓衝器記憶體大小基數的構件。 16. 如#求項15之裝置,其中用於修改該h_arq緩衝器記憶 體大小之該構件進一步包含: 用於減小指派給非HSDPA服務的記憶體空間之量,且 增加指派給該H_ARq緩衝器的記憶體之量之構件。 17. 如凊求項13之裴置,其進一步包含: 用於狀該接收之封包是否為—新封包的構件;及 用於在D亥接收之封包不為—新封包之情況下判定與該 Η-ARQ程序相關聯的該先前封包是否經成功解碼 件。 18. 如請求項17之裝置,其進一步包含: 用於將該接收之封包儲在 π I坷存於該Η-ARQ緩衝器中之一相 應記憶體位置中的構件;及 用於解碼該接收之封包的構件。 19. 如請求項17之裝置,其進一步包含: 用於在該接收之毛& 土 i未!成功解碼之情況下發送一否 定確認(NACK)信號之構件。 2〇.如請求項17之裝置,其進一步包含: 用於自該指派之記憶體位 件. 置云衆孩接收之封包的構 用 於釋放該Η-ARQ緩 衝器中之該指派 之記憶體位置的 132656.doc 200913561 構件;及 用於6 >^r 、郎點B發送一確認(ACK)信號之構件。 21. 如睛求項】^ 3之裝置’其中該封包經指派至遠離與非HS服 務相關聯> # i p之该έ己憶體空間的該可用記憶體位置。 22. 如請求項13之裳置,其進一步包含: 用於斜 、宁於隨後接收之封包執行如請求項1之方法的構 件·,Mi φ A· 、甲母—封包與一 H-ARQ ID相關聯。 種用於皆理一 UE器件之記憶體之裝置,其包含: 用於判定用於HSDPA H-ARQ程序之可用記憶體空間的 構件; 用於判定用於每一 h_ARq程序之記憶體量的構件; 用於判定可儲存的H-ARQ程序之數目(ητ)之構件; 用於判定針對一給定UE類別所指派的H-ARQ程序之總 數目是否超過ητ之構件;及 用於在針對一給定UE類別所指派的H-ARQ程序之該總 數目超過ητ之情況下執行用於h_ARq程序儲存之動態記 憶體管理的構件。 24. 如請求項23之裝置,其進_步包含: 用於在針對一給定UE類別所指派的H_ ARQ程序之該總 數目未超過ητ之情況下執行用於h_ARq程序儲存之靜態 記憶體管理的構件。 25. —種裝置,其包含: 經組態以接收一與一 H_Arq程序相關聯之封包的邏 輯; 132656.doc 200913561 I組態以判定在~ H-ARQ緩衝器中是否可獲得一可用 s己憶體位置之邏輯; 經組癌以向該可用記憶體位置指派該封包之邏輯; 、經組‘邊以判定該封包是否經成功解碼之邏輯;及 經組癌以在該封包未經成功解碼之情況下將該封包保 持於該所指派之記憶體位置中用於與一後續封包重新傳 輸組合的邏輯。 26. 如請求項25之裝置,其進一步包含: 經組態以在於該H-ARQ緩衝器中不可獲得可用記憶體 位置的情況下向節點B發送一不連續傳輸(DTX)信號之邏 輯。 27. 如請求項26之裝置,其進一步包含: '經組態以判定是否已超過一與所發送DTX信號之一數 目相關聯之臨限值的邏輯;及 經組態以在超過所發送DTX信號之該預定數目時修改 該H-ARQ緩衝器記憶體大小基數之邏輯。 28. —種裝置,其包含: 經組態以判定用於HSDPA H-ARQ程序之可用記憶體空 間之邏輯; 經組態以判定用於每一 H_ARq程序之記憶體量的邏 輯; 經組態以判定可儲存的H_ARQ程序之數目(ητ)之邏 輯; ~ 經組態以判定針對一給定UE類別所指派的H-ARQ程序 132656.doc Γ Ο 200913561 之總數目是否超過ητ之邏輯;及 經組態以在針對一給定UE類別所指派的h_arq程序之 該總數目超過ητ之情況下執行用於h_arq程序儲存之動 態記憶體管理的邏輯。 29_如請求項28之裝置,其進一步包含: 經組態以在針對一給SUE類別所指派的h_arq程序之 該總數目未超⑽之情況下執行用於h_arq程序儲存之 靜態S己憶體管理的邏輯。 30. 一種電腦可讀媒體,其包括储存於其上之程式碼,該程 式碼用於動態地管理記憶體用於儲存與&蝴程序相關 聯之資料’該電腦可讀媒體包含: 用以接收一與一H_ARQ程序相關聯之封包的程式碼; 用以判定在一H-ARQ緩衝器中是否可獲得一可’ 體位置之程式碼; °心 用以向該可用記憶體位置指派該封包之程式碼; 用以判定該封包是否經成功解碼之程式碼·,及 用以在該封包未經成功解碼之情況下將該封包 該所指派之記憶體位置中用於與 二' 合的程式碼。 、封匕重新傳輸組 31· —種電腦可讀媒體,其包括儲存於其上 V, 狂武竭,马·在5 ;碼用於管理一卿件之記憶體,該電腦可讀媒體包 用以判定用於HSDPA H-ARQ程序之可用記 程式碼; 憶體空間 之 132656.doc 200913561 用以判定用於每一 H-ARQ程序之記憶體量的程式碼; 用以判定可儲存的H-ARQ程序之數目(ητ)之程式碼; 用以判定針對一給定UE類別所指派的H-ARQ程序之總 數目是否超過ητ之程式碼;及 用以在針對一給定UE類別所指派的H-ARQ程序之該總 數目超過ητ之情況下執行用於H-ARQ程序儲存之動態記 憶體管理的程式碼。132656.doc
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/771,254 US9160496B2 (en) | 2007-06-29 | 2007-06-29 | Methods and apparatus for H-ARQ process memory management |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200913561A true TW200913561A (en) | 2009-03-16 |
Family
ID=39863065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097124361A TW200913561A (en) | 2007-06-29 | 2008-06-27 | Methods and apparatus for H-ARQ process memory management |
Country Status (12)
Country | Link |
---|---|
US (1) | US9160496B2 (zh) |
EP (2) | EP2424148B1 (zh) |
JP (2) | JP2010532645A (zh) |
KR (2) | KR101117021B1 (zh) |
CN (2) | CN103427966B (zh) |
AU (1) | AU2008269939A1 (zh) |
BR (1) | BRPI0813642A2 (zh) |
CA (1) | CA2690408A1 (zh) |
IL (1) | IL202511A0 (zh) |
RU (1) | RU2010102903A (zh) |
TW (1) | TW200913561A (zh) |
WO (1) | WO2009006344A1 (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9516671B2 (en) * | 2007-07-05 | 2016-12-06 | Nokia Solutions And Networks Oy | Shared HARQ feedback channels for virtual grouping in a wireless relay network |
US8429479B2 (en) * | 2009-09-16 | 2013-04-23 | Intel Corporation | Method and system to increase the throughput of a hybrid automatic repeat request (HARQ) protocol |
CN102214144B (zh) * | 2010-04-02 | 2014-03-12 | 中兴通讯股份有限公司 | 一种harq存储器的分层管理方法和系统 |
CN102377544A (zh) * | 2010-08-10 | 2012-03-14 | 普天信息技术研究院有限公司 | 一种通信系统中的重传方法 |
CN102479159A (zh) * | 2010-11-25 | 2012-05-30 | 大唐移动通信设备有限公司 | 多进程harq数据的缓存方法和设备 |
JP5250061B2 (ja) * | 2011-01-07 | 2013-07-31 | 株式会社エヌ・ティ・ティ・ドコモ | 通信制御方法、移動通信システム及び移動端末装置 |
JP2013012916A (ja) * | 2011-06-29 | 2013-01-17 | Panasonic Mobile Communications Co Ltd | 受信装置およびバッファ制御方法 |
KR101970684B1 (ko) * | 2012-02-28 | 2019-04-19 | 삼성전자주식회사 | 무선통신시스템에서 피드백 정보 전송 장치 및 방법 |
WO2015103746A1 (en) * | 2014-01-08 | 2015-07-16 | Qualcomm Incorporated | Small mbsfn enhancement |
US9471237B1 (en) * | 2015-02-04 | 2016-10-18 | Amazon Technologies, Inc. | Memory consumption tracking |
US10862630B2 (en) | 2015-02-13 | 2020-12-08 | Samsung Electronics Co., Ltd | Method and system for contiguous HARQ memory management with memory splitting |
US20160323860A1 (en) * | 2015-04-29 | 2016-11-03 | Qualcomm Incorporated | Systems and methods for uplink shared channel content management |
CN107800516B (zh) * | 2016-09-01 | 2020-09-25 | 深圳市中兴微电子技术有限公司 | 一种高速下行分组接入hsdpa存储管理的方法和装置 |
JPWO2018070167A1 (ja) * | 2016-10-13 | 2019-08-08 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置、および通信システム |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0138984A4 (en) * | 1983-04-11 | 1985-07-01 | William E Woollenweber | BEARING SYSTEM. |
CN1198421C (zh) * | 2000-05-24 | 2005-04-20 | 三星电子株式会社 | 用于混合自动重复请求数据通信系统的数据发送设备和方法 |
US6678523B1 (en) * | 2000-11-03 | 2004-01-13 | Motorola, Inc. | Closed loop method for reverse link soft handoff hybrid automatic repeat request |
FR2819661B1 (fr) * | 2001-01-15 | 2003-03-28 | Nortel Networks | Procede et dispositifs de transmission de donnees avec mecanisme d'acquittement |
US6700867B2 (en) * | 2001-12-20 | 2004-03-02 | Motorola, Inc. | Method and system for reduced memory hybrid automatic repeat request |
US8078808B2 (en) * | 2002-04-29 | 2011-12-13 | Infineon Technologies Ag | Method and device for managing a memory for buffer-storing data blocks in ARQ transmission systems |
US7177658B2 (en) * | 2002-05-06 | 2007-02-13 | Qualcomm, Incorporated | Multi-media broadcast and multicast service (MBMS) in a wireless communications system |
CA2484725C (en) | 2002-05-09 | 2011-09-13 | Nokia Corporation | Hsdpa cqi, ack, nack power offset known in node b and in srnc |
ATE352137T1 (de) | 2002-08-09 | 2007-02-15 | Interdigital Tech Corp | Leistungsfähige speicherzuweisung in einem drahtlosen sender/emfänger |
EP1389847B1 (en) | 2002-08-13 | 2006-12-27 | Matsushita Electric Industrial Co., Ltd. | Hybrid automatic repeat request protocol |
US7050397B2 (en) * | 2003-07-02 | 2006-05-23 | Nokia Corporation | Apparatus, and associated method, for facilitating retransmission of data packets in a packet radio communication system that utilizes a feedback acknowledgement scheme |
US7155655B2 (en) * | 2003-07-22 | 2006-12-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Adaptive hybrid ARQ algorithms |
WO2007092257A1 (en) | 2006-02-03 | 2007-08-16 | Interdigital Technology Corporation | Method and apparatus for dynamically configuring a hybrid automatic repeat request memory |
JP4765260B2 (ja) | 2004-03-31 | 2011-09-07 | 日本電気株式会社 | データ処理装置およびその処理方法ならびにプログラムおよび携帯電話装置 |
FI20040652A0 (fi) | 2004-05-07 | 2004-05-07 | Nokia Corp | Viestintämenetelmä, pakettiradiojärjestelmä, ohjain ja päätelaite |
US7710911B2 (en) | 2004-06-10 | 2010-05-04 | Interdigital Technology Corporation | Method and apparatus for dynamically allocating H-ARQ processes |
JP2006033156A (ja) | 2004-07-13 | 2006-02-02 | Fujitsu Ltd | 通信装置 |
US8312142B2 (en) * | 2005-02-28 | 2012-11-13 | Motorola Mobility Llc | Discontinuous transmission/reception in a communications system |
FI20055242A0 (fi) * | 2005-05-20 | 2005-05-20 | Nokia Corp | Radioresurssien ohjaus HSUPA-järjestelmässä |
JP4649329B2 (ja) * | 2005-12-28 | 2011-03-09 | 富士通株式会社 | 移動端末装置及び同装置におけるチャネル補償方法 |
US7979768B2 (en) * | 2006-03-21 | 2011-07-12 | Interdigital Technology Corporation | Method and system for implementing hybrid automatic repeat request |
KR100946894B1 (ko) * | 2006-09-13 | 2010-03-09 | 삼성전자주식회사 | 무선 통신 시스템에서 복합 자동 재전송버퍼를 동적으로 할당하는 방법 및 장치 |
US20080276147A1 (en) * | 2007-05-04 | 2008-11-06 | Gwang-Hyun Gho | System and method for performing a harq operation in an ofdm-based receiver |
-
2007
- 2007-06-29 US US11/771,254 patent/US9160496B2/en active Active
-
2008
- 2008-03-28 EP EP11190821.6A patent/EP2424148B1/en active Active
- 2008-03-28 EP EP08153619A patent/EP2009832B1/en active Active
- 2008-06-27 KR KR1020117012389A patent/KR101117021B1/ko active IP Right Grant
- 2008-06-27 JP JP2010515200A patent/JP2010532645A/ja active Pending
- 2008-06-27 TW TW097124361A patent/TW200913561A/zh unknown
- 2008-06-27 KR KR1020107001906A patent/KR101197944B1/ko active IP Right Grant
- 2008-06-27 CN CN201310302890.7A patent/CN103427966B/zh active Active
- 2008-06-27 WO PCT/US2008/068664 patent/WO2009006344A1/en active Application Filing
- 2008-06-27 CA CA2690408A patent/CA2690408A1/en not_active Abandoned
- 2008-06-27 CN CN200880022835XA patent/CN101720538B/zh active Active
- 2008-06-27 RU RU2010102903/08A patent/RU2010102903A/ru not_active Application Discontinuation
- 2008-06-27 AU AU2008269939A patent/AU2008269939A1/en not_active Abandoned
- 2008-06-27 BR BRPI0813642-4A2A patent/BRPI0813642A2/pt not_active IP Right Cessation
-
2009
- 2009-12-03 IL IL202511A patent/IL202511A0/en unknown
-
2012
- 2012-08-17 JP JP2012181122A patent/JP5642744B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
AU2008269939A1 (en) | 2009-01-08 |
JP2010532645A (ja) | 2010-10-07 |
EP2009832B1 (en) | 2012-06-20 |
EP2009832A2 (en) | 2008-12-31 |
KR101117021B1 (ko) | 2012-03-16 |
EP2424148B1 (en) | 2013-06-05 |
JP5642744B2 (ja) | 2014-12-17 |
RU2010102903A (ru) | 2011-08-10 |
CN103427966B (zh) | 2017-08-29 |
US20090006778A1 (en) | 2009-01-01 |
EP2009832A3 (en) | 2009-07-29 |
CN101720538A (zh) | 2010-06-02 |
CN103427966A (zh) | 2013-12-04 |
WO2009006344A1 (en) | 2009-01-08 |
KR20110067065A (ko) | 2011-06-20 |
BRPI0813642A2 (pt) | 2015-02-18 |
KR20100027238A (ko) | 2010-03-10 |
CN101720538B (zh) | 2013-08-14 |
EP2424148A2 (en) | 2012-02-29 |
IL202511A0 (en) | 2010-06-30 |
KR101197944B1 (ko) | 2012-11-05 |
US9160496B2 (en) | 2015-10-13 |
CA2690408A1 (en) | 2009-01-08 |
EP2424148A3 (en) | 2012-04-11 |
JP2013017199A (ja) | 2013-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200913561A (en) | Methods and apparatus for H-ARQ process memory management | |
US20180123740A1 (en) | Autonomous transmission for extended coverage | |
TWI373940B (en) | Method and apparatus for low-overhead packet data transmission and control of reception mode | |
EP1557967B1 (en) | Method of HARQ retransmission timing control | |
JP4691090B2 (ja) | アップリンク再送に対する干渉制限 | |
JP4691510B2 (ja) | 再送モード制御方法、基地局および無線通信システム | |
KR20050081567A (ko) | 이동통신 시스템에서 향상된 역방향 전용채널을 통한스케쥴링 정보의 전송방법 및 장치 | |
JP2010283843A (ja) | 再送に対する干渉制限 | |
CN101351981A (zh) | 无线通信用共用数据信道上的高效率传输 | |
CN101651514B (zh) | 时分高速下行分组接入系统中发送和接收方法 | |
WO2006053495A1 (fr) | Procede de transmission |