TW200909372A - Method for manufacturing layered structure of insulator and silicon, layered structure of insulator and silicon, and detecting device - Google Patents

Method for manufacturing layered structure of insulator and silicon, layered structure of insulator and silicon, and detecting device Download PDF

Info

Publication number
TW200909372A
TW200909372A TW97116396A TW97116396A TW200909372A TW 200909372 A TW200909372 A TW 200909372A TW 97116396 A TW97116396 A TW 97116396A TW 97116396 A TW97116396 A TW 97116396A TW 200909372 A TW200909372 A TW 200909372A
Authority
TW
Taiwan
Prior art keywords
substrate
insulator
glass
conductive film
film
Prior art date
Application number
TW97116396A
Other languages
English (en)
Inventor
Tomofumi Kiyomoto
Muneo Harada
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200909372A publication Critical patent/TW200909372A/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00Surface treatment of glass, not in the form of fibres or filaments, by etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/01Arrangements or apparatus for facilitating the optical investigation
    • G01N21/03Cuvette constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Joining Of Glass To Other Materials (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Micromachines (AREA)
  • Optical Measuring Cells (AREA)

Description

200909372 九、發明說明: 【發明所屬之技術領域】 本發明係關於製造絕緣體基板與石夕基板之積層構造體之 方法,特別係關於藉由陽極接合來接合兩者之方法。 【先前技術】 以往之陽極接合裝置101,譬如特開2〇〇1_22〇i8i號公報 所記載。參照圖7,該公報所記載之陽極接合裝置1〇1,包 括具有加熱器102之載置台103與向基板施加電壓之電源 1〇4。該陽極接合裝置101,譬如接合半導體矽基板ι〇5與 玻璃基板106 ’形成積層構造體。 具體而言,在載置台103上載置半導體矽基板1〇5,進而 在其上面載置玻璃基板106。其次,在藉由加熱器1〇2將載 置台103加熱到30(TC〜500t左右之狀態下,向玻璃基板 106施加負電壓。 此時,玻璃基板106中之可動離子(陽離子)移動到負電 極側’在半導體矽基板1 〇5與玻璃基板1 〇6之界面形成電荷 層。且,玻璃與矽由於靜電引力吸引,而接合半導體矽基 板105與玻璃基板1〇6。 上述構成之陽極接合裝置l〇i,係藉由施加電壓以靜電 引力接合半導體矽基板105與玻璃基板1〇6之裝置。即,可 藉由該裝置接合之基板,限定於導電體材料。因此,以 往’不能藉由陽極接合來接合絕緣體基板與矽基板之積層 構造體。 【發明内容】 130181.doc 200909372 藉由陽極接合來接合絕 、及以此方法接合之積 因此,本發明之目的係提供一種 緣體與矽之積層構造體之製造方法 層構造體、譬如檢測裝置。 本發明之絕緣體與矽之積層構造體之製造方法,係積層 由矽形成之第1基板與由絕緣體材料形成之第2基板。具體 而言,其包括:在第2基板之表面形成導電被膜之步驟; 在第2基板上之導電被臈之表面形成含有可動離子的破璃 被臈之步驟’介隔以玻璃被膜積層第1基板與第2基板,藉 由向第2基板施加負電壓以陽極接合第】基板與第2基板之 步驟。根據上述之方法’可藉由陽極接合來接合絕緣體材 料與矽。其結果’可取得接合強度高的積層構造體。 較佳者為’導電被臈藉由滅鏟法形成。藉此,可使成膜 於第2基板之表面的導電被膜之膜厚均一。 *較佳者為,在積層第〗基板與第2基板之前,進而包括, 藉由蝕刻來除去導電被膜及/或玻璃被膜之一部分之步 驟譬如,第2基板為石英基板,作為光所通過之透光窗 之每〇,由於導電被臈及玻璃被膜使透明度下降。 可藉由除去光之通道之部分的導電被膜及玻璃被 膜,以解除此問題。 。更輪佳者為,玻璃被膜具有與矽同等之熱膨脹係數。陽 極=合’為提高玻璃被膜中之離子之傳導性,而在上升到 特疋之他度的狀態下進行。因此,若直接接合之玻璃被臈 與矽之熱膨脹係數很大不同,則可能產生熱失真。 ‘"、實知开^態’第2基板由石英形成。玻璃被膜為 130181.doc 200909372 PYREX玻璃(註冊商標)之被膜。 本發明之絕緣體與矽之積層構造體,係由上述任一方法 製造。 本發月之檢測裝置,係測定被檢測物質之吸光度。具體 ' 而。ι括.由矽形成之在表面具有被檢測物質所通過之 • H|L路之第1基板;由石英形成之以閉鎖檢測流路之方 式積層於第i基板的第2基板;經由第2基板向檢測流路照 〇 &光之照射部;接受由前述照射部照射、通過前述檢測流 之光之又光邛。且,第1及第2基板,經由如下步驟接合 而成.在第2基板之表面形成導電被膜之步驟;在第2基板 上之導電被膜之表面形成含有可動離子的玻璃被膜之步 驟,介隔以玻璃被膜積層第丨基板與第2基板,藉由向第2 基板施加負電壓而陽極接合第1基板與第2基板之步驟。 作為一實施形態,第丨基板,具有在檢測流路内相對水 平方向成45。角、且以90。角相互對面之第i及第2斜面。 f t» 射°卩從斜直方向向前述第1斜面照射光。受光部,接受 由,、、、射„卩照射、反射到第i斜面、與被檢測物質之通過方 向平行地通過檢測流路、反射到第2斜面之反射光。 根據本發明,可獲得一種藉由陽極接合而接合絕緣體材 料與石夕之積層構造體的絕緣體與矽之積層構造體之製造方 法0 【實施方式】 參照圖1〜圖5說明本發明之一實施形態中絕緣體與石夕之 130181.doc 200909372 又’圖1係表示絕緣體與矽之積 之流程圖,圖2〜圖5係圖1之各步 積層構造體之製造方法。 層構造體之主要製造步驟 驟之換式圖。 首先該實施形態’係製造積層有第i基板i工與由絕緣 體材料形成之第2基板12之積層構造體的方法。作為第以 板11 ’木用矽基板。絕緣體材料無特別限定,f如可採用 石英基板。 Ο
其次,參照圖1及圖2,在第i步驟中,在第2基板12之表 面成膜導電被m3(sll)。導電被膜13之材料,譬如可採用 銻(Ti)及鋁(鋁)。作為成膜方法,譬如可採用濺鍍法。 其次,參照圖1及圖3,在第2步驟中,在導電被膜13之 表面成膜含有可動離子之玻璃被膜14(S12)。玻璃被膜“ 之材料,最好為内部具有可動離子且具有與矽同等熱膨脹 係數者。譬如,可採用PYREX玻璃(註冊商標)等。又,玻 璃被膜14,成膜於抵接在第2基板12之第丨基板丨丨之側的壁 面。玻璃被膜14之成膜方法無特別限定,可採用任意方 法。但,玻璃被膜14為防止後述陽極接合時之短路而有必 要為絕緣性。因此,必須為可取得絕緣性之膜厚及膜特 性。 ' 其次,參照圖1及圖4,在第3步驟中,除去導電被膜13 及/或玻璃被膜14中不必要之部分(S13)。具體而言,在以 光阻劑圖案化表面後,蝕刻導電被膜13及玻璃被膜14。在 以銻形成導電被膜13時,作為導電被膜13之蝕刻劑可採用 稀氟酸。又,對玻璃被膜14可採用氟酸系之蝕刻劑。 130181.doc 200909372 又,該步驟並非絕緣體與矽之積層構造體之製造方法所 必須之步驟,若無必要除去導電被膜13及/或玻璃被臈 14,則亦可省略。又,在第j及第2步驟中亦可僅對必要之 部分形成導電被膜1 3及玻璃被膜1 4 ,為簡化各步驟並提高 成膜之精度’最好為圖1所示之方法。 又,將第1基板11加工成特定之形狀。譬如,可藉由蝕 刻等之微影技術加工。
其次,參照圖1及圖5,在第4步驟中,介隔以玻璃被膜 14積層第2基板12與第丨基板13,藉由陽極接合來接合兩者 (S14)。具體而言,將第】基板丨丨之側作為gnd,向導電被 膜13施加負電壓。藉此,玻璃被膜14中之可動離子(Na+) 移動到負電極側,在與第丨基板u之界面形成電荷層。 且,藉由第1基板11與第2基板12之界面產生之靜電引力接 合兩者。 又,施加於導電被膜;·廠 ^ 可电饥联1 之電壓,在不絕緣破壞之範圍 内,有必要對應玻璃被膜14之臈厚而進行調整。又,為提 高玻璃被膜14之離子傳導性,县士工十 甘 吁守C玍’取好在將基板升溫到35(rc 〜450°C之狀態下進行。再去,介4日祕+ t J丹考亦可根據需要除去露出之導 電被膜13(指圖5中之上面及兩側面)。 根據上述方法’可藉由陽極接合接合絕緣體材料與石夕之 積層構造體。X,可藉由陽極接合確實地接合及第2基 板11、12。其結果’即使為内部具有作為流體之通路的流 路之積層構造體,亦無漏液之擔憂。 其次,參照圖6, 說明藉由上述製造方法製造之絕緣體 130181.doc •10- 200909372 ,、石夕之積層構造體之例。又’圖6所示之絕緣體與石夕之積 :構造體,為測线過檢測流路17之試劑(亦稱"被檢測物 質")之吸光度之檢測模組21。該檢測模組21,譬如可作為 測定由層析法所分離之成分之吸光度的裝置而使用。 參照圖6,檢測模組21具有:將檢測流路17劃分為適宜 分析之形狀引導作為檢測對象之試劑的引導部22;閉鎖檢 測流路17之上面且可使外部與檢測流路以間透過光的透
光窗23;向檢測流路17照射光之照射部24;接受從檢測流 路Π出來之光的受光部(檢測器)25。又,在該實施形態 中,檢測流路17之一部分露出於引導部22之表面,為透光 窗23所閉鎖。 又,在該實施形態中,引導部22由矽形成。又,對於透 光窗23採用透明度高的石英玻璃。再者,照射部24及受光 部25為照射及接受紫外線(uv)的光纖。 引導部22 ’在檢測流路17内具有第1及第2斜面26a、 26b。此第1及第2斜面26a、26b,各對水平面傾斜45。。 又’第1及第2斜面26a、26b,以90。之角度相互對面。 又,第1及第2斜面26a、26b為反射率高的鏡面。或,亦 可藉由減:艘法在第1及第2斜面26a、26b上成膜紫外線之反 射率高的鋁被膜等。 照射部24 ’從船直於第1斜面26a之方向照射紫外線。在 此實施形態中,將紫外線之波長設為200 nm〜300 nm。由 照射部24照射之紫外線,在第1斜面26a中向水平方向反 射。即,與試劑之流動方向平行地通過檢測流路1 7中。其 130181.doc 200909372 後’在第2斜面26b中再度反射到鉛直方向之紫外線,到達 受光部25 ^且,在受光部25分析受光之紫外線以測定通過 檢測流路17之試劑之吸光度。又’在圖6中以一點鏈線之 箭頭表示紫外線之前進方向。 又,本明細書中之「水平」及「鉛直」之用語,係為表 示相對之角度關係而方便地使用之用語,不為限定於絕對 之意思的角度關係者。 在上述構成之檢測模組21中,將第丨基板作為引導部 22,第2基板作為透光窗23。且,引導部22與透光窗23, 藉由如圖1〜圖5所示之本發明一實施形態之絕緣體與矽之 積層構造體之製造方法來接合。因此,在第3步驟中,除 去成為紫外線之通道的部分(在圖6中,對面於透光窗23之 檢測流路1 7之部分)之導電被膜及玻璃被膜。又,在圖6 中省略成膜於透光窗23之導電被膜及玻璃被膜之圖示。 又,在上述實施形態中,表示了測定藉由層析法所分離 之成分之吸光度的檢測模組2 1之例,但不為限定於該等用 途之者’作為製造絕緣體與矽之積層構造體之方法可廣泛 使用。特別’接合部分要求高密封性之積層構造體,譬 如若適用於内部具有流體(包括液體及氣體)通過之流路 的積層構造體,則可期待有高的效果。譬如,可例舉有測 定流體之壓力的壓力傳感器、測定流體之流速的流速傳感 器、測定流體之流量的流速傳感器等。 以上’參照圖式說明了本發明之實施形態,但,本發明 不限定於圖示之實施形態之者。對於圖示之實施形態,在 130181.doc •12- 200909372
與本發明同一之範圍内 正及變形。 或均等之範圍内 可加以各種修 [產業上之可利用性] 本發明可有利地使用於絕緣體與石夕之積層構造 方法。 【圖式簡單說明】 、圖1係表示本發明之一實施形態中絕緣體與石夕 4體之主要製造步驟之流程圖。 圖2係表示圖丨之第丨步驟之模式圖。 圖3係表示圖丨之第2步驟之模式圖。 圖4係表示圖丨之第3步驟之模式圖。 之製造 之積層構 係表示圖1之第4步驟之模式圖。 圖6係表示本發明之—眘 造體的圏。月之實—十絕緣體與秒之積層構 圖7係表示以往之陽極接合裝置之圖 【主要元件符號說明】 11 12 13 14 17 21 22 23 第1基板 弟2基板 導電被膜 玻璃被膜 檢測流路 檢測模組 引導部 透光窗 130181.doc •13· 200909372 24 照射部 25 受光部 26b 第2斜面 101 陽極接合裝置 102 加熱器 103 載置台 104 電源 105 半導體矽基板 106 玻璃基板 ϋ 130181.doc - 14-

Claims (1)

  1. 200909372 申請專利範圍 1. 一種絕緣體與石夕之積層構造體之製造方法 層有由石夕形成之第1基板與由絕緣體材料形成、係製造積 的積層構造體者;包括: 之第2基板 在前述第2基板之表面形成導電被膜之步驟, 在前述第2基板上$治·、+,# + 之刖述導電被膜之表面步杰人 動離子的玻璃被膜之步驟, 夕3有可
    G 介隔以前述玻璃被臈積層前述第1基板與前述楚 板藉由向刖述第2基板施加負電壓而陽極接A二、基 基板與前述第2基板之步驟。 皮第1 2. 如請求項丨之絕緣體與矽之積層構造體之製造方法, 中前述導電被膜係由濺鍍法形成。 '’其 3. 如請求項1之絕緣體與矽之積層構造體之製造方法 進而包括: 其 在積層前述第1基板與前述第2基板之前,藉由麵刻 除去前述導電被膜及/或前述玻璃被膜之一部分 〜歹鄉。 4.如請求項1之絕緣體與矽之積層構造體之製造方法, 中前述玻璃被膜具有與矽同等之熱膨脹係數。 “ 5,如請求項1之絕緣體與矽之積層構造體之製造方法,其中 月il述第2基板係由石英形成, 前述玻璃被膜為PYREX玻璃(註冊商標)之被膜。 6. —種絕緣體與矽之積層構造體,其係以如請求項丨之方 法製造而成。 7·—種檢測裝置’其係測定被檢測物質之吸光度者,包 130181.doc 200909372 括: 由矽形成且在表面具有被檢測物質所通過之檢測流路 之第1基板, 由石英形成且以閉鎖前述檢測流路之方式積層於前述 第1基板的第2基板, 經由前述第2基板向前述檢測流路照射光之照射部,及 接受由前述照射部照射、通過前述檢測流路之光之受 光部; 前述第1及第2基板,係經由如下步驟接合而成: 在前述第2基板之表面形成導電被膜之步驟, 在前述第2基板上之前述導電被膜之表面形成含有 可動離子的玻璃被膜之步驟, 介隔以前述玻璃被膜積層前述第丨基板與前述第2基 板’藉由向前述第2基板施加負電壓而陽極接合前述 第1基板與前述第2基板之步驟。 8.如請求項7之檢測裝置,其中, 月述第1基板,具有在前述檢測流路内相對水平方向 成45。角、且以9〇。之角度相互對面之第丨及第2斜面’ 則述照射部,從鉛直方向向前述第1斜面照射光, 前述受光部,接受由前述照射部照射、反射到前述第 ^斜面、與被檢測物質之通過方向平行地通過前述檢測 流路、且反射到前述第2斜面之反射光。 130181.doc
TW97116396A 2007-05-23 2008-05-02 Method for manufacturing layered structure of insulator and silicon, layered structure of insulator and silicon, and detecting device TW200909372A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007136620A JP2008290899A (ja) 2007-05-23 2007-05-23 絶縁体とシリコンとの積層構造体の製造方法、絶縁体とシリコンとの積層構造体、および検出装置

Publications (1)

Publication Number Publication Date
TW200909372A true TW200909372A (en) 2009-03-01

Family

ID=40074850

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97116396A TW200909372A (en) 2007-05-23 2008-05-02 Method for manufacturing layered structure of insulator and silicon, layered structure of insulator and silicon, and detecting device

Country Status (3)

Country Link
JP (1) JP2008290899A (zh)
TW (1) TW200909372A (zh)
WO (1) WO2008146581A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014119336A1 (ja) 2013-02-01 2014-08-07 株式会社ブリヂストン 空気入りタイヤ
CN110204223A (zh) * 2019-04-25 2019-09-06 厦门祐尼三的新材料科技有限公司 一种夹层玻璃及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3144627B2 (ja) * 1996-09-02 2001-03-12 日本電信電話株式会社 光スイッチ及びその組立方法

Also Published As

Publication number Publication date
WO2008146581A1 (ja) 2008-12-04
JP2008290899A (ja) 2008-12-04

Similar Documents

Publication Publication Date Title
US20230124770A1 (en) Room temperature glass-to-glass, glass-to-plastic and glass-to-glass ceramic/semiconductor bonding
Xu et al. Bonding of glass nanofluidic chips at room temperature by a one-step surface activation using an O 2/CF 4 plasma treatment
EP2932540B1 (en) Methods for processing oled devices
CN1208843C (zh) 压力传感器和生产压力传感器的方法
US7192841B2 (en) Method of wafer/substrate bonding
TWI343180B (en) The acoustic wave sensing-device integrated with micro channels
Howlader et al. Room-temperature microfluidics packaging using sequential plasma activation process
JP2006248895A (ja) 接合方法及びこの方法により作成されるデバイス並びに接合装置
Dragoi et al. Adhesive wafer bonding for MEMS applications
Tanaka et al. Electrical interconnection in anodic bonding of silicon wafer to LTCC wafer using highly compliant porous bumps made from submicron gold particles
TW200909372A (en) Method for manufacturing layered structure of insulator and silicon, layered structure of insulator and silicon, and detecting device
US20020069960A1 (en) Anodic bonding of a stack of conductive and glass layers
Hu et al. Interfacial investigation and mechanical properties of glass-Al-glass anodic bonding process
Richter et al. Welding of transparent materials with ultrashort laser pulses
WO2005012159A1 (en) Method of manufacturing nanochannels and nanochannels thus fabricated
Wei et al. Role of bonding temperature and voltage in silicon-to-glass anodic bonding
Knapkiewicz Ultra-low temperature anodic bonding of silicon and borosilicate glass
WO2003055820A1 (fr) Procede pour faire adherer des articles transparents et plaque de quartz preparee par adherence et dispositif faisant intervenir son utilisation
US20050233543A1 (en) Method of fabricating microelectromechanical system structures
TW201031911A (en) A capillary electrophoresis chip with integrated top-bottom opposed electrochemical sensing electrodes and its fabrication methods
Wei et al. Improvement of anodic bond quality with the assistance of sputtered amorphous film
Hu et al. Characterization of anodic bondable LTCC for wafer-level packaging
JP2005139016A (ja) 接合部材の製造方法及びそれにより得られるマイクロ化学チップ
KR101578073B1 (ko) 기밀 밀봉 방법 및 기밀 밀봉된 기판 패키지
Richter et al. Breaking stress of glass welded with femtosecond laser pulses at high repetition rates