TW200901511A - Fabrication process for package with light emitting device on a sub-mount - Google Patents
Fabrication process for package with light emitting device on a sub-mount Download PDFInfo
- Publication number
- TW200901511A TW200901511A TW097105101A TW97105101A TW200901511A TW 200901511 A TW200901511 A TW 200901511A TW 097105101 A TW097105101 A TW 097105101A TW 97105101 A TW97105101 A TW 97105101A TW 200901511 A TW200901511 A TW 200901511A
- Authority
- TW
- Taiwan
- Prior art keywords
- metallization
- deposited
- metal
- manufacturing
- feedthrough
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims description 34
- 238000001465 metallisation Methods 0.000 claims abstract description 61
- 238000000151 deposition Methods 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 13
- 230000008021 deposition Effects 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 38
- 125000006850 spacer group Chemical group 0.000 claims description 17
- 239000010931 gold Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 229910052500 inorganic mineral Inorganic materials 0.000 claims description 15
- 239000011707 mineral Substances 0.000 claims description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 14
- 238000007747 plating Methods 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000003618 dip coating Methods 0.000 claims description 2
- 238000004070 electrodeposition Methods 0.000 claims description 2
- 230000008020 evaporation Effects 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims description 2
- 238000005286 illumination Methods 0.000 claims description 2
- 238000005507 spraying Methods 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000004528 spin coating Methods 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
- 238000010025 steaming Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910000912 Bell metal Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000000637 aluminium metallisation Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Description
200901511 九、發明說明: 【發明所屬之技術領域】 本揭ΤΓ疋關於在基板上具有發光裝置的封裝之製造方法。 5【先前技術】 存放發光一極體(LED)或其他發光裝置之封裝的設計是使 自封裝輸出之親量最佳化㈣㈣素。LED f被存放在包含 ,多個凡件的封裝中,其佔據比LED晶片本身大很多的面積。為 了增加自職發出之紐量,有時會在封錢内表面上提供反 f性材料,諸如鑛金屬。&了使自封裝反射出的光線量最大化, .最好封裝内部的顯要部份上提供反射性材料。 在某些封I中,led晶片被接合至導熱墊片。反射性鏡面 之鍍金屬亦可作為部份傳導墊片和鍍穿晶圓互連的薄膜堆疊。 然而,34些處理易使製程複雜化,並減少可被用來自封裝反射 15出光線的封裝表面量。 ; 【發明内容】 在一面向中,一種具有諸如LED之發光裝置的封裝之製造 方法包含:沉積第一鍍金屬,以形成將在其上安裝該發光裝置 20的傳導墊片,並形成延伸通過支撐該傳導墊片之半導體材料的 一或多個饋通(feed-through)互連。隨後,沉積第二鍍金屬,以 形成用於將該發光裝置所發出之光線反射通過該封裝之上蓋的 反射面。該第二鍍金屬的沉積與該第一鍍金屬的沉積分離 (de-coupled),在某些情況中,其可增加反射性鑛金屬所覆蓋的 200901511 面積,從而提高自該封裝反射出的光線量。 在某些實施形態中,沉積該第一鍍金屬以便在該傳導墊片 和該等饋通互連之每一者的頂部周圍形成各個懸突部。該第二 鍍金屬被沉積在該半導體材料的表面上,使得該等懸突部係作 5為屏蔽,以實質防止該第二鍍金屬被沉積在該等懸突部正下方 的區域上。此一技術使該第二鍍金屬得以形成與該傳導墊片和 該等饋通互連電氣地中斷之反射面。 某些實施形態包含在半導體晶圓的第一側形成凹腔,並形 成從該凹腔的底部延伸至該晶圓的第二側之一或多個通孔。沉 10 積該第一鍍金屬,以形成用於安裝該發光裝置的該傳導墊片, 並形成延伸通過該一或多個通孔的饋通互連。沉積該第一鑛金 屬以便在該傳導墊片和該等饋通互連之每一者的頂部周圍形成 懸突部。該第二鍍金屬被沉積在該半導體晶圓的該第一侧上, 包含在該凹腔的底部和侧表面上,以及在該傳導墊片和該等饋 15通互連的上表面上。該等懸突部係作為屏蔽,以實質防止該第 二鍍金屬被沉積在該等懸突部正下方的區域上。自該傳導墊片 , 和該等饋通互連的上表面選擇性地移除該第二鍍金屬,使得該 剩下的第二鍍金屬形成與該傳導墊片和該等饋通互連電氣地中 斷的反射面。然後將該發光裝置安裝在該傳導墊片上。 20 附圖及以下敘述中將陳述本發明之一或多個實施例的細 節。本發明的其他特徵及優點將由詳細說明、附圖、及申請專 利範圍所闡明。 【實施方式】 200901511 如第1圖的範例所述,兩結構12、14被銲接在一起,以提供 封入諸如LED 16之發光裝置的密封封裝10。亦可使用銲接以夕^ 的技術(例如,但不限於:陽極接合和黏著接合)。上結構12作為 上盍,並可被LED 16發出的波長所穿透。 5 在所述範例中,LED晶片16被安裝在作為基底的下結構14 上之傳導塾片18上。在基底結構14的凹腔侧表面上設置有銲接 密封環20,用以密封地將上蓋12裝附於該基底。 第2圖是LED晶片16被移除之基底14的上視圖。 如第1圖和第2圖所示,LED 16被安裝在形成於基底14中的 10凹腔22内,該基底14亦包含饋通鑛金屬24。其他電路及被動元 件可被安裝在凹腔22中並封入該封裝内。饋通鍍金屬24延伸通 過基底14之下部位中的一或多個微貫孔(亦即:通孔)。如第1圖 的範例所述’饋通鐘金屬24沿者基底14的外表面延伸,並可被 電連接至印刷電路板組件的銲料隆點26。銲線28可提供從LED 15晶片16至馈通鍍金屬24的電連接。抑或,可將LED 16直接覆晶 連接至饋通鍍金屬24。鍍金屬30亦被設置於基底14的内表面 上’包含底部32和側壁34,並作為用以將LED 16所發出之額外 光線反射通過上蓋12的鏡面。 舉例來說’基底14可由矽晶圓所形成,並使用標準技術將 20凹腔22和饋通鐘金屬24之通孔|虫刻至其中。舉例來說,可使用 雙面姓刻技術。 隨後沉積墊片18和饋通連接24之鍍金屬,以及鏡面鍍金屬 30。如下文將更詳細說明地,鏡面鑛金屬3〇之沉積是與墊片18 和饋通連接24的鍍金屬之沉積分離。 200901511 第3〜7圖描繪沉積多種鍍金屬層的製造步驟。如第3圖 示,在蝕刻凹腔22和饋通鍍金屬24之通孔,以及沉積或生: 化層之後,將薄膜鍍金屬堆疊40沉積在晶圓的表面上,包人在 該凹腔和該等通孔t。在所述範例中,薄膜堆疊4〇包含鋁(A3 鈦(Ti)、鎳(Ni)和金(Au)之層。其他實施形態可包含少於」 述材料。此外,在其他實施形態中可針對該薄膜堆疊而= 外或不同的材料。 3領 ίο 15 接者,將薄鐘模42設置在除了將被沉積饋通鑛金屬24 導塾片18之區域以外的石夕晶圓表面上。可使用.光阻遮罩來 鑛模42。雖然第3〜7圖描繪關於饋通鑛金私之範例,塾 片鑛金屬18亦使射目_處理。舉例來說,可藉由包含 浸塗、喷塗或電沉積之數種技術t的任—種來沉積該光 在沉積鐘模42之後,舉例來說,使用電鑛處理來沉積饋通 連接24和W 18讀金屬。所额之鑛金屬μ、2罐被沉 使得在各導體線及/或墊片的頂部周圍有懸突部。此一縣㈨ ⑽大例係描緣於第8圖。在後續製程期間,懸突部^轉為 屏蔽,以防止鏡面鍍金屬30被沉積得太靠、 '、…、 之鑛金屬的侧邊緣。 如“领補賴和墊片 在所=範例中’金(Au)或金.錫被用來作為饋通連接 片18的鐘金屬…旦所沉積之金的厚度 金層的等向性生長便會導致形成懸突部 =,二 模42的厚度約為7〜(㈣,而該金鍍全 叫。該等懸突部的厚度約為2〜3_。同樣地,在所^例中, 懸突部延伸超過該鐘金屬的下部約2〜3陣。在其他實施形 20 200901511 態中,這些值可不同。 接著,如第4圖所述’移除鏡模42,並將剩下的薄膜堆疊4〇 圖案化,以在該矽晶圓的背面形成金屬結構’諸如銲接合(s〇lder bond)44和銲壩(solder dam)46。在所述範例中,銲接合44包含膜 5 堆疊40的所有層;銲壩46包含該A1和Ti層。 接著’如第5圖所示,鏡面鍍金屬(例如:鋁)3〇被實質沉積 在基底14之凹腔側的所有露出區域上。可使用蒸鍍或賤錢技術 來沉積鏡面鍍金屬30 ’其最終厚度應小於饋通連接24和傳導塾 片18之鍍金屬的下部之厚度。在所述範例中,鏡面鍍金屬3〇具 10有約一百奈米(nm)的厚度。如第5圖所述,該鏡面鍍金屬被沉積 在懸突部100的頂部以及基底14之凹腔側的露出區域上。然而, 如上所述,且如第9圖所更清楚描繪地,饋通連接24和傳導墊片 18的懸犬。卩1 〇〇係作為屏故,並防止該鏡面鑛金屬被沉積得太靠 近饋通連接24和墊片18的邊緣。 15 如先前敘述所闡明地,沉積鏡面鍍金屬30的處理是與沉積 饋1連接24和傳導墊片18之鍍金屬的處理分離。其可導致在防 ‘止鏡面鍍金屬3〇接觸饋通連接24和墊片18的側邊緣時,該鏡面 鑛金屬覆蓋大部份的基底14之内表面。 接著,如第6圖所不,自鍍金層24、18移除鋁鏡面鍍金屬3〇(亦 20即丄自饋通連接24和傳導墊片18的頂部移除紹)。舉例來說,其 3藉由違擇性地將光阻層4 8 (例如’藉由電沉積技術)沉積在結鏡 =屬層30的區域上而達成,而不沉積在那独鏡面鏡金屬 ^被移除的區域上(亦即,不沉積在饋通連接24和傳導塾片Μ )。然後’可藉由將吻晶圓置於純·中而移除在金(或金 200901511 -錫)饋通連接24和傳導墊片18頂部的露出之鋁鍍金屬。 在自饋通連接24和傳導墊片18移除鋁後,剝除電沉積之光 阻層48 ’如第7圖所示。結果是用於LED晶片之半導體基板的内 5表面之顯要部份被反射性(鏡面)鍍金屬所覆蓋而提高光學輸 出。由於懸突部100 ’該鏡面鍍金屬係與導體線(亦即,饋通連接 24和傳導墊片18)電氣地中斷。 、雖然先前敘述著重於形成單一封裝之基底14 ’但該處理可 被執行如晶圓級之批次處理。 1〇 在/儿積了多種鑛金屬層之後,將LED晶片16置於傳導墊片 8上,並裝附銲線28。可以聚矽氧凝膠填充凹腔22,並將可包 含塑膠或玻璃透鏡的透明之上蓋12裝附於基底Μ。 其他實施形態包含於申請專利範圍中。 【圖式簡單說明】 15 第1圖是容納發光裝置之封裝的範例之剖面圖。 第2圖是該封裝之基底的上視圖。 I 第3 ~ 7圖描繪用以沉積多種鍍金屬層的製造步驟。 第8圖是在饋通和傳導墊片鍍金屬區域頂部之懸突部的放 大圖。 20 第9圖描繪該等懸突部如何屏蔽與該饋通和傳導墊片鍍金 屬區域的側邊緣鄰接之區域不被後續沉積之鑛金屬所覆蓋。 【主要元件符號說明】 10 封裝 -10- 200901511 12 上蓋 14 基底 16 LED 18 傳導墊片 5 20 銲接密封環 22 凹腔 24 饋通鍍金屬(饋通連接) 26 銲料隆點 28 銲線 10 30 鐘金屬 32 底部 34 侧壁 40 薄膜堆疊 42 鑛模 15 44 焊接合 46 銲壩 48 光阻層 100 懸突部 -11 -
Claims (1)
- 200901511 十、申請專利範圍: 1. 一種在基板上具有發光裝置的封裝之製造方法,該方法包括: 沉積一第一鍍金屬,以形成將在其上安裝該發光裝置的傳 導墊片,並形成延伸通過支撐該傳導墊片之半導體材料的一或 5 多個饋通(feed-through)互連;以及 隨後沉積一第二鍍金屬,以形成用於將該發光裝置所發出 之光線反射通過該封裝之上蓋的反射面, 其中,沉積該第二鍍金屬是與沉積該第一鍍金屬分離 (de-coupled) ° 10 2.如申請專利範圍第1項之製造方法,其中,該第一鍍金屬係被 沉積以便在該傳導墊片和該一或多個饋通互連之每一者的頂部 周圍形成各個懸突部。 3.如申請專利範圍第2項之製造方法,更包含: 沉積該第二鐘金屬在該半導體材料的表面上,包括在該傳 15 導墊片和該一或多個饋通互連的上表面上,其中,該等懸突部 係作為屏蔽,以實質防止該第二鍍金屬被沉積在該等懸突部正 下方的區域上;以及 隨後自該傳導墊片和該一或多個饋通互連的上表面移除該 第二鑛金屬。 20 4.如申請專利範圍第3項之製造方法,更包含實質沉積該第二鍍 金屬在該半導體材料的整個侧面上。 5. 如申請專利範圍第3項之製造方法,其中,該等懸突部是透過 該第一鍍金屬的等向性生長所形成。 6. 如申請專利範圍第5項之製造方法,更包含: -12- 200901511 在該半導體材料的表面上提供一遮罩層,該遮罩層界定將 被沉積該傳導墊片和該一或多個饋通互連之該第一鍍金屬的開 口;以及 隨後沉積該第一鍵金屬,其中,該第一鑛金屬的該等向性 5 生長發生在該第一鍍金屬的厚度超過該遮罩層的厚度時。 7. 如申請專利範圍第6項之製造方法,其中,該遮罩層包括光阻。 8. 如申請專利範圍第7項之製造方法,其中,該光阻是藉由旋塗 所沉積。 9. 如申請專利範圍第7項之製造方法,其中,該光阻是藉由浸塗 10 所沉積。 10. 如申請專利範圍第7項之製造方法,其中,該光阻是藉由喷 塗所沉積。 11. 如申請專利範圍第7項之製造方法,其中,該光阻是藉由電 沉積所沉積。 15 12.如申請專利範圍第3項之製造方法,其中,該第一鍍金屬是 藉由電鍍處理所沉積,而該第二鍍金屬是藉由蒸鍍技術所沉積。 13. 如申請專利範圍第3項之製造方法,其中,該第一鍍金屬是 藉由電鍍處理所沉積,而該第二鍍金屬是藉由濺鍍技術所沉積。 14. 如申請專利範圍第3項之製造方法,其中,該等懸突部以數 20 微米的等級延伸超過該傳導墊片和該一或多個饋通互連的各個 下部。 15. 如申請專利範圍第3項之製造方法,其中,自該傳導墊片和 該一或多個饋通互連的上表面移除該第二鍍金屬包含: 選擇性地將光阻層提供在除了將被移除之該第二鍍金屬的 200901511 區域以外之該第二鍍金屬的區域上;以及 蝕刻該第二鍍金屬的露出區域。 16.如申請專利範圍第3項之製造方法,其中,該第一鍍金屬包 括金,而該第二鍛金屬包括I呂。 5 17.如申請專利範圍第3項之製造方法,其中,該第一鍍金屬包 括金和錫,而該第二鑛金屬包括紹。 18. 如申請專利範圍第3項之製造方法,更包含在該半導體材料 中蝕刻一凹腔,其中,該傳導墊片和該一或多個饋通互連被形 成在由該凹腔所界定的區域中,且其中,該第二鍍金屬被沉積 10 在該凹腔的底表面上並沿著該凹腔的侧壁。 19. 如申請專利範圍第3項之製造方法,係被執行如半導體晶圓 級之批次處理。 20. —種用以容納發光裝置之封裝的製造方法,該方法包括: 在一半導體晶圓的第一側形成一凹腔,並形成自該凹腔的 15 底部延伸至該晶圓的第二側之一或多個通孔; 沉積一第一鍍金屬,以形成用於安裝該發光裝置的傳導墊 , 片,並形成延伸通過該一或多個通孔的饋通互連,其中,沉積 該第一鍍金屬以便在該傳導墊片和該等饋通互連之每一者的頂 部周圍形成各個懸突部; 20 沉積一第二鍍金屬在該半導體晶圓的該第一侧上,包含在 該凹腔的底部和侧表面上,以及在該傳導墊片和該等饋通互連 的上表面上,其中,該等懸突部係作為屏蔽,以實質防止該第 二鍍金屬被沉積在該等懸突部正下方的區域上; 自該傳導墊片和該等饋通互連的上表面選擇性地移除該第 200901511 二鍵金屬,使得該剩下的第二鑛金屬形成與該傳導墊片和該等 饋通互連電氣地中斷的反射面;以及 將該發光裝置安裝在該傳導墊片上。 21. 如申請專利範圍第20項之製造方法,其中,該等懸突部是透 5 過該第一鍍金屬的等向性生長所形成。 22. 如申請專利範圍第21項之製造方法,更包含: 在該半導體材料的該第一側上提供遮罩層,該遮罩層界定 將被沉積該傳導墊片和該等饋通互連之該第一鍍金屬的開口; 以及 10 隨後沉積該第一鍵金屬,其中,該第一鑛金屬的該等向性 生長發生在該第一鍍金屬的厚度超過該遮罩層的厚度時。 23. 如申請專利範圍第20項之製造方法,其中,該第一鍍金屬是 藉由電鑛處理所沉積,而該第二鏡金屬是藉由蒸鐘技術所沉積。 24. 如申請專利範圍第20項之製造方法,其中,該第一鍍金屬是 15 藉由電鐘處理所沉積,而該第二鑛金屬是藉由減:鑛技術所沉積。 25. 如申請專利範圍第20項之製造方法,其中,該等懸突部以數 ^ 微米的等級延伸超過該傳導墊片和該等饋通互連的各個下部。 26. 如申請專利範圍第20項之製造方法,其中,該第一鍍金屬包 括金,而該第二鑛金屬包括I呂。 20 27.如申請專利範圍第20項之製造方法,其中,該第一鍍金屬包 括金和錫,而該第二鍍金屬包括I呂。 28. 如申請專利範圍第20項之製造方法,更包含將一發光二極體 安裝在該傳導墊片上。 29. 如申請專利範圍第28項之製造方法,更包含將該發光二極體 -15- 200901511 電耦接至該等饋通互連,並將一透明上蓋裝附在該發光二極體 上。 -16-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/675,179 US7732234B2 (en) | 2007-02-15 | 2007-02-15 | Fabrication process for package with light emitting device on a sub-mount |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200901511A true TW200901511A (en) | 2009-01-01 |
TWI523255B TWI523255B (zh) | 2016-02-21 |
Family
ID=39358337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097105101A TWI523255B (zh) | 2007-02-15 | 2008-02-14 | 將發光裝置封裝於基板之製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7732234B2 (zh) |
TW (1) | TWI523255B (zh) |
WO (1) | WO2008098832A1 (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI423467B (zh) * | 2007-06-06 | 2014-01-11 | Epistar Corp | 半導體發光裝置 |
US20100176507A1 (en) * | 2009-01-14 | 2010-07-15 | Hymite A/S | Semiconductor-based submount with electrically conductive feed-throughs |
JP5640632B2 (ja) * | 2010-03-12 | 2014-12-17 | 旭硝子株式会社 | 発光装置 |
US20130043502A1 (en) * | 2010-05-31 | 2013-02-21 | Panasonic Corporation | Light emitting device and method for manufacturing the same |
TWI450345B (zh) * | 2010-11-03 | 2014-08-21 | Xintec Inc | 晶片封裝體及其形成方法 |
TWI572922B (zh) * | 2013-01-31 | 2017-03-01 | 鴻海精密工業股份有限公司 | 光纖連接器 |
US9322901B2 (en) * | 2013-02-20 | 2016-04-26 | Maxim Integrated Products, Inc. | Multichip wafer level package (WLP) optical device |
FR3003403B1 (fr) | 2013-03-14 | 2016-11-04 | Commissariat Energie Atomique | Procede de formation de diodes electroluminescentes |
EP3051582B1 (en) * | 2013-09-27 | 2020-01-22 | Kyocera Corporation | Lid body, package, and electronic apparatus |
DE102014116079A1 (de) * | 2014-11-04 | 2016-05-04 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zu seiner Herstellung |
JP2017046014A (ja) * | 2016-12-01 | 2017-03-02 | 日亜化学工業株式会社 | 光半導体装置 |
KR102563840B1 (ko) * | 2017-06-22 | 2023-08-07 | 에이지씨 가부시키가이샤 | 창재, 광학 패키지 |
US11245059B2 (en) * | 2017-09-26 | 2022-02-08 | Kyocera Corporation | Wiring board and light emitting device |
WO2019163987A1 (ja) * | 2018-02-26 | 2019-08-29 | 京セラ株式会社 | 電子部品搭載用パッケージ、電子装置および電子モジュール |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6949771B2 (en) | 2001-04-25 | 2005-09-27 | Agilent Technologies, Inc. | Light source |
US6531328B1 (en) * | 2001-10-11 | 2003-03-11 | Solidlite Corporation | Packaging of light-emitting diode |
WO2004077558A1 (de) * | 2003-02-28 | 2004-09-10 | Osram Opto Semiconductors Gmbh | Optoelektronisches bauteil mit strukturiert metallisiertem gehäusekörper, verfahren zur herstellung eines derartigen bauteils und verfahren zur strukturierten metallisierung eines kunststoff enthaltenden körpers |
EP1605524B1 (en) | 2003-03-18 | 2010-06-30 | Sumitomo Electric Industries, Ltd. | Light emitting element mounting member, and semiconductor device using the same |
US7165896B2 (en) * | 2004-02-12 | 2007-01-23 | Hymite A/S | Light transmitting modules with optical power monitoring |
JP4572312B2 (ja) * | 2004-02-23 | 2010-11-04 | スタンレー電気株式会社 | Led及びその製造方法 |
JP2006086176A (ja) * | 2004-09-14 | 2006-03-30 | Hitachi Kyowa Engineering Co Ltd | Led用サブマウント及びその製造方法 |
US7411225B2 (en) * | 2005-03-21 | 2008-08-12 | Lg Electronics Inc. | Light source apparatus |
JP2007027278A (ja) | 2005-07-13 | 2007-02-01 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
KR100854328B1 (ko) | 2006-07-07 | 2008-08-28 | 엘지전자 주식회사 | 발광 소자 패키지 및 그 제조방법 |
-
2007
- 2007-02-15 US US11/675,179 patent/US7732234B2/en not_active Expired - Fee Related
-
2008
- 2008-01-29 WO PCT/EP2008/051020 patent/WO2008098832A1/en active Application Filing
- 2008-02-14 TW TW097105101A patent/TWI523255B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TWI523255B (zh) | 2016-02-21 |
US7732234B2 (en) | 2010-06-08 |
WO2008098832A1 (en) | 2008-08-21 |
US20080199982A1 (en) | 2008-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200901511A (en) | Fabrication process for package with light emitting device on a sub-mount | |
TWI248143B (en) | Semiconductor package and method of fabricating the same | |
US8552460B2 (en) | Package for a light emitting element | |
US7179670B2 (en) | Flip-chip light emitting diode device without sub-mount | |
US5886401A (en) | Structure and fabrication method for interconnecting light emitting diodes with metallization extending through vias in a polymer film overlying the light emitting diodes | |
US7552532B2 (en) | Method for hermetically encapsulating a component | |
TWI479677B (zh) | 發光二極體封裝結構 | |
US20160300991A1 (en) | Wafer Level Packaging of Electronic Devices | |
US20100001305A1 (en) | Semiconductor devices and fabrication methods thereof | |
TW201637102A (zh) | 半導體封裝及其製造方法 | |
US7989927B2 (en) | Silicon substrate for package | |
TWI409923B (zh) | 具有晶粒埋入式以及雙面覆蓋重增層之基板結構及其方法 | |
US9627583B2 (en) | Light-emitting device and method for manufacturing the same | |
JP2011525715A (ja) | コンパクトな光電子部品のパッケージの製造 | |
TW201232851A (en) | Package having emitting element and method for manufacturing the same | |
KR20130051206A (ko) | 발광소자 모듈 | |
JP2007242813A (ja) | 半導体装置及びその製造方法 | |
US7635869B2 (en) | Support with recessed electrically conductive chip attachment material for flip-chip bonding a light emitting chip | |
JP2004288935A (ja) | 発光素子収納用パッケージおよび発光装置 | |
RU2510102C1 (ru) | Светодиодный модуль и способ его изготовления | |
US11749777B2 (en) | Method for manufacturing light-emitting module | |
US9117941B2 (en) | LED package and method of the same | |
US8729591B2 (en) | Opto-electronic device package with a semiconductor-based sub-mount having SMD metal contacts | |
TWI482321B (zh) | 具有傾斜結構之發光二極體封裝之方法 | |
CN216120349U (zh) | 焊盘、包含该焊盘的半导体器件、封装件、背光单元及照明设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |