TW200837888A - Method for fabricating capacitor - Google Patents
Method for fabricating capacitor Download PDFInfo
- Publication number
- TW200837888A TW200837888A TW096107137A TW96107137A TW200837888A TW 200837888 A TW200837888 A TW 200837888A TW 096107137 A TW096107137 A TW 096107137A TW 96107137 A TW96107137 A TW 96107137A TW 200837888 A TW200837888 A TW 200837888A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- dielectric layer
- capacitor
- trenches
- trench
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000003990 capacitor Substances 0.000 title claims abstract description 46
- 230000008569 process Effects 0.000 claims abstract description 50
- 238000005468 ion implantation Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000001039 wet etching Methods 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 3
- 239000004575 stone Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 206010011469 Crying Diseases 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 2
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 241000283070 Equus zebra Species 0.000 claims 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- JKUMLNOQXADSAD-UHFFFAOYSA-N [Bi].[P] Chemical compound [Bi].[P] JKUMLNOQXADSAD-UHFFFAOYSA-N 0.000 claims 1
- 235000021438 curry Nutrition 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000001257 hydrogen Substances 0.000 claims 1
- 229910052739 hydrogen Inorganic materials 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 239000002019 doping agent Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- WYURNTSHIVDZCO-UHFFFAOYSA-N Tetrahydrofuran Chemical compound C1CCOC1 WYURNTSHIVDZCO-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical group O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- YLQBMQCUIZJEEH-UHFFFAOYSA-N tetrahydrofuran Natural products C=1C=COC=1 YLQBMQCUIZJEEH-UHFFFAOYSA-N 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
200837888 95107 22510twf.doc/n 九、發明說明： 【發明所屬之技術領域】 本發明是有關於— 是有關於-種電容器的製作方法。的衣作方法，且特別 【先前技術】 動態隨機存取記怜 · mem〇r" 電容:r半^容===_ 相對的使做為電逐漸縮小， 因此降低。在積體電路的之電容值也 而古，|二ΐ, Ι增電容器中的電極表面積。-般 :要在由未經摻雜介電層 =般 由微衫衣程以及蝕刻製程於雙 曰先錯 ;於溝射依序形成電容器之下之後 電極。 电谷，丨電層以及上 過„上述溝渠的過程中’位於溝渠底部的寬声註4 乍，而不利於進行後續製程。因此 又4在 ”用經摻雜介電層之濕式_速率成之 層之濕式勤Μ率的特性，先進行濕賴刻 200837888 ^MU/ ^251〇twfdoc/n 部分位於溝渠底部的經摻雜介電 度’然後再進行電容器的製作。由底部的寬 之後增加了溝渠底部的寬度，使得下=、式侧製程 增加，同時改善了電容器的電容值。包力表面積也隨之 然而’在進行上述濕式细彳製程時， 刻進行的時間過長，造成過度軸底部的钱 於相鄰㈣渠之間底部的經介層’ 導致在形成電容器之後會造成相鄰兩電容過小， 在底部的經摻雜介電層中或是在二f的下電極 介電層之間的交接面發生短路=雜介電層與轉雜 =以，當製程技術愈來愈精進後，如何解 的種種問題，並提升電容器之電容值及口 π 9、叫遇 積極發展的目標之一。 口口貝，疋目前業界 【發明内容】 ^發明提供—種電容器的製作方法 的下電極表面積，以增加電容值。 ㈤机加電容器 本發明另提供一種電容器的製作 溝渠上部以及底部的寬度，使電容=1：可以同時擦大 免相鄰電容器之間短路的情形發生。^值增加，教避 本發明提出-種電容器的製作方法 ，1後’於基底上依序形成經摻 供 未經摻雜的第二介電層。之後，於才第雜介電層以及 電層中形㈣嘛。，軸 6 200837888 95107 2251〇twf.doc/n 隔處進行離子植入製程，以於位於溝渠之上部的部分第二 介電層中形成植入區域。然後，進行濕式蝕刻製程，以移 除位於植入區域的部分第二介電層以及位於溝渠底部的部 分第一介電層。接著，於溝渠表面依序形成第一導體層以 及電容介電層。之後，於溝渠中形成第二導體層。 在本發明之一實施例中，上述之離子植入製程所植入 的離子例如是硼或填。 在本發明之一實施例中，上述之離子植入製程所植入 的離子濃度例如是介於1012至l〇16atom/cm2之間。 在本發明之一實施例中，上述之離子植入製程的植入 角度例如是taiT^D/L)，其中L為植入區域位於溝渠中的深 度，D為溝渠之上部的寬度。 $ 在本發明之一實施例中，上述之離子植入製程的離子 植入能量例如是介於10至2000 KeV之間。 在本發明之一實施例中’上述之第一介電層的材料例 如是石粦石夕玻璃(phosphosilicate glass，PSG)。 在本發明之一實施例中’上述之第二介電層的材料例 如是電漿增強型四乙氧基矽烷（plasma enhanced tetraethylorthosilicate，PE TE0S)。 在本發明之一實施例中’上述之第一導體層的材料例 如是多晶石夕或是金屬。 在本發明之一實施例中，上述之電容介電層的材料例 如是氧化矽、氮化矽或是氧化矽/氮化矽/氧化石夕 (oxide/nitride/oxide，0N0)。 7 200837888 95107 225I〇twf.doc/n 導體層的材料例 只 lyij tp 如疋多晶石夕或是金屬。 本發明另提出-種電容器的製 供基底。然後，於基底上依 、，此方法是先提 及未經摻雜的第二介電層。^ ^雜的第-介電層以 =中形成多個溝渠:接著，於溝= = :罩幕層暴露出位於溝渠之上部的部二第成2幕層’其 後’進行全面性掺雜製程。接著刀^^電層。然 行濕式餘刻製程，以移除部分經摻雜=幕ί。之後，進 於溝渠底部的部分第-介電層。接下來；；=以及位 形成第-導體層以及電容介電層 面依序 二導體層。 之於溝渠中形成第 在本务明之一實施例中，上述 用的摻質例如㈣或磷。 面時雜製程所使 用的例中^上述之全面性摻雜製程所使 町心貝/辰度例如是介於10〗2至10i6at〇m/cm2之 史 在本發明之一實施例中，上述之第一 如是磷矽破璃。 ，丨電層的材料例 在本發明之一實施例中，上述之第介 如是電聚增強型四乙氧基魏。 h層的材料例 ，本發明之—實施例t，上述之第一 如是多晶矽或是金屬。 θ的材枓例 t發明之—實施例中，上述之電容介電層 疋孔化矽、氮化矽或是氧化矽/氮化矽/氧化矽。十例 8 200837888 95107 22510twf.doc/n 的材料例 隹本嘰明之一實施例中，上述之第二導體層 如是多晶石夕或是金屬。 本發明藉由對位於溝渠之上部的部分第二 行離子植人製程或是全面性摻雜製程吏Α ^ k進 :第:介電層大的濕式烟速率，叫進 衣私之後，可以同時移除位於溝渠之上部的部份第二八: 層以及位於賴底部的部分第—介電層，以同時擴、= 之上部以及底部的寬度’使得後續所形成的電容器之j 極可以具有較大的表面積，進而提升電容器的電容 = 提升元件效能。 值’亚 另一方面，由於本發明藉由同時擴大溝渠之上 底部的寬縣_改善餘值之功效，目此㈣改^ Ϊ進避底部之寬度而過度钕刻第—介電;的情 况，避免相鄰電容器之間短路的發生。 J❻ 為讓本發明之上述特徵和優點能更明顯易懂， 舉較佳實_，並配合所關式，作詳細朗如下。幻寸 【實施方式】 圖1A至圖还為依照本發明一實施例之—種 製作流程剖面圖。 a。。的 f先^請參照圖1A，提供基底1〇〇，基底丨⑻中 已形成有導電11(未纟t示）或—般熟知的半導體元给 不）。然後，於基底100上形成經摻雜的介電層102。入: 層102的材料例如是碟石夕玻璃或其他合適之經捧雜的^ 9 材料
200837888 95107 2251 〇twfdoc/n 程，電上學氣相沈積製 2電層104的材料例如是_1；^的介電層104。 合適之未經摻_介電材料。介電基魏或其他 是進行電聚增強型化學氣相沈積製L 4的形成方法例如 然後’請繼續參昭圖1A，人+ 硬罩幕層106。圖安化廍置萁丨电層104上形成圖案化 圄w- 硬罩幕層106的材料例如是多曰石々 圖木化硬罩幂層1〇6的形成方法例 斗人^疋夕曰曰石夕。 序形成硬罩幕層(未繪示)以及圖荦化層1〇4上依 除圖案树，#喻_糊，再移 進行以_硬罩幕層_為罩幕， 渠nJ如圖：以及介電層104中形成溝 交錯狀排列。當2本==:溝渠⑽例如是呈 式此:此=域具有通常知識者可 .1Α /正此外，在一般的製程中，由於所形 巨^木8的冰度車父深或是基於其他製程上的因素，溝 之上部的寬度Dlitf會大於溝渠之底部的寬 之f ’請同時參照圖iC與圖2，對相鄰兩溝渠108 之間的最大間隔處11G進行離子植人製程，以於位於溝渠 108之上#的部分介電層1〇4中形成植入區域112。在本實 施例中’由於溝渠108的排列方式是呈交錯狀，因此相鄰 200837888 9!)WV 22510twf.doc/n =渠1G8之間的最大間隔處—例如是位於x方向的間 Pm處110a或是位於γ方向的間隔處_。 ㈣承’離子植人餘所植人轉子例如是硼或構。 ^入的軒濃度例如是介於⑽2至l〇16at〇mW之間。 由τ *離子植入々王的植入角度Θ例如是tan—VDl/L)，1 ϋίΐ^112位於溝渠lG8中魄度，出為溝渠 例如見度。離子植入製程所使用的離子植入能量 於例：:丨ώ 2 2000Kev之間。特別一提的是，在本實 ‘行離子插於ΐ電層102的材料例如是磷矽玻璃，因此在 說，離子指Γίί呈時所植入的離子則例如是鱗。也就是 中的摻質相同4所植入的離子麵較佳是與介電層102 106之德h 層移除。在移除圖案化硬罩幕層 擇性地進行清洗製程，以去除進行回 劑例如是四氣;二 濕式侧速率會高於 及位於植人_ 112 逮率’因此介電層102以 也會產生輕微的損耗，丨電層谢在進行清洗製程時 程例濕式朗製程。濕式钱刻製 來進行的緩衝氧化物 200837888 95107 22510twf.doc/n 進行時間約為40sec 子Η孕父於植入區域u 雜的介電層104，介電層102以及植入區域m 層104具有較高的濕式侧 進 、電 程時’可同時移除位於植入丄12的 製 及位於溝渠观底部的部分介電層嫩。也〜六以 行上述濕式侧製程之後，溝渠⑽之上部在進
^溝渠⑽之底部的寬度Μ會因此而擴大。== 績於溝渠108中形成的★六哭甘丁+ ’、 口此’在後 _:進而使得二：容==:積可因此 值侍注意的是，在形成植人區域u ; =子種類及濃度、植人能量及角度 =猎= ”過濕式_製程後能夠增加溝渠⑽上^ ^使Γ 的介電層104之寬度:然能 以避免後續形 接著，請參照圖1F，於:間發生短路。 以作為電容器12G之下電極。^體幻=導體層U4’ 晶矽或是金屬，其形成方法例如是i行化斗例如是多 二:，以隔離電容器12〇之上 f 「:常 …)丨電層U6的材料為氧化矽/ 12 200837888 95107 22510twf.d〇c/n ί 時’細成方法例如是先進行錄化製程以 心气相It切層，紐再依序於第—層氧切層上以 匕予乳相沈積製程形成氮化抑與第 =溝;108中形成導體層⑽，以作為 ❿ 成；法例層、m的材料例如是多晶矽或是金屬，其形 程，以於先進彳了化學氣相沈積製程或物理氣相沈積製 付於、| = 土 & 10{)上形成導體材料層（未繪示）。之後，將 ^108以外的導體材料層移除。 及溝:是’由於溝渠108之上部的寬度D1以 =此可5=3渠⑽表面的下電極表面積會增加， 鄰電容器，下電容值，並能夠避免相 容器的製作流程叫而 …、本I月另一貝施例之一種電 以進行，並且於圖3:至⑶接；，實施例之圖1B 的構件使用相同的標號並省略其說明 至圖1F相同 之上邹的部分介電層m罩幕層遍暴露出位於溝渠⑽
然後，請參照圖3B，谁广入工L 於溝渠⑽上部之未財;^祕雜製程，使得位 幕層300所覆蓋的部分介電層 200837888 95107 2251〇twf.doc/n 1 二开t摻雜t3:2。全面性摻雜製程所使用的摻質例如 二。而心質遭度例如是介於⑻2至价6站·/师2之 ，。，實施例中，由於介電層1〇2的材料例如是鱗石夕破 二二此在全面性摻雜製程中所使㈣摻質例如是碟，也 面性摻雜製程中所使用的摻質種類較佳是與介 包層102中所加入的摻質相同。 Μ接者，請繼續參照圖3Β，移除罩幕層300。之後，還 =擇性地細清洗製程，以去除移除罩幕層後所 1，製程所使用的溶劑例如是四氫吱喃。由於 m _區域302的部分介電層104之渴 ;南於未經摻雜的介電層104之濕式钱刻速 域302 ίί進仃清洗製糾，介電層1G2以及位於摻雜區 域302的部分介電層刚也會產生輕微的損耗。 〔 之後，請參照圖3C，進行濕式钱 ==用由氣氣酸與氣化氨組成之緩衝 液末進仃，其進行時間約為4〇8沈。 期間，由於經摻雜的介電# 1〇2以^^!濕式侧製種 分介HfU見古^ 參雜區域302中的部 j 104具妹未經摻雜的部份介電層刚高的 拉率’因此位於摻雜區域搬的部分介電層綱 於溝渠108底部的部分介電層1〇2會同時被 在進行上賴錄㈣程之後，溝渠⑽之均= 以及溝渠1〇8之底部的寬度D2 ^ ^ =電容器的下電極表一因而== 200837888 yMU/ 22510twf.d〇c/n 士叫铋地在本實施例中也可以在進行全面性摻雜製程 時’調控摻雜區域302中的摻質種類以及濃度，使得ς二 濕=钱刻製程後的相鄰兩溝渠108上部之間的介電層= 之寬度大於相鄰兩溝€⑽底部之間的介電層10/ 度’以避免後續軸於溝渠⑽巾婦兩電容 = 之間發生短路。 卜包極 m = 照圖3D，繼續於溝渠⑽中形成電容哭 電層ΐΐβ^、首基本構造例如是由導體層114、電容介 電i器12。之導體層114例如是作為 之上電極。電容”声118例如是作為電容器120 ^ ;丨私層116用以隔離雷宏哭， 再;!極。形成電容器120的方法已敘述:前，故於= 的介電ίίί離子!^溝渠之上部的未經摻雜 入區域或是摻雜區域中的1==性#雜製程’使得植 未經摻雜的介電層之層之濕式钱刻逮率高於 刻製程之後’會將經摻:的二。因此，在經過濕式蝕 於溝渠之上部的部份$:=介電層移除’也就是將位 層同時移除。因此，本1位於溝渠底部的部分介電 :’，進-步之〜 u ’ μ升電容器的電 下電極表面積 此外，由於本發明3 亚改善几件效能。 部的寬度’斷 200837888 95107 22510twf.doc/n 的效果，因此能_止位於溝渠底部的介電層被過度姓 刻’避免了相鄰電容H的下電極之間發生短路的情形。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何職技術領域巾具有通常知識者，在不 脫離本發明之精神和範圍内，當可作些許之更動與潤飾， 因此本發明之保護範圍當視後附之_請專利範圍所界定者 為進。
【圖式簡單說明】 圖1A至圖ip為依照本發明一 製作流程剖面圖。 實施例之一種電容器 的 圖2為依照本發明—實施例之溝渠排列的上視圖。 圖3A至圖3D為依照本發明另— 器的製作流程剖面圖。 種书今
【主要元件符號說明】 100 ： 基底 102、 104 :介電層 106 圖案化硬罩幕層 108 溝渠 110 最大間隔處 112 植入區域 114、 '118:導體層 116 :電容介電層 16 200837888 95107 225I0twf.doc/n 120 :電容器 300 :罩幕層 302 :摻雜區域 Dl、D2 :寬度 L :深度 0 :角度
Claims (1)
- 200837888 95107 22510twf.doc/n 十、申請專利範圍： 1.一種電容器的製作方法，包括： 提供一基底； 71電層 於該基底上依序形成經摻雜的— 經摻雜的一第二介電層；於該第-介電層以及該第二介 對相鄰兩該些溝渠之間的最大間隔以夕個濟渠; 入製程，以於位於該些溝渠之上部的部分仃二離子植 形成一植入區域； Μ弟一”電層中 ，第進:：ΐ式崎程，以移除位於該植入區域的部分 層;丨电層以及位於該些溝渠底部的部分該第〆介電 =該歸渠表岐絲成—帛―導 電容 介電層，·以及 於该些溝渠中形成一第二導體層。 2·如專利關第丨項之電容作方法， 其中該離子植人製程所植人的離子包。 3.如申請專利範圍第！項所述之電容器的製作方法， 其帽離子植人製程所獻轉子濃度介於⑽至1〇]6 atom/cm2 之間。 4·如申明專利範圍第1項所述之電容器的製作方法， 其中該離子獻製程馳人肖度為咖彳眺)，对L為該 植入區域位於該些溝渠中的深度，D為該些溝^之上部的 寬度。 一 18 200837888 95107 22510twf.doc/n 5·如申請專利範圍第1項所述之電容器的製作方法， 其中該離子植人製程的離子植人能量介於1G s 2()00KeV 之間。 盆二"ί專利範圍第1項所述之電容器的製作方法， ，、中^弟一 電層的材料包括磷矽玻ί离。 並中iHt利範圍第1項所述之電容器的製作方法， 2的材料包括電漿增強型四乙氧基石夕烧。 •如申明專利範圍第丨項所述之電 其，如第申 材料㈣ •如申明專利乾圍第i項所述之電 j：中兮帝六人恭a I合态的製作方法， ，、宁〜包谷；|电層的材料包括 氮化矽/氧化矽。 虱化矽或是氧化矽/ 10·如申請專利範圍帛i項 — 法，其中該第二導體；之包谷态的製作方 nnH / 多料或是金屬。 丄·種毛备态的製作方法，包括· 提供一基底； · 於該基底上依序形成經摻雜的〜 經摻雜的一第二介電層； 昂一，I電層以及未 於該第-介電層以及該第二介 於該些溝渠内形成一罩幕層 1形成多個溝渠； 些溝渠之上部的部分該第二介電層幕層暴露出位於該 進行一全面性摻雜製程； 移除該罩幕層； \ 進行一濕式蝕刻製程，以移 p分經摻_該第二介 19 200837888 ^^>ιυ/ z2510twf.doc/n 私嘈从及诅於該些溝渠底部的部分該第一介+ C表面依序形成-第-導體二-電容 於該些溝渠中形成一第二導體層。 12·如申晴專利範圍第11 + ^ 法，其中該全面性摻雜製程所使用二質製作方 J3.如申請專利範圍第U項所述之； fn]:其中該全面性摻雜製程所使用的摻質濃=製作方 1〇 atom/cm2之間。 、辰度’I於1〇12至 法 法 烷 法 14·如申晴專利範圍第u項 泰 ，f5中該由 1 一介電層的㈣包括嶙i玻i容器的製作方 直二第匕利範圍第11項所述之電容哭的.』 ，、中㉔二介電層的材料包括電漿增;; 〃销敎 乳基石夕 、、二::專 f ’其中該電容介電層 3迷之電容器的製作方 化石夕/氮切/氧切。树^括⑥切、氫切或是氧 ΐδ.如申請專利範 法，其中該第二導發 !1項所述之電容器的製作方 層的材料包括多晶石夕或是金:作方 20
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096107137A TW200837888A (en) | 2007-03-02 | 2007-03-02 | Method for fabricating capacitor |
| US11/766,308 US20080213968A1 (en) | 2007-03-02 | 2007-06-21 | Method for fabricating capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096107137A TW200837888A (en) | 2007-03-02 | 2007-03-02 | Method for fabricating capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW200837888A true TW200837888A (en) | 2008-09-16 |
Family
ID=39733393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096107137A TW200837888A (en) | 2007-03-02 | 2007-03-02 | Method for fabricating capacitor |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080213968A1 (zh) |
| TW (1) | TW200837888A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI397976B (zh) * | 2009-01-14 | 2013-06-01 | 動態隨機存取記憶體之冠狀電容器的製程及結構 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016209200A1 (en) * | 2015-06-22 | 2016-12-29 | Intel Corporation | On-chip through-body-via capacitors and techniques for forming same |
| WO2017095398A1 (en) * | 2015-12-02 | 2017-06-08 | Intel Corporation | Anchored through-silicon vias |
| JP7344049B2 (ja) * | 2019-08-29 | 2023-09-13 | 株式会社Ｓｃｒｅｅｎホールディングス | 半導体装置形成方法および基板処理装置 |
-
2007
- 2007-03-02 TW TW096107137A patent/TW200837888A/zh unknown
- 2007-06-21 US US11/766,308 patent/US20080213968A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI397976B (zh) * | 2009-01-14 | 2013-06-01 | 動態隨機存取記憶體之冠狀電容器的製程及結構 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080213968A1 (en) | 2008-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI358821B (en) | Transistor, memory cell array and method of manufa | |
| TWI253171B (en) | Method for making radom access memory capacitors in shallow trench isolation | |
| TW498486B (en) | Method to form a balloon shaped STI using a micro machining technique to remove heavily doped silicon | |
| TW457643B (en) | Manufacturing method of semiconductor memory unit transistor | |
| TW478151B (en) | Semiconductor device and method of manufacturing same | |
| TW201208029A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| TW307893B (zh) | ||
| TW200845394A (en) | Semiconductor device and method of fabricating the same | |
| TWI246728B (en) | Method for patterning ceramic layers | |
| TW451425B (en) | Manufacturing method for memory cell transistor | |
| TWI275178B (en) | Method for fabricating a metal carbide layer and method for fabricating a trench capacitor containing a metal carbide | |
| TWI358818B (en) | Memory device and fabrication thereof | |
| TWI294667B (en) | Method for forming buried plate of trench capacitor | |
| TW469635B (en) | Fabrication method of semiconductor memory cell transistor | |
| TW200837888A (en) | Method for fabricating capacitor | |
| TW461050B (en) | Semiconductor memory and manufacture of the same | |
| TWI295492B (en) | Method for fabricating a trench capacitor, method for fabricating a memory cell, trench capacitor and memory cell | |
| TWI276200B (en) | Embedded semiconductor product with dual depth isolation regions | |
| TW201113983A (en) | Single-side implanting process for capacitors of stack DRAM | |
| TWI236053B (en) | Method of selectively etching HSG layer in deep trench capacitor fabrication | |
| TWI362742B (en) | Fabrication process of a semiconductor device having a capacitor | |
| TW200537643A (en) | Method of forming sidewall spacers | |
| TW201019463A (en) | Memory device and fabrication thereof | |
| TWI344679B (en) | Semiconductor device and method for fabricating the same | |
| TW432632B (en) | Method of forming SOI substrate |