TW200828249A - Level shift circuit and control pulse shaping unit therewith - Google Patents
Level shift circuit and control pulse shaping unit therewith Download PDFInfo
- Publication number
- TW200828249A TW200828249A TW096111015A TW96111015A TW200828249A TW 200828249 A TW200828249 A TW 200828249A TW 096111015 A TW096111015 A TW 096111015A TW 96111015 A TW96111015 A TW 96111015A TW 200828249 A TW200828249 A TW 200828249A
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- electrically connected
- source
- pole
- gate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/014—Modifications of generator to ensure starting of oscillations
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Logic Circuits (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
200828249 HM-2006-0018>tw 19651twf.doc/n 九、發明說明: 【發明所屬之技術領域】 本發明是關於-種位準移位電路(levd s碰drcuit) ”控制脈衝整形單元(c〇咖lpulse sh_gun的,且特別是 有關於種液晶顯示益之源極驅動器、(謂似此爾)中的 位準移位電路與控制脈衝整形單元。 【先前技術】 圖1描緣了-習知位準移位電路1〇〇的電路圖。請參 考圖1 ιϋ位準移位電路1GG包含多數個電晶體1G1〜1〇5。 電晶體104的閘極輸入—低電壓信號顧,電晶體1〇5的 閘極輸入反向低電壓信號INB1 ;電晶體刚及電晶體 105的没極個別地電性連接至電晶體1〇2及電晶體1〇3的 汲極,亚且此二電晶體104、105的源極共同耦合至一電壓 VSSA。 電晶體102與電晶體103 #閘極是互相交叉輛合至對 方的汲極,並形成為相似於鉗位電晶體(damping tmnSiStGr ),且各自輸出一信號(電晶體i 02輸出-反向高 電壓k號ODB51 ’電晶體1〇3輸出_高電壓信號〇D51), 而此二電晶體102、103的源極則共_合至節點n卜電 晶體ιοί &閘極輪入-控制信號CTRL〇,其源極耗合至一 電壓VDDA,而其没極則耦接至節點n卜在此,節點ni 的電位為電壓VI。 圖2顯不了當輸入信號IN1自_高邏輯狀態轉換為一 低邏輯狀態時位準移位電路100中之信號波形。請參考圖 200828249 HM-2006-0018-TW 19651 twf.doc/n • 2k號之轉換係從時間T21開始。在時間T21時,控制 仏號CTRL0升咼,使電晶體1〇1斷開,以致使電壓vi下 降。此時,電晶體102導通,並將電壓V1耦合至其汲極。 由於信號ODB51的電壓位準夠高,應該可以促使電 晶體103斷開,但是控制信號CTRL〇於時間T22時輕微 的下降而使電晶體101處於部分導通狀態,以致使電壓 與信號ODB51的位準在時間T22時開始上升。然而,如 厂 果輸入信號1N1的位準過低,則在轉變結束時(在時間T23 處),k號ODB51的位準將無法上升到足以使電晶體1 〇3 完全斷開。對於此一低輸入信號而言,當控制信號CTRL〇 導通電晶體101時,處於部分導通狀態的電晶體會麵 合一高電壓至其汲極,促使電晶體102斷開,並且讓信號 0DB51保持於相對較低之位準。因此,電晶體1Q3導通且 信號OD51拉高,此意謂著轉態失敗。 【發明内容】 有鑑於此,本發明的目的就是提供一種用以將一低電 t 壓輸入信號轉換為一高電壓輸出信號的位準移位電路,其 防止了歸因於低輸入電壓而導致的轉換失敗。 本發明的另一目的就是提供一種用於產生一控制脈衝 的控制脈衝整形單元,其防止了歸因於低輸入電壓而導致 的轉換失敗。 本發明的再一目的就是提供一種用於產生一控制脈衝 的控制脈衝整形單元,其防止了歸因於低輸入電壓而導致 的轉換失敗。 200828249 HM-2006-0018-TW 19651twf.doc/n 伴』::的3的就是提供-種用於將-低電壓輸入 導虎的方法,其防㈣ 一個供===:、,含_晶體及 η 電晶體之閑極。控制單元於第—週期中-個 隔離參考電壓,並且個別地'考电【即點電性 完全耗合參考電壓至參考電壓=及弟三週期部分耗合與 單元=ί發艾較佳實施例’其控制單元包含控制脈衝整形 極接收控制 二:二其 夂弟—包壓位準,以致使第_電 地斷開、部分導通以及完全ΐ通。 第二提供—健制脈衝整形單^包含第-電晶體、 〆、τ弟电日日體的源極電性遠技$楚 ^ 而其間極電性連接至第—結^連接至弟—麥考電遷, 性連接至第—電晶體的:考_。第二電晶體的汲極電 極電電性連接至第三參考電壓,而其i 與沒極互相電性體電晶體的料 兒日日體的〉及極電性連接至第二 200828249 HM-2006-0018-TW 1965 ltwf.doc/n 電晶體的閘極,而其閘極接收第一致能信號。第五電晶體
曰B 的閘極接收第二致能信號,而其汲極電性連接至第四帝 體的源極。第六電晶體的源極電性連接至第四夂考; 其閘極接收第=致能㈣,μ 弟爹考电堡 a曰 糾^⑼ 其祕電性連接至第五電 體的及極知,並且從此汲極輪出控制信號。 體、ίΐΐίϊ供:種控制脈衝整形單元’包含第一電晶 弟 电日日體、弟^電晶择、穿兩 Γ
L 及第六電晶體。其中第…二四電a曰體、第五電晶體 _ 电日曰體的源極電性連接至第__久 考電壓,而其閘極接收第_ ^^接至弟爹 電性連接至第—電晶體^弟—以日體的汲極 參考電壓。第三带曰 呢° ’而,、源極電性連接至第二 其沒極電性連接至第二電晶、接至第二參考電壓’ 致能信號。第四電晶體的=而其閘極接收第二 極,其閘極接收第三致能‘ 乂,接至第三電晶體的閘 體的汲極。第五帝曰择沾。A而/、源極連接至第二電晶 其開極接收第四性連接至第二參伽, 體輪5。第六電晶體的源極電接至:四電晶 其閘極接收第五致能_ ^連接以—參考電壓, 體的沒極,並且從此^^ 二生連接至第五電晶
本發明更提供一種使用I I 入信號轉換為一高電屋輪^晶體將-低電壓輸 其令一對之兩個電晶體係依 ^方法。其中兩對電晶體的 考電壓節點上的電壓耦合至輪入信號而導通’以致使在參 法包含以下步驟:於笫 對中一個電晶體之閘極,其方 於弟—週期從參考電壓節點電性隔離參 200828249 HM-2006-0018-TW 19651twf.doc/n 考電壓,並且個別地於第二及第三週 合參考電壓至參考電壓節點。 稿口“王輕 在本發明中,當控制單元於第—週 J性隔離參考電壓,並且個別地於第二及第:週:部:耦 二合參考電壓至參考電壓節點的時候,此位準移 位電防止歸因於低輸人電壓而導致的轉換失敗。 為讓本發明之上述和其他目的、 易懂,下文特舉本發明之較<土者 I”、、月匕,,、、貝 作詳細娜了 ㈣彳,辦所附圖式, 【實施方式】 為==顧本發明,其中圖示具有本發明之作 為乾例的實施例。然而,本發明以多種不同形式呈現且^ 應被理解為伽定於本文中所提出之實_。此外g 可讓揭露更為周密、更為完善,並且‘ = 之精神所在。在圖式中,在後續 -人出現相同組件,則其以相同的參考數字來表示。冉 圖3描緣了一依據本發明一垂 電路圖。此位準移位電路J把: -高電壓輸出信號。例如,低電壓換為 圍為〇〜2.3伏特(v_之^ [輸入^虎蒼考一動態範 態範圍為0〜20伏特之3壓輸出信號參考-動 電壓輸入信號與高 上所述。 $賴則5就的動祕圍並不褐限於以 位準移位電路300,其包含控制單幻卜第一對電晶 200828249 HM-2006-0018-TW 1965 ltwf.doc/n 體(321與324)以及第二對電晶體(322與323)。其中控制% 元31包含控制脈衝整形單元311及電晶體312。電晶= 312、321及322係PMOS電晶體,電晶體323及32 、 Γ NMOS電晶體。此兩對電晶體的其中一對之兩個電晶體系 依據輸入信號IN而導通,以致使參考電壓節點泣上的 麵合至另一對中的一電晶體(331或332)的閘極。更具體地= 备低電塵輸入信號IN是高位準(high)且反向低電壓輸入 ,是低位準(low)時,電晶體322與323皆導通,以^ 考電壓節點n2上的電壓V2叙合至電晶體321的間極 ,輸入信號IN是低位準㈣且反向低電壓 ‘民 =準叫電晶趙321與324皆導通,以致使二 即點n2上的電壓V2麵合至電晶體322的閘極。 电楚 外,:單兀311 ’其用以產生-控制信號。此 其Η::Γ 極電性連接至第一參考電壓卿八,
二/ Φ日此㈣仏虎’而其沒極電性連接至參考電壓r 門二°電晶體312’其源極電性連接至參考電壓vD P :;?==,且_連接至參考電壓節 極,電曰ΐ電性連接至電晶體322的沒 包日日體322的閘極電性連接 夂 晶體323盘324的祕知币電曰曰體的汲極。電 且電晶㈣的== 圖4顯示了 #輸人信號IN自—高邏輯狀態轉換至— Ο ί 200828249 HM-2006-0018-TW 19651twf.doc/n 低邏輯狀態時位準移位電路300 t之传w 考圖3與圖4,控制單元%於第一週期從n。二合併麥 隔離參考電μ,並且個別地於第二及第三電性 麵合參考糕至參考電㈣點。因此,控全 第二以及第三週期個別地有其第於第一、 :斷Γΐ電、:'體312於第一、第二以及第三週期個別地 i == 全導通。舉例來說,當控制信號_ 狀·gh)時,第-階段可能是持續躺 T4!至時間T42這段時期就是第—階段的持續期間;當第 一控制㈣Ctrl為令間(middle)電虔時,第二階段可能 續期間,而時間T42至時間T43這段時期就是第二階段的 持縯期間;當第-控制信號ctrl為高邏輯狀態作㈣時,第 三階段可能是持續期間,而時間T43至時間T44這段 就是第三階段的持續期間。 圖4顯不了當輸入信號ΙΝ自一高邏輯狀態轉換至一 低邏輯狀態時位準移位電路3〇〇中之信號波形。在圖*中, 信號之轉換係從時間Τ41開始。於時間Τ41〜Τ42這段轉變 Ρ皆段’,解元31回應充電控制脈衝整料元產生之高態 (high)k?虎ctrl,從參考電壓節點η2電性隔離參考電壓 VDDA 並且於轉變階段外的驅動階段,回應充電控制脈 衝正开ν單元產生之低邏輯狀態(l〇w)信號,從參考電壓 節點n2麵合茶考電壓VDDa。在時間τ42時,控制信號CTRL 輕微的下降,導致電晶體312被部分導通。更具體地說,控制 電壓作為-種整形曲線,從時間τα至τα慢慢地部分導通 11 200828249 HM-2006-0018-TW 19651twf.doc/n 電晶體312。於是,從時間T43至T44時,反向高電壓輸出信 號ODB5的電壓是增加的。因此,在時間Τ44之後,反向高 電壓輸出信號ODB5升高,而反向高電壓輸出信號〇D5降低。 做為一個結果,一低電壓輸入信號轉換至一高電壓輸出信號是 成功的。 圖5描繪了圖3中控制脈衝整形單元311依據本發明 之實施例的電路圖。控制脈衝整形單元311為了從時間T42 至Τ43▲時部分導通電晶體312,而產生一個控制信號。於 此這裡的控制脈衝整形單元包含多數個電晶體 501〜506。電晶體5()1的源極電性連接至第三參考電壓 VSSB,而其閘極電性連接至第四參考電壓VDDD。電晶 體=02的沒極電性連接至電晶體5〇1的汲極,而其閑極接 號I,2二電晶體5°3的源極電性連接至 且•:體L _、ί極電性連接至電晶體502的源極, 互她連接。電晶魏的 能^ ΕΝίΪΐ ί體5G3的閘極’而其閘極接收第—致 電壓,其間極接收第二==至第二參考 極電性連接至電晶體504的源極1 ’而其汲 連接至第—參考電壓VSSA :體鄕的源極電性 ENLSB0,而其汲極電性連接至電^接收弟三致能信號 電晶體506的祕輸出控制信號ca=奶的祕,且從 圖6顯示了圖5控制脈衝 ° 形。請合併參考圖5與圖6 : 70 311巾的信號波 双月^ 唬 ENLSB0、ENLSB1 12 200828249 HM-2006-0018-TW 19651twf.doc/n 與ENLSB2從時間T60至T61時皆維持在高邏輯狀態 (high)。在時間T61時,致能信號ENLSB1降低以導通^ 晶體505,且致能信號ENlsB0降低去斷開電晶體5〇6二 因此,控制L號Ctrl升南,並且斷開圖3中的電晶體Μ〕。 於時間T62至T63時,致能信號ENLSB1降低去斷開電 晶體505,且致能信號ENLSB2導通電晶體5〇2與 因此,藉由電晶體505與506,控制信號ctrl是不被影響 的。於是,控制信號Ctrl部分導通圖3中的電晶體。 在時間T63時’致能信號ENLSB0為高邏輯狀態(hi幽去 導通電晶體506,於是控制信號ctrl降低去完全導通圖3 中3電晶體312。做為—個結果’―低電壓輸人信號轉換至 一馬電壓輸出信號是成功的。 c 圖7描繪了圖3中控制脈衝整形單元依據本發明之 =的另一電路圖。不同於圖5,圖7提供另一種結構去 構成控制脈衝整形單元31卜控制脈衝整形單元Μ =曰曰體701〜706。電晶體701的源極電性連接至電壓 搞^而其閉極接收致能信號ENW丁。電晶體702的没 接至電晶體7〇1的汲極,而其源極電性連接至第 二翏考電壓(VDDA)。電晶體7G3的源極 J壓’其汲極電性連接至電晶體7。=至:: 閘極接收致能信號ENLSB2B。帝曰沪 八 接至雷日雜日 體4的汲極電性連 而其源^㈣H其閘極接收致能信號亂犯2, >二、W包、接至電晶體703的汲極。電晶體706的、为 極電性連接至電壓VSSA,其閘極接收致 13 200828249 HM-2006-0018-TW 19651twf.doc/n 而其汲極電性連接至電晶體7〇7的汲極,且從電晶體川6 ”極輸4控制信號CTRL2。電晶體7G7的源極^性連接 至第/、夢考電壓VDDA ’其閘極接收致能信號ENLSBl, 而其汲極電性連接至電晶體704的源極。於此,電曰 術、706是NM0S電晶體,7〇2〜7〇4、7〇7是pM〇s ^曰 體,且電壓VDDA是高於電壓VSSA。 屯日日 =8顯示了圖7控制脈衝整形單元311中的信號波 形。钼合併參考圖7與圖8,從時間T8〇至Τ8ι時, 信號 enLSBG、enlsb1 & ENLSB2 _在高邏輯狀;J (shlgh) °在時間™時,致能信號ENLSB1降低去導^ 晶體707,且致能信號ENLSB0降低去斷開電晶體7〇6二 口此控制仏唬ctr12升高,並且斷開圖3中的電晶體Η:。 =間T82至T83時,致能信號厕咖降低去斷開電 曰曰體707 ’且致能信號ENLSB2導通電晶體5〇2與綱。 因此,藉由電晶體505與5〇6,控制信號ctrl2是不被影塑 的。於是,致能信號ENLSB2B導通電晶體7〇3,且致^
HfNWT部分導通電晶们0卜因此,控制信號伽2 "刀泠通圖3中的電晶體312。在時間T83時,致能信卢 ENLSB0為高邏輯狀態去導通電晶體赢,於是控制信穿: =2降低去完全導通圖3中的電晶體312。結果成功地ς —低電壓輪人錢轉換至-高麵輸出信號。 圖9描綠了依據本發明另一實施例之位準移位電路的 ^圖。請參考圖9 ’位準移位電路包含控制單元91以及 夕丈個輸出單元叫〜❿。其中控制單元91包含控制脈 14 200828249 JHUVL-2UU6-0018-TW 1965 ltwf.doc/n 衝整形單元9U及電晶體912,並且控制多 咖〜心。電晶體921與922構成—甜位對,且:=兀 與926構成钳位電晶體對。電晶體9 8曰一 7择收輪入 >(古跋 OUT,而電晶體924與928接收低電屢輸入如上號 於是,輸出單元92-1〜92-n產生高電壓輪+二 臓。此控制單元91是被輸出單元咖與 、缩小了晶片面積。 %共用,因此 综上麟,當㈣單元於第—週期從參考電壓 隔離娜,並且個別地於第二及第三週期部分二$ 搞,考賴衫考電壓節闕時候,此辦移位電路^二 止歸因於低輸入電壓而導致的轉換失敗。 雖然本發明已以較佳實施例揭露如上爾 本發明’任何_此技藝者,在不脫離本發明 = 附之申請專利範圍所界定者為準。 …蒦補虽視後 【圖式簡單說明】 I 圖1描緣了—習知位準移位電路刚的電路圖。 圖2顯不了當輸入信號IN1自一 鱼 低邏輯狀態時位準移位電 敗軻狀祕換為- m 電路中之信號波形。 路圖:g依據本發明一實施例之位準移位電路的電 圖4顯示了各給 低邏 g ®3中控制脈衝整形單元S11依據本發明 200828249 HM-2006-0018-TW 19651twf.doc/n 之實施例的電路圖。 圖6顯示了圖5控制脈%整形單元扣 圖7鱗了圖3中控制脈衝整形單元依據形。 施例的另一電路圖。 表月之實 圖請示了圖7控制脈衝整形單元3 圖9描繪了依據本發明另的1°唬波形。 電路圖。 蝴德轉位電路的 f
【主要元件符號說明】 100、300 ·位準移位電路 3卜91 :控制單元 311、911 :控制脈衝整形單元 92-1〜92-n :輸出單元 101〜105 、 312 、 321〜324 、 501〜506 、 701〜704 、 706 、 707、912、92卜 922、924、925、926、928、929 :電晶體 VDDA、VSSA、VSSB、VDDD :參考電壓 CTRL0〜CTRL2 :控制信號 OD5、OD51、ODB5、ODB51、DDB、DDX :輸出 信號 IN、INI、INB、INB1、OUT、OUTB :輸入信號 ENLSB0〜ENLSB2、ENLSB2B、ENWT :致能信號 nl、n2 :參考電壓節點 VI、V2 :電壓 T20〜T23、T40〜T44、T60〜T63、T80〜T83 :時間
16
Claims (1)
- 200828249 UU6-U018-TW ]965Itwf· doc/n 十、申請專利範面: ι· 一種用於將低電壓輪入信號 的位準移位電路,該電 路包含換為高電屋輪出信號 兩對電晶體,其t—斟夕^ 號而導通,使得一參考電壓點:=晶體係依據-輪入信 -個電晶體之間極心即點上的電_合至另-對中 Γ 控制單元,於一第一週期炎帝产 參考電壓,並且個別地於一 二一 %堅即點電性隔離 全輕合該參考電屢至該參考電^節^週期部分輕合與完 =申請專利範圍第j項之 制早7G包含: 夕1甩峪,其中該控 ;制;衝整形單元,產生-控制信號,、及 其閘極接收該押告丨隹啼#、運接至一弟一翏考電壓, 點, '4 ’/、汲極電性連接至該參考電壓節 第_其!該控:信號於該第-、第二及第 一、第及第广電壓位準’以致使該第一電晶體於該第 —以及第二週期個別地斷開、部分導通及完全導通。 +曰L如申請專利範圍第2項之位準移位電路,其中該等 电日日體包含·· 帝曰#第—電晶體與一第三電晶體,其中該第二與該第三 的源極共同電性連接至該參考電壓節點,該第二電 閑極電性連接至該第三電晶體的淡極,該第三電晶 -、¥極屯性連接至該第二電晶體的汲極;以及 17 Γ ο 200828249 HM-2006-0018-TW 1965Itwf.doc/n 一第四電晶體與—第五電晶體,其中該第四盥該第五 電晶體的源極共同電性連接 4 體的没極㊄性連接至該第三電晶體的沒極。 恤魏,其中控制 其二接"一, 極,:==體二其没極電性連接至該第五電晶體的沒 才,、閘極接收一第一致能信號; 其二=該;==該第二參權, 體的,及極互相體的源極’其中該第八電晶 弟九電晶體,其;;及極電性遠技 極,其_接收-第―致能=連接均八電晶體的問 其閘極體’ ί源㈣性連接至該第二參彻, 晶體的源極;,其汲極紐連接至該第九電 十電晶許的^一此彳㈠虎,其汲極電性連接至該第 制信號。—、’ 。,/、中從該第十—電晶體的汲極輸出該控 四、第五項之轉移位魏,其中該第 ’、 十一电晶體SNM〇S電晶體,該第一、 18 200828249 -2006-0018-TW 19651twf.doc/n 第二、第三、第七、第八、第九及第+ 晶體。 夂弟十包晶體係PMOS電 6·如申請專利範圍第4項 一參考電壓高於該第二參考電壓料位電路,其中該第 7·如申請專利範圍第3項之位車 脈衡整形單元包含.· 奴位卓私位電路,其中控制 壓,晶體,其源極電性連接第五參考電 ^其閘極接收一弟四致能信號; 的祕^電晶體’其祕電性連接至_十二電晶體 的及極,该源極端電性連接至—第六參考電壓; 壓,曰曰體’其源極電性連接至“六參考電 收—第五致能錢; 4的閘極’其閘極接 -第十五電晶體’其祕電性連接至該第十三電晶體 j極’其閘極接收-第六致能信號,其源極電性連接至 邊弟十三電晶體的汲極; 一第十六電晶體,其源極電性連接至該第六參考電 八閘極接收一弟七致能^號,其没極電性連接至該第 十五電晶體的源極;以及 _ 一第十七電晶體,其源極電性連接至該第五參考電 壓,其閘極接收一第八致能信號,其汲極電性連接至該第 十六電晶體的祕,其中從該第十七電晶體岐極輸出該 控制信號。 8·如申請專利範圍第7項之位準移位電路,其中該第 19 200828249 HM-2006-0018-TW 19651twf.doc/n f 斜—及料七電晶體係nm〇 一、弟二、第三、第十三、第十四、 =體’讀苐 體係PMOS電晶體。 及弟十六電晶 9·如申請專利範圍第7項之位 卩參考電㈣於該第四參考電壓。 $路’其中续第 1〇·—種控制脈衝整形單元,包含·· 心Γ第—電晶體,其源極電性連接至-第-夫去% 〇 其閉極電性連接至一第二參考電壓;參考電屢, 第一電晶體,其;:及極電性連 g 極,其,接收一第—致能信號;〜弟一電晶題㈣ 盆、及:if電晶體’其源極電性連接至-第:夫考, 八/ 及極電性連接至該第 系-茶考電藥 體的閘極與汲極互相如^體的源極,其中該第三電, 極,:電晶體’其沒極電性連接至該第:命曰㈣ 柽,其開極接收該第、致能信?虎; 心曰體的馬 ^ 第五電晶體’其源極電 △ 〔 其閘極接收-第二致能作甘接μ弟二芩考電壓, 晶體的源極;以及°儿,,、没極電性連接至該第四灣 第^、龟日日體,其源極電一 λ 其閘極接收一第三致於連接至弟四芩考電壓, 晶體的沒極,盆中其汲極電性連接至該第五電 u.如申請專=圍 中該第n電日G項之㈣脈衝整形單元,其 弟四及弟五電晶體弟一弟二、 20 200828249 HM-2006-0018-TW 19651twf.doc/n l2·如申請專利範圍第l〇 其 中該第三參考電壓高於該第切參考^壓。氏衝整形單元 13. —種控制脈衝整形單元,其包含: 一第一電晶體,其源極電丨^ 3 · 其閘極接收-第-致能信號;連接至—弟―”電髮, 第-_體’其汲極電性連接至 極,其源極電性連接至一第〜夹 甩日日體的沒 '〜電壓; -第三電晶體,其祕電性連接至二 其没極端電性連接至該第二電晶體的閘極二 第二致能信號; _射雜接收— -第四電晶體’其汲極電性連 極,其閘極接收-第三致能”,=,电晶體的閘 晶體·極; 4就,其源極連接至該第二電 -第五電晶體’其源極電性連接 豆閘極接收一第四#鈐杧哚^ 壓’ 八闸位接收弟四致犯彳吕號,其汲極電性連接 晶體的源極;以及 連接至忒弟四電 i- 盆門體,魏極電性連接至該第-參考電壓, ==甘弟,能信號’其没極電性連接至該第五電 =,ίΓ足該第六電晶體的汲極輸出-控制信號。 14. 如申請專利範圍第13項之控制脈衝整形單元,其 中該控制信號於該第-、第二及第三週期個別地具有一第 一、第二及第三電壓位準。 15. 如申請專利範圍第13項之控制脈衝整形單元,其 中該第一及第六電晶體係NMOS電晶體,該第二、第二、 21 200828249 HM-2006-0018-TW 19651 twf.doc/n 第四及第五電晶體係PMOS電晶體。 16· —種使用至少兩對電晶濟腺 為高電塵輸出信號的方法,其中對„入信號轉換 輸入信號而導通,使得在一參考電屡*兩個電晶體依據該 另一對中一個電晶體之閘極,該方合至 壓;在第—週期内,從該參考電屢節點電性隔離-參考電 f 點;;Γ週期内,獅合該參考電厂堅至該參考電壓節 點。在第三週期内,完全輕合該參考電壓至該參考電壓節 包含π如申請專利範圍第16項之方法,其中該等電晶體 電晶體「第二電晶體,其中該第-與該第二 晶體的間極電生連至;f考電壓節點’該第-電 體的閘極電性連接 Γ弟一包曰曰體的;及極’該第二電晶 —笛—連接至料—電晶體岐極;以及 弟二電晶體與一第四電晶體,复 1體的源極共同電性連接至一第考=二與該第四 性連接至該第-』體的以 ^電性連接至該第二電晶體的祕。 含:18·如申請專利範圍第17項之方法,其中控制單元包 —控制脈衝整形單元,產生—控制信號;以及 22 200828249 HM-2006-0018-TW 19651twf.doc/n 包1±連接至該參考電壓節 其閘:=:信;源=?接"二參考電壓, 八中該控制“唬於該第—、 、 有一第一、笫一万筮一 乐一乂及弟二週期個別地 令乐弟一及弟二電壓位準 口㈣ 以及弟三週期 =日曰體於 全導通。 曰呵间。卩分導通及完 形單元包含 整 19·如申請專利範圍第18項 元包含: 、/ ,、中控制脈衝 —第六電晶體’其源極電性連接至 其閘極電性連接至—第四參考電壓;弟-乡考電壓 一第七電晶體’其汲極電二連接 極,其閘極接收一第一致能信號; 弟五电日日體的3 一第八電晶體,其源極電性 ▲ 其汲極電性連接至該第一日#連驗該弟二辦電壓, 體的閘極與難互相電性=體的源極,射該第八電曰1 :第九電晶體’其沒極電性連接至 極,其閘極接收一第一致能信號; 兒日日體的閘 苐十電晶體,其源極電性逵旌一二 其開極接收-第二致能信號,其=====·: 晶體的源極;以及 屯料接至该弟九電 考電壓第二 電:連接至該第-參 該第十電晶_,其中從:電:電= 23 200828249 HM-2006-0018-TW 1965 ltwf.doc/n 該控制信號。 2〇·如申請專職㈣19項之方法,其帽第: 々四、第=及第十—電晶體係、NM()S電晶體,該第〜;二、 第五、第七、第人、第九及第十電晶體係pMQS電。 21.如申請專利範圍第19項之方法,其: 電壓高於該第二參考電壓。 木夢号 形單L2.包如含^請專糊第18項之方法,其中控制脈衝整 ^第十二電晶體’其源極電性連接至 歷,其mm收-第四致能信號; 一第十三電晶體,其汲極電性 的汲極,其源極電性連接至一第六參考電壓;—電晶體 一第十四電晶體,其源極電性連接 壓,其汲極電性連接至該第十三電晶=弟=考電 收-第五致能錢; 4㈣極’其閘極接 一第十五電晶體,其汲極電性連接 的閘極,其閘極接收一第六致能,於接十二電晶體 該第十三電晶體的汲極;以,麵極·連接至 一第十六電晶體,其源極電性連接至 ”極接收-第七致能信衆,其汲°性^= 十五電晶體的源極;以及 連接至该弟 一第十七電晶體,其源極電性連接至 壓,其閘極接收一第八致能信鱿,豆 X、 >考电 十六電晶體的汲極,其中從該第十;^ =連接至該第 丁七私日日體的汲極輸出該 24 200828249 HM-2UU6-0018-TW 19651 twf. doc/n 控制信號。 23. 如申請專利範圍第22項之方法,其中該第四、第 五、第十二及第十七電晶體係NMOS電晶體,該第一、第 二、第三、第十三、第十四、第十五及第十六電晶體係PMOS 電晶體。 24. 如申請專利範圍第22項之方法,其中該第三參考 電壓高於該第四參考電壓。25
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/612,923 US7466183B2 (en) | 2006-12-19 | 2006-12-19 | Level shift circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200828249A true TW200828249A (en) | 2008-07-01 |
TWI371021B TWI371021B (en) | 2012-08-21 |
Family
ID=39526391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096111015A TWI371021B (en) | 2006-12-19 | 2007-03-29 | Level shift circuit, control pulse shaping unit therewith, and method for conversion of low-voltage input signal into high-voltage output signail thereof |
Country Status (3)
Country | Link |
---|---|
US (1) | US7466183B2 (zh) |
CN (1) | CN101222223B (zh) |
TW (1) | TWI371021B (zh) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004343396A (ja) * | 2003-05-15 | 2004-12-02 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
KR100558549B1 (ko) * | 2003-12-05 | 2006-03-10 | 삼성전자주식회사 | 외부 전원전압 제어기능을 갖는 반도체 장치 및 그에 따른제어방법 |
-
2006
- 2006-12-19 US US11/612,923 patent/US7466183B2/en not_active Expired - Fee Related
-
2007
- 2007-03-29 TW TW096111015A patent/TWI371021B/zh not_active IP Right Cessation
- 2007-06-11 CN CN2007101099828A patent/CN101222223B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101222223B (zh) | 2010-06-02 |
US7466183B2 (en) | 2008-12-16 |
TWI371021B (en) | 2012-08-21 |
CN101222223A (zh) | 2008-07-16 |
US20080143409A1 (en) | 2008-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI358202B (en) | Level shifter with low leakage current | |
TWI221600B (en) | Liquid crystal display device | |
TW200921594A (en) | Level shift circuit and method thereof | |
TWI303124B (en) | Sampling switch | |
JP2006277860A5 (zh) | ||
WO2006132757A3 (en) | High efficiency bi-directional charge pump circuit | |
TW200813951A (en) | Charge pump pixel driving circuit | |
TW200417975A (en) | Source follower capable of compensating the threshold voltage | |
TW200826446A (en) | Two-phase charge pump circuit capable of avoiding body effect | |
TW200425641A (en) | Level shift circuit | |
US8981838B1 (en) | Half-ratio charge pump circuit | |
TW201017630A (en) | Common voltage generator, display device including the same, and method thereof | |
TW201136159A (en) | Voltage translator | |
TW200824276A (en) | Semiconductor integrated circuit | |
CN208924110U (zh) | 负电荷泵电路 | |
EP1587066A3 (en) | Write driver with improved boosting circuit and interconnect impedance matching | |
TW200947400A (en) | Power sequence control circuit and applications in gate driver and LCD pannel | |
ITMI981930A1 (it) | Circuito a pompa di carica per dispositivi integrati di memoria | |
TW546623B (en) | Amplitude varying circuit | |
TW201207807A (en) | Source driver and display apparatus | |
TWI310267B (en) | Voltage level shifter circuit | |
TW200937863A (en) | Level shifter circuit | |
TW200919427A (en) | Method for processing charging/discharging for updating data of array of pixels and circuit system for the same | |
TW201030724A (en) | Source driver | |
TW200828249A (en) | Level shift circuit and control pulse shaping unit therewith |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |