TW200805897A - Method and system for generating electronic keys - Google Patents

Method and system for generating electronic keys Download PDF

Info

Publication number
TW200805897A
TW200805897A TW096110310A TW96110310A TW200805897A TW 200805897 A TW200805897 A TW 200805897A TW 096110310 A TW096110310 A TW 096110310A TW 96110310 A TW96110310 A TW 96110310A TW 200805897 A TW200805897 A TW 200805897A
Authority
TW
Taiwan
Prior art keywords
devices
electronic
electronic key
clock
keys
Prior art date
Application number
TW096110310A
Other languages
English (en)
Inventor
Philip Andre Rochette
Randall William Mummert
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of TW200805897A publication Critical patent/TW200805897A/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Lock And Its Accessories (AREA)

Description

200805897 九、發明說明: 【發明所屬之技術領域】 本發明係關於通訊系統,且詳而言之,係關於用於產 '生電子鑰匙(electronic key)之方法及系統。 ,【先雨技術】 笔子输途為眾所週知且典型上被用來提供對安全化裝 置或系統的存取。舉例而言,可能需要電子鑰匙來執行於 衣置上之功能或碼(c〇de)。這些功能可包含,例如,於記 •憶體裝置中存取資料。 、 為了對於衣置產生電子输匙,每一裝置分別地被插入 、禽、產生糸統之插座(socket)中。因而,當對於一裝 f產生電子輪匙後,新的裝置然後可被插入此插座中。習 知方法之問題為,產生電子鑰匙是耗時的。 及方所需的是_種用以產生電子錄匙之改良之系統 及方法。本發明將滿足此一需求。 【發明内容】 方法包括種用於產生電子鑰匙之方法及系統。 每-裝:固裝置、以及對於該複數個裝置中 子瑜匙。詩起’其中’實質上同時地產生該等 裝置產生“電;系、=法, 產生—個電切起所間量等同於對於一個裝 【實施方式】 里 个發明係關於诵却 、’、、、、,且詳而言之,係關於用於』 93901 5 200805897 .^«^^^(electronic key)^^^ 以使該技術領域具有通常知識者可製造並利用本發明 該描述係提供於專利ΐ請案之上下文與其必要條件中,在 -此描述的較佳實施例的各種修改及一般原理與特徵對於熟 •悉該技術領域者而言,將是立即顯而易見的。因而,本以 月亚不⑤^^限於所示之實施例’而是要與符合在此描述 的原理與特徵—致的最廣特徵。 I發明揭露-種用於產生電子餘匙之方法及系統。该 籲方法包括提供複數個裝置。當該等裝置仍位在於模條 (molded strip)中且該等裝置被分開(singui价句前,對於兮 複數個裝置中之每一穿f產哇年 A _ 、Μ …卜 衣置產生电子鑰廷,且實質上同時地 生該等電子餘匙。為了更具體描述本發明之特徵,現在 配合所附之圖式參照下列描述。 第1圖為根據本發明之電子鑰匙產生器】〇〇之方塊 圖。該電子餘匙產生器1GG包含處理n 102、偏㈣路104、 φ =條插座(Strip socke⑽6,該條插座1〇6 _至^^ 2 士之衣置1〇8。於操作中’當該模條被插入該條插座⑽ 該锋插座ΠΜ會與每一個別之裝置剛做電性接觸。 以下之進-步詳細描述,當該等裝置尚未被分開前而仍 ,於該模條中時,該電子輪匙產生器100可於該等裝置中 f生=錄匙。對於所有之該等裝置106之電子鑰匙之產 —^ 此舉美供貫質上之優點,優於在 ::裝=職於每一裝置係一個接著—個產生電子 私丁 Α座土万法。對於多個裝置產生之多個電子 93901 6 200805897 ’‘ 鑰匙所花費的時間量等同於對於單一裝置產生一個電子鑰 匙所花費的時間量。舉例雨言,對位於模條中之40個裝置 產生電子鑰匙所需的時間等同於對於一個已分開之裝置產 •生一個電子鑰匙所需之時間量。 . 第2圖為根據本發明之模條200之一部份之圖式,包 含導線架(lead frame)202、204,該等導線架可被用來施行 第1圖中之該等裝置106中的某些裝置。該模條200亦包 含連桿(dambar)206,該等連桿被用來模壓(mold)該等裝置 _封裝件且作用為實體擋件(physical stop),俾使模壓化合物 (mold compound)僅行進一小段不太遠之距離。此額外之模 壓化合物形成溢料(flash),該溢料介於導腳(lead)之間以及 介於封裝件之邊緣與連桿間之區域。當該等裝置被模壓 (molded)後,移除連桿206(亦即,被切除掉),且導線架 202、206之導腳指(lead finger)被切除且與其各自之聯結桿 (tiebar)分隔開來。第2圖顯示導線架202仍與連桿206保 響持完整,而導線架204則移除了連桿。如以下之進一步詳 細描述,在移除連桿206後,每一裝置係與在模壓架 (molded frame)中之其他裝置電性分隔(electrically isolated),以致每一裝置可被提供電力(powered up)、被產 生時脈(clocked)、以及可接收輸入訊號。 第3圖為根據本發明之偏壓電路300之示意圖,談偏 壓電路300可被用來施行第1圖中之該偏壓電路104。於 特定之實施例中,該偏壓電路300包含偏壓電源302、第 二電源304、NAND閘306(例如5四組雙輸入(quad 2-input) 7 93901 200805897 Μ 之ΝAND閘)、反向器3〇8(例如,六反向器(hex inverter))、 晶體振盪器312(例如,時脈為33Mhz)。安全晶片(security chip)310(例如,Atmel 可信賴平台模組(Atmel Trusted …Platform M〇dule(TPM))AT97SC32XX 晶片)代表第 1 圖中之 乂裝置108之單一例證且如第2圖之204所示。 於操作中,該偏壓電源302經由開關(switch)314供應 電壓(例如,3.3V伏特)至NAND閘306。該第二電源304 供應電壓(例如,3.3V伏特)至談反向器308、該晶體振盪 肇器321、以及以條形式(strip form)之電性分隔安全晶片 310。該晶體振盡器312提供時脈訊號(例如,33Mhz)至該 反向器308與至該安全晶片310。於特定之實施例中,該 開關314為瞬間’ΌΝ”開關,當按壓時,強迫於NAND閉 306處輸入低(l〇w)(0)(例如,於接腳11處)。並且,該反向 器3〇8(例如,自接腳3、9與13)初始化其輸出(例如,腳8、 10與12分別為焉(1)、低(〇)、南(1))。此外,在此特定之 馨實作中,於該安全晶片310中之韌體搜尋分別位於接腳工、 2、3之南(1)、面(1)、低(0)之組合。一旦該安全晶片31〇 發現高(1)、高(1)、低(0)之組合時,每一安全晶片310之 拿刃體對於給予之裝置產生電子錄匙。 同時參照第1圖與第3圖,於操作中,該偏壓電路將 該等裝置108予以偏壓,且該等裝置1〇8依次產生電子输 匙。該電子鑰匙由每一裝置108利用於每一裝置1〇8之石夕 内的韌體而自行產生。此舉保證每一裝置含有唯一之電子 93901 8 200805897 * 電子繪匙之產生花費一此ώΑ 士 至3分鐘)。(若有大Γ寺間量而產生(例如,3秒 鑰匙,且以分開方/二、t將花費一段長時間產生電子 .哭100 Γ省相^工°亥等電子鑰匙。該電子鑰匙產生 口口 100即名相當大量的時間量, — 王 •平行地產生電子較。 因為錢子餘匙產生器⑽ 二。同時參照第1圖與第 寸’私序開始於步驟402時。於鈐社 — _等铲置於禮伙由钍K土之貫施例中,提供該 、、杈I、中。其次’於步驟404,自該置 架移除連桿(第2圖)。此舉發生在耸壯、衣置之¥線 一旦移除該連桿,每1置心衣置已被模壓後。 帝置矣在该模條中之所有其他穿晉 黾性分隔。接著,於步驟406, 千入 座rstrin M w、山 衣置之杈條係被插入條插 力mle該條插座將使該等I置可被提供電 二二气:及可接收輸入訊號。接著,於她 ,“路偏塵該等裝置。接著,於步驟41〇, 於 母一裝置之電子鑰匙,其中,實質士、 从外 Ύ 貝貝上同日寸地產生該等電子 ί::Γ:在該等裝置從模條移除彻 刀开之蛄)’平行地產生該等電子鑰匙。 根據於此所揭露之系絲芬古、、土 , ^ 點。舉例而言,^明I 提供許多優 每月平厅地產生输匙。對於多個裝置產 生之多個電子鑰匙花費的時間量等同於對於單一裝產 個電子鑰匙花費的時間量。 、 已揭露一種根據本發明之用於產生電子鑰匙之方法及 系統。該方法包括提供多個裝置。當該等裝置仍位於模條 93901 9 200805897 中且在該等裝置被分開之义 裝置產生電切匙歸數織1中之每一 且古、s , 之只%例而描述。在該技術領域中 n , ,^ 也瞭解存在該等實施例之變化,以 組人與柞太式扣7之電腦可讀取之媒體、或其 於s貝作本!"月。根據本發明所撰寫 不 拿 於一些電腦可讀取之媒體 疋破料 •⑶-職),就是經由而=式(例如,記憶體或 ^ ^ 路而被傳輸,m理器執行。因 可,兴…: 含電腦可讀取之訊號,而 且有牛^Γ^ΙΓ 所傳輸。因此,在該技術領域中 :通吊知識者,在未脫離所附之申請專利範圍之精神盘 乾嚀下可作許多修改。1月竹共 【圖式簡單說明】 ,1圖為根據本發明之電切匙產生器之方塊圖; 齡 第2圖為根據本發明之模條之一部份之圖A,人 置,· 、二衣 第3圖為根據本發明之偏壓電路之示意圖,該偏壓恭 路可被用來施行第1圖中之致能偏壓電路;以及 第4圖為顯示根據本發明之用於產生電子鑰匙之 之流程圖。 法 【主要元件符號說明】 100 鑰匙產生器 102 處理器 93901 10 200805897 104 偏壓電路 106 條插座 108 裝置 200 模條 202、 204 導線架 206 連桿 300 偏壓電路 302 偏壓電源 304 第二電源 3 06 NAND 閘 308 反向器 310 安全晶.片 312 晶體振盪器 402、 4〇4 、 406 、 408 、 410 步驟

Claims (1)

  1. 200805897 十、申請專利範圍: i -種二產,電子餘匙之方法,該方法包括下列步驟: 叔供锼數個裝置;以及 … $於該複數個裝置中之每―裝置產生電子鑰匙, …中,貫質上同時地產生該等電子输匙。 …、 2V=請專利範圍第]項之方法,其中,該產生步驟發生 於该複數個裝置從模條移除之前。 3 ·如申請專利範圍第] + 弟員之方法,其中,該產生步驟發生 於該複數個裝置被分開來之前。 μ將含有該複數個裝置之模條插入條插座中以產生 該專電子餘匙。 5. 如申請專?範圍第1項之方法,復包括: 將忒等衣置予以偏壓,使該複數個裝置中之每一裝 置產生唯一的電子鑰匙。 6, :種時脈與偏壓電路,使該等裂置内部地執行包括下列 步驟之方法: k供複數個裝置;以及 對於該複數歸置巾之每-裝置產生電子输匙,其 中,實質上同時地產生該等電子鑰匙。 如申請專利範圍第6項之時脈與偏壓電路,其中,該產 生步驟發生於該複數個裝置從模條移除之前。 如申明專利範圍g 6項之時脈與偏壓電路,其中,該產 生步驟發生於該複數個裝置被分開來之前。 93901 12 200805897 9·该時脈與偏壓電路含有該複數個裝置至條插座中以產 生该等電子餘匙。 1 〇·如申明專利範圍第6項之時脈與偏壓電路,使該複數個 裝置中之每一裝置產生唯一的電子鑰匙。 11·一種用於產生電子鑰匙之系統,該系統包括: 偏壓電路;以及 插座,該插座耦接至該偏壓電路,其中,該系統初 始㈣複數個裝置中之每一裝置中電子鑰匙的產生,其 中’貫質上同時地產生該等電子鑰匙。 該系統在該複 12. 如申請專利範圍第π項之系統,其中 數個裝置從模條移除之前產生電子鑰匙 談糸統在該複 13. 如申請專利範圍第11項之系統,其中 數個裝置被分開來之前產生電子鑰匙。 該偏壓電路使 該複數個裝置中之每-裝置產生唯—的電 14. 如申請專利範圍第Π項之系統,其中 93901 13
TW096110310A 2006-03-24 2007-03-26 Method and system for generating electronic keys TW200805897A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/389,279 US8118214B2 (en) 2006-03-24 2006-03-24 Method and system for generating electronic keys

Publications (1)

Publication Number Publication Date
TW200805897A true TW200805897A (en) 2008-01-16

Family

ID=38532822

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096110310A TW200805897A (en) 2006-03-24 2007-03-26 Method and system for generating electronic keys

Country Status (4)

Country Link
US (1) US8118214B2 (zh)
KR (1) KR20090007359A (zh)
TW (1) TW200805897A (zh)
WO (1) WO2007112040A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI502401B (zh) * 2009-11-02 2015-10-01 Giga Byte Tech Co Ltd 適用於可信任安全平台模組之密碼管理與驗證方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8118214B2 (en) 2006-03-24 2012-02-21 Atmel Corporation Method and system for generating electronic keys
US9930943B2 (en) 2011-04-13 2018-04-03 Thumbs Up Designs, Llc Device for retaining a portable electronic component
KR20140051012A (ko) * 2012-10-22 2014-04-30 삼성전자주식회사 디바이스 및 그 전자 키 전송 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2575566B1 (fr) * 1984-12-28 1990-06-22 Bull Sa Procede pour personnaliser des supports portatifs tels que des cartes
EP0273364B1 (en) 1986-12-26 1992-03-25 Idec Izumi Corporation Electronic part carrying strip and method of manufacturing the same
US6185546B1 (en) 1995-10-04 2001-02-06 Intel Corporation Apparatus and method for providing secured communications
US5841866A (en) * 1994-09-30 1998-11-24 Microchip Technology Incorporated Secure token integrated circuit and method of performing a secure authentication function or transaction
US6125185A (en) * 1997-05-27 2000-09-26 Cybercash, Inc. System and method for encryption key generation
US6094487A (en) * 1998-03-04 2000-07-25 At&T Corporation Apparatus and method for encryption key generation
KR19990081310A (ko) * 1998-04-28 1999-11-15 유기범 개인 통신 교환기에서 이동 단말기를 이용한인증 값 생성 방법
JP4071870B2 (ja) * 1998-08-20 2008-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 秘密鍵生成方法
US6392427B1 (en) * 1998-12-21 2002-05-21 Kaitech Engineering, Inc. Testing electronic devices
EP1187065A3 (de) * 2000-09-05 2002-07-31 ACG Aktiengesellschaft für Chipkarten und Informationssysteme Verfahren zur Serienherstellung von Chips, insbesondere für SIM-Karten
JP3770584B2 (ja) * 2000-10-31 2006-04-26 シャープ株式会社 暗号鍵生成回路
JPWO2002050910A1 (ja) * 2000-12-01 2004-04-22 株式会社日立製作所 半導体集積回路装置の識別方法と半導体集積回路装置の製造方法及び半導体集積回路装置
US20040073512A1 (en) 2001-02-23 2004-04-15 David Maung Unique session storage design
US20030235305A1 (en) * 2002-06-20 2003-12-25 Hsu Raymond T. Key generation in a communication system
US7395435B2 (en) * 2002-09-20 2008-07-01 Atmel Corporation Secure memory device for smart cards
US7313239B2 (en) 2003-04-15 2007-12-25 Broadcom Corporation Method and system for data encryption/decryption key generation and distribution
JP2005210193A (ja) * 2004-01-20 2005-08-04 Matsushita Electric Works Ltd 共通秘密鍵生成装置
US20050177749A1 (en) * 2004-02-09 2005-08-11 Shlomo Ovadia Method and architecture for security key generation and distribution within optical switched networks
US7298266B2 (en) * 2005-05-09 2007-11-20 Avery Dennison RFID communication systems and methods
US8118214B2 (en) 2006-03-24 2012-02-21 Atmel Corporation Method and system for generating electronic keys

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI502401B (zh) * 2009-11-02 2015-10-01 Giga Byte Tech Co Ltd 適用於可信任安全平台模組之密碼管理與驗證方法

Also Published As

Publication number Publication date
WO2007112040A2 (en) 2007-10-04
WO2007112040A3 (en) 2009-04-02
KR20090007359A (ko) 2009-01-16
US20070222645A1 (en) 2007-09-27
US8118214B2 (en) 2012-02-21

Similar Documents

Publication Publication Date Title
EP0863461B1 (en) Self-timed pipelined datapath system and asynchronous signal control circuit
US6611920B1 (en) Clock distribution system for selectively enabling clock signals to portions of a pipelined circuit
TW200805897A (en) Method and system for generating electronic keys
KR20080009319A (ko) 나노튜브 스위치를 이용한 비휘발성 새도우 래치
Berarzadeh et al. A novel low power Exclusive-OR via cell level-based design function in quantum cellular automata
Xie et al. Novel bit-parallel and digit-serial systolic finite field multipliers over $ GF (2^ m) $ based on reordered normal basis
Rajan Power reduction of half adder and half subtractor using different partial adiabatic logic styles
Tabrizchi et al. Energy efficient tri-state CNFET ternary logic gates
US7545933B2 (en) Decryption circuit, encryption circuit, logic cell, and method of performing a dual-rail logic operation in single-rail logic environment
JP2002055732A (ja) デスキュー回路を有するクロック生成器
Zamani et al. ILP formulations for variation/defect-tolerant logic mapping on crossbar nano-architectures
US20080258757A1 (en) Integrated circuit feature definition using one-time-programmable (otp) memory
Garg et al. Circuit-level design approaches for radiation-hard digital electronics
US7898284B2 (en) Asynchronous nano-electronics
CN109119116B (zh) 存储体设备、静态随机存取及随机存取存储器设备
Cleaver What's New in Stringy SO (10) SUSY-GUTS
Roy et al. An efficient design of serial and parallel memory using Quantum dot cellular automata
Mamdouh et al. Design of efficient ai accelerator building blocks in quantum-dot cellular automata (QCA)
Kumar et al. Asynchronous design of energy efficient full adder
US10249219B2 (en) Chip and method for operating a processing circuit
Sivakumar et al. Integration of Optimized GDI Logic based NOR Gate and Half Adder into PASTA for Low Power & Low Area Applications
CN115987513B (zh) 分布式数据库分片加密、解密方法、装置、设备及介质
US20120179931A1 (en) Data processing module providing uniform power consumption for digital logic
Stella et al. Energy Efficient Full Adders for Arithmetic Applications Based on GDI Logic
CN207939496U (zh) 一种引脚功能限定电路和芯片