TW200805885A - Reconfigurable integrated circuits with scalable architecture including one or more adders - Google Patents

Description

200805885 九、發明說明： L· W J^ff Λ 發明領域 本發明與積體電路(1C)之領域有關，且尤其是與可再組 5 配1C之架構有關。 L先前技術3 發明背景 設計及製造1C之技術是廣為人知的。常年累月，隨著 設計及製造1C之技術在繼續提高，越來越多的電子元件被 10封裝入一個單一的1C中，而這些元件之間的關係越來越複 雜。隨著密度及複雜性的增加，製作一 1(:製造遮罩的成本 貫質上對應地增加。 在一現代1C產品家族之不同提供之間，或連續提供之 間，往往有些時候功能只是在一相對小的增量程度上不 15同，當從其邏輯整體脈絡來看時。因此，鑒於一新IC遮罩 之同成本及其他因素，1C設計者越來越期望IC是部分可組 配的以適應該等不同提供間功能上的小的增量變化。 美國專利5,574,388揭露了 一種被設計用於仿真應用的 可再組配1C。尤其包括積體除錯設備之架構特別適合於所 期望的用途。然而，通用目的之可再組配積體電路部分呈 現出-組不同的挑戰。一期望的屬性是可調整性以在面積 耗用量對可繞度(routability)之間提供較有彈性地取捨。 【發明内容2 發明概要 5 200805885 一種裝置，包含： 第一複數輸入； 第一複數輸出； 第一一或多個功能方塊； 5 第一加法器；以及 第一複數縱橫裝置，其被聯結到該等第一輸入、該等 第一輸出及該第一一或多個功能方塊，以將該等第一輸入 聯結到該第一一或多個功能方塊及/或該第一加法器，將該

第一 一或多個功能方塊相互聯結，且將該第--或多個功 10 能方塊聯結到該等第一輸出，該等第一縱橫裝置包括至少 一第一、一第二及一第三縱橫裝置，該第一加法器之第一 一或多個輸入被聯結到該第一縱橫裝置之一或多個輸出， 該第一加法器之第二一或多個輸入被聯結到該第二縱橫裝 置之一或多個輸出，且該第一加法器之一或多個輸出被聯 15 結到該第三縱橫裝置之一或多個輸入； 其中該第一 一或多個功能方塊包括至少一第一功能方

塊，該第一功能方塊包含輸入、輸出、——或多個功能方塊、 1 一加法器及縱橫裝置的一或多個遞迴巢套集合，每一巢套 集合之該等縱橫裝置使該等輸入、輸出、加法器及該巢套 20 集合之一或多個功能方塊以相同的方式相互連接，該等第 一縱橫裝置將該等第一輸入聯結到該第一一或多個功能方 塊以及該加法器，並將該加法器聯結到該第——或多個功 能方塊，且將該第——或多個功能方塊相互聯結，且將該 第一一或多個功能方塊聯結到該等第一輸出。 6 200805885 圖式簡單說明 結合該等附圖，透過接下來的具體描述可逐步理解本 發明之實施例。為了使該描述變得容易，相同的參考編號 表示相同的結構元件。本發明之實施例是以例子的方式而 _ 5不是以關在該等關之圖形巾的方式被說明。 第1-2圖說明根據一實施例的合併一可調整架構的本 一 發明之可再組配積體電路的一簡介； 第3圖更洋細地說明根據一實施例的一可再組配功能 方塊， 10 第4圖說明根據-實施例的縱橫(譲sbar)之間的連接。 第5-7圖更詳細地說明第!_2圖之該可再組配】。之一實 施方式； 第8圖說明具有-進位鏈的一可再組配功能方塊；以及 第9圖說明根據各種實施例的具有一加法器的一可再 15 組配功能方塊。 【實施方式2 ^ 較佳實施例之詳細說明 在接下來的具體描述中，該等附圖被作為參考，其形 成了描述的一部分，其中相同的編號始終代表相同的部 20分，並藉由圖解本發明可被實施的實施例的方式來說明。 可以理解，其他實施例可以被使用且可做出結構上的或邏 輯上的變動而沒有脫離本發明的範圍。因此，接下來的具 體描述不在一限制意義下被作出，且本發明的實施例之該 範圍由該等附加的申請專利範圍及其等效來定義。 200805885 各種操作可以有助於理解本發明之實施例的方式來被 依一人描述為多個分離的操作；儘管如此，該描述之順序不 應被解釋為暗指這些操作是順序相依的。 邊描述可使用基於透視圖的描述，諸如上方/下方、背 5面/刖面、及頂部/底部。這類描述僅僅被用於使該討論變得 容易而不意指限制本發明之實施例的應用。 出於本發明之目的，該片語“A/B”意指A或B。出於本 發明之目的，該片語“A及/或B”意指“(A)、（B)或(A及B)，，。 出於本發明之目的，該片語“A、B及C中至少一個，，意指 1〇 “(A)、（B)、（c)、（A及 B)、（A及 C)、（B及 C)或(A、B及 C)，，。 出於本發明之目的，該片語ς‘(Α)Β”意指“(B)或(AB)，，，也就 疋說，Α是一可取捨的元素。 該描述可使用該等片語“在一實施例中，，或“在一些實 施例中” ’其等可能意指該等相同或不同實施例中的一個或 15 、 更多。另外，就本發明之實施例而言，所使用的該等術語“包 ^ 、包括”、“有”及諸如此類的詞語是同義的。 現在參見第1圖，其中一方塊圖說明根據一實施例的本 發明之該可再組配IC(l〇〇)的一簡介。如所說明的，1C 100 包括一些功能方塊102及一些縱橫（crossbar)裝置104。另 外’ 1C 100包括一些外部輸出接腳及一些外部輸入接腳。 功能方塊102提供1C 100之邏輯，而縱橫裝置104提供用於 將信號路由以發送入及發送出1C 100以及在1C的該等功能 方塊之間發送的信號路由路徑。如下面將更詳細描述的， 5亥專元件根據一新架構有利地聯結在一起，允許以一簡單 8 200805885 的可調整方式實現所期望的路由，從而在面積耗用量對可 繞度之取捨中提供更多彈性。 功能方塊102可包括不可再組配功能方塊102a、可再組 配功能方塊102b及/或“巢套”功能方塊102c之集合。例如， 5 功能方塊102可包括不可再組配功能方塊102a，諸如處理器 核心、記憶體控制器、匯流排橋接器及諸如此類的功能方 塊。此外，或可選擇地，功能方塊102可包括可再組配功能 方塊102b，諸如類似於在PLD或FPGA中所找到的那些功能

方塊，其等可再組配以支援可選擇的功能，諸如在介於支

10 援ISA匯流排或EISA匯流排之間，或者在介於支援I2C或SPI 串列通訊介面等等。一“巢套，，功能方塊102C中的功能方塊 根據相同的連接架構被結構化且被連接在一起以使功能方 塊102、該等外部輸入及外部輸出，以及縱橫裝置1〇4在該 1C層級(也被稱為“根，，或“最高，，或“最外部，，層級)上互連。 15 “巢套”功能方塊之每一集合可包括根據該相同的連接架構 所連接的不可再組配功能方塊、可再組配功能方塊及/或“巢 套”功能方塊之集合。事實上，在“最深的，，巢套層級(也被稱 為“最低”或“最内部，，巢套層級)上，每一功能方塊都是根據 该相同的連接架構所連接的不可再組配功能方塊或可再組 20 配功能方塊。 每一縱杈裝置104有一固定數目的輸入及一固定數目 的輸出。其所有輸出可以毫無限制地同時從任何輸入被路 由（這也被稱為一全滿縱橫）。該縱橫裝置1〇4之另一重要特 性是信號總是透過該縱橫裝置朝著相同的方向（即輸入到 9 200805885 輸出）傳播。但疋可以任何類型的縱橫裝置架構(如傳遞式電 晶體雙向縱橫裝置或者有線_或單向縱橫裝置或者緩衝型 單向縱橫裝置）來實現。如第1圖所說明的，在該IC層級上， 該等元件以下列方式彼此聯結： 5 a)縱橫裝置104之一第一子集路由該等外部輸入接腳 到該等功能方塊102輸入之一第一子集，透過連接156及連 接150之一第一子集； b) 依序，縱橫裝置104之一第二子集路由該等功能方塊 102輸出之一第一子集到該等功能方塊1〇2輸入之一第二子 10 集，透過連接154之一第一子集及連接150之一第二子集； c) 另外，縱橫裝置104之一第三子集路由該等功能方塊 102輸出之一第二子集到該等外部輸出接腳，透過連接154 之一第二子集及連接152。

因此，所有外部輸入接腳可透過縱橫裝置104之該第一 15 子集提供給功能方塊1〇2。所有内部信號可透過縱橫裝置 104之該第二子集，從一功能方塊102路由至另一功能方塊 102,而所有輸出信號可透過縱橫裝置104之該第三子集， 從功能方塊102路由至該等外部輸出接腳。 要注意的是縱橫裝置104之該第一、第二及第三子集可 20 以或可以不重疊，且這三個子集中的每一個可包括該縱橫 装置104之整個集合。類似地，該等功能方塊102輸入之該 第一及該第二子集可以或可以不重疊，且這兩個子集中的 每一個可包括功能方塊102輸入之該整個集合。同樣地，該 等功能方塊102輸出之該第一及該第二子集可以或可以不 10 200805885 5 • 重疊，且這兩個子集中的每一個可包括功能方塊1〇2輸出之 該整個集合。 如第2圖所說明的，巢套功能方塊i〇2c之每一集合包括 一些功能方塊202(可以是不可再組配功能方塊202a、可再 組配功能方塊202b或“巢套”功能方塊202c之集合。）及縱橫 裝置。該等功能方塊202拓撲地(topologically)佔據該1C層級 上的功能方塊102的類似位置，而該等縱橫裝置204拓撲地 佔據該1C層級上的該等縱橫裝置104的類似位置。該等輸入 拓撲地佔據該IC層級上的該等外部輸入接腳的類似位置； 10 而該等輸出拓撲地佔據該1C層級的該等外部輸出接腳的類 似位置。因此， a)縱橫裝置204之一第一子集將該等輸入透過連接256 及連接250之一第一子集路由到該等功能方塊202輸入之一 第一子集； 15 • b) 依序，縱橫裝置204之一第二子集將該等功能方塊 202輸出之一第一子集透過連接254之一第一子集及連接 250之一第二子集路由到該功能方塊202輸入之一第二子集； c) 另外，縱橫裝置204之一第三子集將該等功能方塊 202輸出之一第二子集透過連接254之一第二子集及連接 20 252路由到該等輸出。 因此，所有輸入可透過縱橫裝置2〇4之該第一子集提供 給功能方塊202。所有内部信號可透過縱橫裝置204之該第 二子集從一功能方塊202路由至另一功能方塊202，而所有 輸出信號可透過縱橫裝置204之該第三子集從功能方塊202 11 200805885 路由至該等外部輸出。 與該1C層級類似的是，縱橫裝置204之該第一、第二及 第三子集可以或可以不重疊，且這三個子集中的每一個可 包括該縱横裝置204之整個集合。類似地，該等功能方塊202 5 輸入之該第一及該第二子集可以或可以不重疊，且這兩個 子集中的每一個可包括功能方塊202輸入之該整個集合。同 樣地，該等功能方塊202輸出之該第一及該第二子集可以或 可以不重疊，且這兩個子集中的每一個可包括功能方塊2〇2 輸出之該整個集合。 0 每一縱橫裝置204都是與該1C層級縱橫裝置1〇4相同的 類型。

因此，在本發明中，本發明之每一功能方塊1〇2可被遞 迴地擴展以在面積耗用量對可繞度之間提供較好地取捨。 對於需要相對少量的信號路由路徑的IC 1〇〇之實施方式而 15 a，少里的縱杈裝置及一個單一層級的功能方塊可被利用 且根據本發明之連接架構連接。然而，對於需要較多功能 方塊的1C 100之實施方式而言，一或多個功能方塊1〇2可被 遞迴地擴展-或多次(每-巢套層級之“元件，，以與元件被連 接在該1C層級的方式相同的方式連接）。相對應地，一些輸 20入及輸出被提供給每-遞迴層級上的該等功能方塊。因 此’本發明之該1c 100的可調整性很高，且在平衡面積耗 用里、速度及可繞度中非常有彈性。 雖然為了易於理解，上面的描述稱忙 100具有外部輸 入接腳及外部輸出接腳，但是本發明可 以只具有輸入和輸 12 200805885 出這兩者之其一的外部接腳來實現，或者以可組配為輸入 或輸出的外部接腳來實現。 第3圖更詳細地說明第1圖之可再組配功能方塊1〇2|3及 第2圖之可再組配功能方塊202b的一實施例。該可再組配功 5能方塊包括可再組配邏輯元件(RLE)之一集合。一RLE是一 種可被組配用以執行一簡單的邏輯功能（表示少數的邏輯 閘（典型地少於10)及/或一記憶功能，諸如一正反器）的元 件。例如該簡單的邏輯功能可利用一個被用作一個4輸入1 輸出真值表的16位元的RAM來實現。如所說明的，對於該 10 實施例而言，可再組配功能方塊102b包括具有η個輸入 306a-306d(n=4)及 〇個輸出 308(〇=1)的 m個 RLE 302a-302h (m=8)，及具有m個輸出310a-310h(縱橫裝置輸出之數目等 於RLE之數目）的n個縱橫裝置3〇4a-304d(縱橫裝置之數目 等於RLE輸入之數目）。RLE 302a-302h是可再組配的以實現 15 一些邏輯功能，而縱橫裝置304a-304d對於以下提供彈性：

將輸入信號路由給該等RLE及在該等RLE之間路由信號。縱 橫裝置304a-304d之該等輸出被聯結到每一 RLE 302a-302h 之輸入（由於縱橫裝置輸出之數目等於RLE之數目，所以每 一 RLE從每一縱橫裝置接收一輸入），而每一 RLE 3 02a_302h 20 之輸出被最大地聯結到每一縱橫裝置304a-304d之輸入。也 就是說，如果有nl個來自該等RLE的輸出且有n2個縱橫裝 置，那麼每一RLE輸出被連接到一縱橫裝置，且提供給被 提供有最大連接數目之縱橫裝置的連接數目與提供給被提 供有最少連接數目之縱橫裝置的連接數目之間的差異為 13 200805885 1。對於該所說明之實施例而言，由於有八個來自rle 302a-302h的輸出且有四個縱橫裝置3〇4a-304d，所以每一縱 橫裝置接收來自兩個RLE的輸入。 該可再組配功能方塊之該等輸入被直接提供給縱橫裝 5置304a_d之該等輸入，而該可再組配功能方塊之該等輸出 直接由該等RLE輸出之一子集（可包括該等RLE輸出之該整 個集合)提供。在該所說明之實施例中，該等縱橫裝置3〇4a-d 中的每一個接收4個輸入且只有6個RLE 302a-f提供輸出。 要注意的是為了易於說明，上面的描述稱可再組配功 10 能方塊102b具有8個RLE、6個輸出及16個輸入。本發明可 以相同架構來實現具有較多RLE、較多輸出及較多輸入。 第4圖說明1C 1〇〇之一實施例的該等縱橫裝置之間的 聯結。當1C 100之巢套功能方塊1〇2(：/202(：被完全展開時， 1C 100變成被連接在一起的不可再組配功能方塊 15 102a/202a、可再組配功能方塊l〇2b/202b、縱橫裝置、外部 輸入接腳及外部輸出接腳之一集合。為了提高1C 100之可 繞度’較佳的是在功能方塊輸出與功能方塊輸入之間、外 部輸入接腳與功能方塊輸入之間以及功能方塊輸出與外部 輸出接腳之間提供一最大數目的不同路由路徑。也就是 20說’縱橫裝置402只有一輸出被連接到其他縱橫裝置 402a-402d中的每一個。另外，為了提供一較高的速度，每 一縱橫裝置輸出之電容負載應該被減少到最小。也就是 說’任何縱橫裝置輸出406被連接到一個單一的縱橫裝置輸 入。因此，在本發明中，縱橫裝置402提供輸入給一最大數 14 200805885 目的縱橫裝置402a-402d，從而最大化路由路徑之數目，同 時將其輸出電容負載減少到最小。 第5-7圖更詳細地說明了第1-2圖的可再組配ic之一實 施方式。如所說明的，1C 500包括i個“巢套，，功能方塊5〇2 5 之集合、8個縱橫裝置504a-h、32個外部輸出接腳、32個外 部輸入接腳及連接550、552、554、556。縱橫裝置5〇4e-h 是該1C層級上的縱橫裝置之該第一子集，將該等外部輸入 接腳透過連接556及550路由到該等巢套功能方塊502輸 入。縱橫裝置504a-d是該1C層級上的縱橫裝置之該第三子 10集，將該等巢套功能方塊502輸出透過連接554及552路由到 該等外部輸出接腳。在該實施方式中，該IC層級上的縱橫 裝置之該第二子集是空的。因此，“巢套”功能方塊502之該 集合拓撲地佔據該1C層級上的功能方塊1〇2之該位置，縱橫 裝置504a-h拓撲地佔據該ic層級的縱橫裝置104之該位 15置’而連接55〇、552、554、556分別拓撲地佔據該ic層級 的連接150、152、154、156之該位置。縱橫裝置6〇4a-f是巢 套功能方塊502之該等縱橫裝置中的一些（巢套功能方塊 502之其他巢套元件未顯示）。 第6圖說明巢套功能方塊集合502之一實施方式。巢套 20功能方塊集合502包括2個巢套功能方塊602a_b(為了達到說 明之目的，方塊6〇2a-b被表示兩次以使該輸入及輸出連接 圖案清晰）、6個縱橫裝置6〇4a-f、24個輸入、24個輸出及連 接650、652、654、656。縱橫農置604a-f是該巢套功能方塊 層級上的縱橫裝置之該第一、第二及第三子集，分別將該 15 200805885 等輸入透過連接656、650路由到該等功能方塊602a-b輸 入、將該等功能方塊602a-b輸出透過連接654、650路由到 該等功能方塊602a-b輸入以及將該等功能方塊6〇2a_b輸出 透過連接654、652路由到該等輸出。因此，巢套功能方塊 5 602a-b拓撲地佔據該巢套功能方塊層級上的功能方塊2〇2 之該等位置，而縱橫裝置6〇4a-f拓撲地佔據巢套功能方塊層 級的縱橫裝置204之該等位置，且連接650、652、654、656 分別拓撲地佔據該巢套功能方塊層級的連接250、252、 254、256之該等位置。縱橫裝置7〇4a-f是巢套功能方塊 10 602a-b之該等縱橫裝置（巢套功能方塊6〇2a-b之其他巢套元 件未顯示）。 第7圖說明巢套功能方塊602a-b之一實施方式。巢套功 能方塊602a-b包括4個可程式化功能方塊7〇2a_d(為了達到 說明之目的，方塊702a-d被表示兩次以使該輸入及輸出連 15 接圖案清晰）、4個縱橫裝置704a-d、12個輸入、12個輸出及 連接750、752、754、756。縱橫裝置704a-d是該巢套功能 方塊層級上的縱橫裝置之該第一、第二及第三子集，分別 將該等輸入透過連接756、750路由到該等功能方塊7〇2a-d 輸入、將該等功能方塊702a-d輸出透過連接754、750路由 20 到該等功能方塊702a-d輸入以及將該等功能方塊702a_d輸 出透過連接754、752路由到該等輸出。因此，巢套功能方 塊702a-d拓撲地佔據該巢套功能方塊層級的功能方塊202 之該等位置，縱橫裝置704a-d拓撲地佔據該巢套功能方塊 層級的縱橫裝置204之該等位置，且連接750、752、754、 16 200805885 756分別拓撲地佔據該巢套功能方塊層級的連接25〇、252、 254、256之該等位置。可程式化功能方塊7〇4a_d與上面所 描述的及第3圖中所說明的該可程式化功能方塊的實施方 式相同。 5 要注意的是1c 5〇〇之每一縱橫裝置有一固定數目的輸 入及一固定數目的輸出，且因此本發明之一重要特性是信 號總是透過該縱橫裝置朝著相同的方向傳播。但是本發明 可以任何類型的縱橫裝置架構來實現，如傳遞式電晶體雙 向縱k裝置或者有線_或單向縱橫裝置或者緩衝型單向縱 10 橫裝置。 另外，1C 500之該等縱橫裝置之間的所有連接都是依 據上面所揭露的及第4圖中所說明的規則來執行。 要注意的是為了易於說明和理解，IC 5〇〇有意以少量 的元件來說明。儘管如此，該領域中具有通常知識者會瞭 15解1C 500實施方式可以按比例增大以真實地表示一商業產 品。例如： a) IC層級可包括16個“48輸入48輸出，，的縱橫裝置，；[個 第一層級巢套功能方塊、384個輸入接腳及384個輸出接腳； b) 第一層級巢套功能方塊可以包括48個“32輸入48輸 2〇出”的縱橫裝置、24個第二層級巢套功能方塊、384個輸入 及384個輸出； C)第二基層巢套方塊可以包括16個“13輸入35輸入，，的 縱橫裝置、8個可程式化的功能方塊、80個輸入及48個輸 出，以及 17 200805885 d)可程式化的功能方塊可包括4個“20輪入16輸出，，的縱 橫裝置、16個“4輸入i輸出，，的RLE、64個輪入及⑹固輸出。 因此，1C有3092個RLE、384個外部輪出接腳及384個 外部輸入接腳。 5 可再組配的1C(諸如那些上面所描述的）可在某些情況 下被組配以包括算術邏輯，諸如加法器。加法器通常可利 用普通的可再組配邏輯來實現，但是對於進位的管理使其 等有些無效率，就空間（例如許多RLE典型地是必要的)及速 度(例如進位傳播典型地是冗長的）之二者而言。處理此效率 10低的問題之一方法是實現一特定的進位鏈，其在空間及速 度兩方面都可提供一些改良。例如，第8圖描述了一個類似 於第3圖之該功能方塊i〇2b/202b但具有一進位鏈的功能方 塊。然而，使用這樣一硬接線式的進位鏈可能對該等rLE 之位元順序加上一限制。當沒有輸出縱橫裝置時(如第8圖 15 所示）’這可能成為一問題。因此’順序限制可能被傳播到 一較高層級，降低了例如，佈局及路由過程之總體效率。 作為第3圖所描述之實施例的可選擇方案，第9圖描述 根據各種實施例的第1圖之該可再組配功能方塊l〇2b及第2 圖之該可再組配功能方塊202b。該功能方塊有與第3圖中所 20 描述之功能方塊相類似的元件（例如，RLE 302a_302h及縱 橫裝置904a-904d以及其等輸入/輸出），所有元件都執行類 似的功能並具有類似的關係，如先前所描述的。然而，該 功能方塊更進一步包括一加法器906，該加法器906被聯結 到該等縱橫裝置904b-904d及該等RLE 302a-302h，如圖所 18 200805885 示。特別是，該加法器906之該等輸入被聯結到該等縱橫裝 置中其中兩個904c-904d的輸出，而該加法器906之該等輸 出被聯結到該縱橫裝置9〇4b。為了達到描述之目的，該縱 橫裝置904b可以被稱為一擴大的縱橫裝置（即額外的輸 5 入），而縱橫裝置904c-906d可以被稱為非擴大的縱橫裝置。 對於該實施例而言，該加法器906之寬度（由加法器906輸出 之數目所定義的）可以與RLE 902a-902h之數目相同。在各 種實施例中，該加法器906具有為輸出數目的兩倍的輸入。

利用這樣一加法器的一示範性方式是組配該縱橫裝置 10 904b以發送該等加法器之該等輸出給該等RLE 902a-902h，組配該等縱橫裝置904c及904d以發送該等適當 的輸入給該等加法器，並組配該等RLE 902a-902h以將其等 2nd輸入（被連接到該縱橫裝置904b的輸入）通透地 (transparently)複製到其等輸出。這樣做使該邏輯之作用如 15第8圖中一樣，除了其進位鏈之順序可以是隨意的且由矩陣 904b、904c及904d之組態決定，實際上抑制了對該等較高 階層層級的任何順序限制。 要注意的是類似於先前所描述之該其他實施例（例 如’第3圖），在可選擇的實施例中，縱橫裝置、RLE以及其 20等輸入/輸出之實際數目可以多於第9圖中所描述的。另 外，額外的加法器也可以被包括在其他實施例中。 儘管在此某些實施例已被說明及描述以達到描述該較 佳實施例之目的，但是該領域中具有通常知識者會理解各 種適合實現該等相同目的的替換及/或等效實施例或者實 19 200805885 施可以被代替該等被說明及被描述的實施例而不脫離本發 明之精神。該領域中具有通常知識者會逐步理解根據本發 明的實施例可以以各種方式來被實現。此申請案意在涵蓋 在此被討論的該等實施例之任一適應或變化。因此，很顯 5然意指根據本發明的實施例僅受該等申請專利範圍及其等 效限制。 L圖式簡單說明2 第1-2圖說明根據一實施例的合併一可調整架構的本 發明之可再組配積體電路的一簡介； 10 第3圖更詳細地說明根據一實施例的一可再組配功能 方塊； 第4圖說明根據一實施例的縱橫(crossbar)之間的連接。 第5-7圖更詳細地說明第1-2圖之該可再組配1C之一實 施方式； 15 第8圖說明具有一進位鏈的一可再組配功能方塊；以及 第9圖說明根據各種實施例的具有一加法器的一可再 組配功能方塊。 【主要元件符號說明】 100...可再組配積體電路 102，202…功能方塊 102a，202a...不可再組配功能方塊 102b，202b…可再組配功能方塊 102c…巢套功能方塊 104，204，304a〜304d，402，404a〜404d，504a〜504h，604a〜f， 20 200805885 704a〜d，704a〜d，904a〜904d…縱橫裝置 150〜156，250〜256，550〜556，650〜656，750〜756...連接 202c，502，602a〜b···巢套功能方塊 302a〜302h…可再組配邏輯陣列(RLE) 306a 〜306d...輸入 308，310a〜310h...輸出 406…縱橫裝置輸出

702a〜d...可程式化功能方塊 902a~902h...RLE 906...加法器 21

Claims (1)

1. 200805885 十、申請專利範圍： 1. 一種裝置，包含： 第一複數輸入； 第一複數輸出； 5 第一一或多個功能方塊； 第一加法器；以及 第一複數縱橫裝置，其被聯結到該等第一輸入、該 等第一輸出及該第一一或多個功能方塊，以將該等第一 輸入聯結到該第——或多個功能方塊及/或該第一加法 10 器，將該第——或多個功能方塊相互聯結，且將該第一 一或多個功能方塊聯結到該等第一輸出，該等第一縱橫 裝置包括至少一第-----第二及一第三縱橫裝置，該第 一加法器之第一一或多個輸入被聯結到該第一縱橫裝 置之一或多個輸出，該第一加法器之第二一或多個輸入 15 被聯結到該第二縱橫裝置之一或多個輸出，且該第一加 法器之一或多個輸出被聯結到該第三縱橫裝置之一或 多個輸入； 其中該第一一或多個功能方塊包括至少一第一功 能方塊，該第一功能方塊包含輸入、輸出、——或多個功 20 能方塊、一加法器及縱橫裝置的一或多個遞迴巢套集 合，每一巢套集合之該等縱橫裝置使該等輸入、輸出、 加法器及該巢套集合之一或多個功能方塊以相同的方 式相互連接，該等第一縱橫裝置將該等第一輸入聯結到 該第一一或多個功能方塊以及該加法器，並將該加法器 22 200805885 聯結到該第一一或多個功能方塊，且將該第一一或多個 功能方塊相互聯結，且將該第——或多個功能方塊聯結 到該等第一輸出。 2. 如申請專利範圍第1項所述之裝置，其中該第一一或多 5 個功能方塊有η個功能方塊且該第一加法器有η個輸 出，且其中η是一整數。 3. 如申請專利範圍第1項所述之裝置，其中該等第一縱橫 裝置包括一第---第二、一第三子集，該第一子集將 該等第一輸入路由到該第——或多個功能方塊之輸 10 入，該第二子集將該第一一或多個功能方塊之輸出路由 到該第一一或多個功能方塊之該等輸入，且該第三子集 將該第一一或多個功能方塊之輸出路由到該等第一輸 出。 4. 如申請專利範圍第3項所述之裝置，其中該等子集中至 15 少兩個是相同的子集。 5. 如申請專利範圍第3項所述之裝置，其中所有三個子集 是相同的子集。 6. 如申請專利範圍第1項所述之裝置，其中該第一功能方 塊包含： 20 第二複數輸入； 第二複數輸出； 第二一或多個功能方塊； 第二加法器；以及 第二複數縱橫裝置，其被聯結到該等第二輸入、該 23 200805885 等第一輪出及該第二一或多個功能方塊，並將該等第二 輸入聯結到該第二一或多個功能方塊及/或該第二加法 器，並將該第二一或多個功能方塊相互聯結，且將該第 二一或多個功能方塊聯結到該等第二輸出，以與該等第 5 —縱杈裝置將該等第一輸入聯結到該第一—或多個功 能方塊’並將該第一或多個功能方塊相互聯結，且將 该第一-或多個功能方塊聯結到該等第一輪出相同的 方式’轉第二縱橫裝置包括至少—第四、—第五及一 第六縱橫裝置，該第二加法器之第一一或多個輪入被聯 10 =到該第四縱橫裝置之—或多個輸出’該第二加法器之 =-或多個輸人被聯結到該第五縱橫裝置之輸出，立 5亥弟一加法器之一或多個輸出被聯結到該第三縱橫裝 置之一或多個輸入。 15

   20 裝置包含一繁_ ^ 嗜等第 、一弟二、一第三子集，該第-子集將 二第;入路由到該第二-或多個功能方塊之輸 到該第 —Μ個舰方狀該讀〜 少兩個是相同^集項所述之裝置，其中該等子集中至 帛7賴如，其巾财三個子集 i〇·如申請專利範圍第6項所述之裝置，其申該第二-或多 24 200805885 個功能方塊包括一第二功能方塊，該第二功能方塊包含 輸入、輸出、一或多個功能方塊、一加法器及縱橫裝置 的一或多個遞迴巢套集合，每一巢套集合之該等縱橫裝 置使該等輸入、輸出、加法器及該巢套集合之一或多個 5 功能方塊相互連接，以與該等第一縱橫裝置將該等第一 輸入聯結到該第——或多個功能方塊以及該第一加法 器，並將該第一加法器聯結到該第——或多個功能方 塊，且將該第——或多個功能方塊相互聯結，且將該第 ——或多個功能方塊聯結到該等第一輸出的相同方式。 10 11·如申請專利範圍第10項所述之裝置，其中該第二功能方 塊包含 第三複數輸入； 第三複數輸出； 第三一或多個功能方塊； 15 一第三加法器；以及 第三複數縱橫裝置，其被聯結到該等第三輸入、該 等第三輸出及該第三一或多個功能方塊，將該等第三輸 入聯結到該第三一或多個功能方塊及/或該第三加法 器，將該第三一或多個功能方塊相互聯結，且將該第三 20 一或多個功能方塊聯結到該等第三輸出，以與該等第二 縱橫裝置將該等第二輸入聯結到該第二一或多個功能 方塊，並將該第二一或多個功能方塊相互聯結，且將該 第二一或多個功能方塊聯結到該等第二輸出以及該等 第一縱橫裝置將該等第一輸入聯結到該第一一或多個 25 200805885 功能方塊，並將該第—或多個功能方塊相互聯結，且 將該第一一或多個功能方塊聯結到該等第一輸出相同 的方式，該等第三縱橫裝置包括至少一第七、一第八及 一第九縱橫裝置，該第三加法器之第一一或多個輸入被 5 聯結到該第七縱橫裝置之第一一或多個輸出，該第三加 法器之第二一或多個輸入被聯結到該第八縱橫裝置之 一或多個輸出，且該第二加法器之第一一或多個輸出被 聯結到該第九縱橫裝置之一或多個輸入。 12.如申請專利範圍第丨項所述之裝置，其中該裝置是一種 10 被用以形成一積體電路的嵌入式邏輯方塊。 13·如申請專利範圍第1項所述之裝置，其中該裝置是一積 體電路。 14·如申請專利範圍第1項所述之裝置，其中輸入、輸出、 加法器、一或多個功能方塊及縱橫裝置的一或多個遞迴 15 巢套集合中之至少一個包含 m個可再組配邏輯方塊，每一邏輯方塊有η個輸入 及〇個輸出，m、η以及〇是整數，m乘〇個輸出之一子集 被提供作為該至少一集合之輸出； 加法器包括2xm個輸入及m個輸出；以及 20 η個縱橫裝置，每一縱橫裝置有m個被對應聯結到 該等m個可再組配邏輯方塊之該等n個輸入的輸出，且該 等m個可再組配邏輯方塊之輸出被最大聯結到該等η個 縱橫裝置之輸入的一第一子集，以及該至少一巢套集合 之輸入被聯結到該等η個縱橫裝置之輸入的一第二子集； 26 200805885 其中該等η個縱橫裝置之一第—個的該等瓜個輸出 也被聯結到該加法器之第一m個輸入，該等η個縱橫裝置 之第二個的該等m個輸出也被聯結到該加法器之第二 m個輸入，且其中該等n個縱橫裝置中之一個更有道個被 5 聯結_加法器之該等m個輸出的輪入，以及 其中整數m、η以及〇大於〇。 15·如申請專利範圍第14項所述之裝置，其中該裝置之每一 縱杈裝置輸出有至多兩個扇出端，一個連接到一功能方 塊而一個連接到一加法器，且該裝置之每一縱橫裝置只 10 提供一輸入到該裝置之另一縱橫裝置。 16·如申請專利範圍第丨項所述之裝置，其中該裝置之每一 縱橫裝置輸出有至多兩個扇出端，一個連接到一功能方 塊而一個連接到一加法器，且該裝置之每一縱橫裝置只 提供一輸入到該裝置之另一縱橫裝置。 15 17. 一種功能方塊，包含： m個可再組配邏輯方塊，每一邏輯方塊有n個輸入 及〇個輸出，m、η以及〇是整數，且該m乘〇個輸出之一 子集被提供作為該功能方塊之輸出； 一加法器，包括2><m個輸入及m個輸出；以及 20 η個縱橫裝置，每一縱橫裝置有犯個被對應聯結到 該等m個可再組配邏輯方塊之該等η個輸入的輸出，且該 等m個可再組配邏輯方塊之輸出被最大聯結到該等η個 縱橫裝置之輸入的一第一子集，以及該功能方塊之輸入 被聯結到該等η個縱橫裝置之輸入的一第二子集； 27 200805885 其中該等η個縱橫裝置之一第一個的該等m個輸出 也被聯結到該加法器之第一m個輸入，該等η個縱橫裝置 之一第二個的該等m個輸出也被聯結到該加法器之第二 m個輸入，且其中該等η個縱橫裝置中之一個更有m個被 5 聯結到該加法器之該等m個輸出的輸入，以及 其中整數m、η以及〇大於0。 18.如申請專利範圍第17項所述之功能方塊，其中該功能方 塊是一種被用以形成一積體電路的嵌入式邏輯方塊。 28