TW200541054A - Organic bistable devices and manufacturing method thereof - Google Patents

Description

200541054 五、發明說明（1) 一 【發明所屬之技術領域】 A本發明係關於一種記體體元件，特別是一種有機雙穩 態記憶體元件。 【先前技術】 記憶體是現代電腦中不可或缺的部分，DRAM的集積度 向來疋半導體工業的—項重要指標。目前有一種使用有機 材料作為新的記憶體材料，可製造更高集積度，更省電的 記憶體。 ' 有機雙穩悲土憶體元件（〇 r g a n i c B i s t a b 1 e D e V i c e S， 〇BD )為相當具有潛力之有機記憶體元件，在先前技術中， 例如W0 0 2 3 7 5 0 0號專利揭露一種有機雙穩態記憶體，然而 凡件受有機材料品質及製程條件的影響所造成之元件特性 變化不易控制，此外在W0 〇 2 3 7 5 0 0號專利中並未提及有機 雙穩態記憶體材料及製程對元件特性之影響。 但研究發現有機雙穩態記憶體對材料品質及有機材料 洛鏡製程條件有相當的關係。良好的有機材料品質可以使 ON/OFF電流比率提昇且滯留時間（r e t en t i on Time)較 長，但材料劣化或者品質較差將降低滯留時間。材料品質 較差也會使有機雙穩態記憶體較快發生短路失效

(Short ing Fa i lure，電流-電壓關係保持高電流之0N S t a t e )。而有機材料蒸鍍製程條件變化或反應室環境有所 變化也將使ON/OFF電流比率有超過三個Orders的變化。 因此，材料品質、製程因素等等為目前有機記憶體目前所 遇到的最大的技術問題，也是亟待解決的、技術問題。

第5頁 200541054 五、發明說明（2) 【發明内容】 鑒於以上的問題，本發明的主要目的在於提供一種有 機雙穩態記憶體，可操作於高阻抗狀態與低阻抗狀態，藉 以解決先前技術所存在的問題及缺點。本發明將由I A族與 V I I族或I I A與V I A族所組成之化合物所形成之介電層嵌入 有機記憶體中，可提供實驗證據以理論解釋有機記憶體電 流傳輸機制的可能性， 因此，為達上述目的，本發明所揭露之有機雙穩態記 憶體，包括有一雙穩態本體，當施加一電壓於雙穩態記憶 體時，該記憶體轉換於該高阻抗狀態與該低阻抗狀態之 間，係由一高阻抗之有機材料與一低阻抗之傳導層所組 成；一層以上之第一介電層，形成於雙穩態本體之一表 面；一層以上之第二介電層，形成於雙穩態本體之另一表 面；一第一電極，形成於第一介電層之下；以及一第二電 極，形成於第二介電層之上。 為達上述目的，本發明所揭露之有機雙穩態記憶體， 包括有一雙穩態本體，當施加一電壓於記憶體時，該記憶 體轉換於高阻抗狀態與低阻抗狀態之間，係由一低阻抗之 有機材料與一高阻抗之傳導層所組成，包括有一傳導層； 以及一第一有機層與一第二有機層分別形成於傳導層之兩 側；一層以上之第一介電層，形成於該傳導層之一表面； 一層以上之第二介電層，形成於該傳導層之另一表面；一 第一電極，形成於第一介電層之下；以及一第二電極，形 成於第二介電層之上。

200541054 五、發明說明（3) ^ 根攄本發 介電層之厚度 為達上述 -種有 鍍第一 機層上 之第二 層之蒸 第二介 上。 根 佳或製 之優點 根 不良及 縮短及 根 之有機 本 其内容 以貫施 本說明 以 明係用 明的目的與援例，其中第 約為0 . 5 n m至5 0 n m之間。 目的，本發明所揭露之有 機雙穩態記憶體之製造方法，包 電極；蒸鍍第一有機層於該第一 蒸鑛一層以上之第一介電層、傳 介電層，其中該等介電層之材料 鍍坩鍋係置於同一個反應室；蒸 電層之上；以及蒸鍍第二電極於 據本發 程不穩 〇 據本發 製程不 元件短 據本發 材料表 發明的 足以使 ，且任 書所揭 上之關 以示範 明之目的與原理，本發明 定之雙重效應加以減低及 明之目的 穩所導致 路失效的 明之目的 面具有保 詳細特徵 任何熟習 何與本發 露之内容 於本發明 與解釋本 與原理，本發明 之ON/OFF電流比 問題加以改善之 與原理，本發明 護之優點。 及優點將在實施 相關技藝者了解 明相關之優點及 、申請專利範圍 内容之說明及以 發明之原理，並 一介電層與該第二 機雙穩態記憶體， 括有下列步驟：蒸 電極上；於第一有 導層以及一層以上 之蒸鍍坩鍋與傳導 鍍第二有機層於該 該第二有機層之 具有將材料品質不 屏蔽(Screening) 具有將元件因品質 率降低、滯留時間 優點。 之介電層對所覆蓋 方式中詳細敘述， 本發明之技術並據 目的係可輕易地從 及圖式中理解。 下之實施方式之說 且提供本發明之專

第7頁 200541054 五、發明說明（4). 利申請範圍更進一步之解釋。 【實施,方式】 有關本發明的特徵與實作，茲配合圖式詳細說明如 下。 清參考『第1圖』，為本發明所揭露之有機雙穩態記 憶體之第一實施例之結構示意圖，包括有一雙穩態本體 10，兩侧接觸地形成有一第一介電層u與第二介電層12， 第一介電層1 1的另一側則形成有一第一電極i 3，第二介電 層1 2的另一側則形成有一第二電極i 4。圖中所示之形狀係 為I層一層之型態，亦可以其他形狀形成。雙穩態本體u ，由低傳導性材料與可提供雙穩態特性的高傳導性材料組 本 別為南 0與1， 所揭露 到記憶 請 憶體之 20，其 2 2與第 一第一 則形成 -第二 發明所揭露之雙穩熊印愔駚 阻抗狀態以及低：：;:體ί有兩種操作狀態’分 就由施加電壓在己：=:此兩種狀態可分別代表 之記憶體在高阻抗鱼#可使付本發明 資料的目的。 / F抗兩個狀態間轉換，而達 參考『第2圖』，兔士& Φ 第二實施例之結構示立'月所揭露之有機雙穩態記 中雙穩態本體2 〇係2 _疏 匕括有一雙穩態本體 二有機層23所組成 傳導層21以及第一有機層 介電層24與第二介電層25導】上1:側接觸地形成有 有一第一電極2 6，g 一 弟一有機層2 2的另一侧 電極2 7。 —有機層2 3的另一側則形成有

第8頁 200541054 五、發明說明.（5) _ _ _ 凊=考:第3圖』，為本發明所揭露之有機雙穩態記 憶體之第二貫施例之結構示意圖，包括有一雙穩態本體 30,其中雙穩態本體30係由奈米分子（nan〇particles) 組成f傳導性材料散佈在低傳導性材料中所混合組成，在 雙穩態本體3 0兩側接觸地形成有_第一介電層3丨與第二介 電層3 2，第一介電層3 1的另一側則形成有一第一電極3 3， 第二介電層3 2的另一側則形成有一第二電極3 4。 根據本發明的原理，在第一實施例至第三實施例中， 傳導層與有機層所採用之材料均相同。傳導層可選用高傳 導性材料，例如金屬、超傳導性的材料可自鋁、銅或銀選 用。其他如金、鎳等高功函數之金屬或如鎂、銦等中功函 數之金屬亦可，低功函數之金屬如鈣或鋰同樣可以作為 傳導層之材料。除此之外，亦可選用上述金屬之所形成之 合金。亦可選用具有傳導性之氧化物，例如金屬氧化物， 或具有傳導性之高分子材料，例如p E D 0 T ( 3，4 - polyethylenedioxy-thiophenepolystyrene- sulfonate)。亦可選用有機導體，例如碳六十 (Buckminsterfullerene) 〇 有機層可選用低傳導性材料，例如有機半導體或有機 絕緣體。有機半導體可自2-amino-4, 5-imidazoledicarbonitrile (AIDCN)、 tris-8-(hydroxyquinoline)aluminum (Alq)、 7,7,8,8-tetracyanoqu i no- d i methane (TCNQ)^ 3-arain〇-5-hydroxypyrazole(AHP)中選用。亦可選用募聚物

第9頁 200541054

第10頁 200541054 五、發明說明_ (7)—. 的氟化鋰，形成於雙穩態本體之雨側，確實具有文獻上所 述，具有提昇電子注入的能力。 本發明所提出之具有有機雙穩態記憶體之技術功效以 及與先前技術之比較請參考『第4圖』至『第7圖』。 根據本發明之原理’本發明所提出之有機雙穩態記憶 體可提供之電流ΟΝ/OFF Rati 〇約5x 1 0 6，如『第4圖』所 示。根據本發明之原理，本發明所提出之有機雙穩態記憶 體與先前技術之比較，請參考『第5圖』。在『第^』 中，本發明之實施例係採用丨· 2η衊之氟化鋰作為介"電層 材料，整體結構由上至下之材料依序為A1、AIDcn、u、 A1、LiF、AIDCN、A1，每一層之厚度分別為8〇 _、3〇 ㈣、1.2 nm、30 nm、1·2 nm、3〇 nm、80 nm。 與先前技術所揭露之雙穩態記憶體比較後發現，本發 明所提出之有機雙穩恶記憶體其0 n s t a t e電流值較高，表 不氟化鋰對於0 N S t a t e時對雙穩態本體層提供較佳之電子 注入能力。兩者之OFF State電流約略相同。本發明所揭 露之有機雙穩態記憶體之電流〇 N / 0 F F r a t i 〇較之以先前技 術所製作之有機雙穩態記憶體高出大約四個〇rders。此 外，在『第5圖』中所使用之AIDCN有機材料品質較差，目 視顏色已略成相當淡的黃色，而本發明所揭露之結構可屏 蔽掉有機材料品質較差所導致之電流ON/OFF rat i〇降低。 改變嵌入之介電層厚度，玎發現本發明所揭露之有機雙穩 態電晶體之電壓-電流曲線出現顯著之變化，請參考『第6 圖』。甴圖中可以發現，當LiF的薄膜厚度由丨· 2nm變化至

第11頁 200541054

第

nm時，3nm有三個顯著之特徵與i 2nffl不同。箸〆，⑽ 與OFF States電流均下降。第二，〇N —〇FF R ‘，OFF State切換至 0N state之 Turn —〇N電壓至 • 7(V)。上述二項顯著特徵表現出氟化鋰太厚（3nm)時將、 使L 1 F本身為絕緣材料之特性展現在工_v曲線上 塑、 此外，在圖中亦可發現，具有3n_之氟經 態有機記憶體其滯留時間較未具有氟化鋰之雙 憶體長，且元件短路失效前所能驅動（Drivin曲螅 測試次數較多次，其顯示加入介電層後具有進一卉或

降低材料品質較差對滯留時間及元件短路失欵所=之影 響。 ， 第6圖』亦顯示介電層薄膜厚度可用以大幅度調整 OFF State切換至ON State之Turn-ΟΝ電壓，使得最佳"化元 件特性及設計產品之電壓規格時具有相當大調$ $ ^間且 不必換材料及改變有機層厚度，且可縮短整體蒸鐘製释時 間。 …、、又$

具有介電層之有機雙穩態記憶體之另一之技術效果是 可以將有機雙穩態記憶體對於製程條件的不穩定性所造成 之電流ON/OFF Rat i〇變化加以屏蔽或降低影響。由『第4 圖』至『弟6圖』可以發現，具有介電層之有機雙穩鮮言己 憶體之電流ON/OFF Rati〇相當穩定且0rder均超過1〇5，受 到製程條件變化的影響程度大幅降低。 具有"電層之有機雙穩悲$己憶體之另一技術效果如 『第7圖』所示，可以發現以l i F作為介電層所覆蓋之

第12頁

200541054 五、發明說明(9) AIDCN表面較裸露之AIDC^面平坦度較高，其顯示介電層 (LiF)具有對有機層（AIDCN)表面之保護 (Passivation)作用或具有平坦化（planarizati〇n)有機 層表面之作用。 g H 0月~胃露之具有介電層之有機雙穩態記憶體 之製1詳細說明如下，係第二實施例作為說明。

製作之先期準備工作為繪製有機雙穩態記憶蒸鍍製程 所而之五層金屬遮罩（Shadow Masks)。分別蒸鐘第一電極 (A1)、第一有機層（aiDCN)、傳導層（A1 Nano-Particle)、第二有機層（AIDCN)有機層及第二電極 (A1 )之金屬遮罩。蒸鍍[ip時不需另增加金屬遮罩，可 與傳導層之金屬遮罩共用。 接著準備在石夕基材上成長一層約1 # m厚之熱氧化層 (Thermal Oxide ) Si02之晶圓。熱氧化層目的是要與 Bare Si Substrate絕緣。A1及L4F的沈積集中於一個反應 室’有機材料之蒸鍍集中另一反應室。 具有介電層之有機雙穩態記憶體製作之詳細製程步驟 救述如後。

步驟一：將熱氧化層晶圓載入熱蒸鍍機（Thermal Evaporator)中之鋁沈積反應室中，利用第一道金屬遮罩 蒸鍍第一電極層。 .步騍二；將晶圓傳送至至有機材料反應室，利用第二 道金屬遮罩蒸鍍第一有機層。 步驟三；將鋁沈積反應室的Vent更換Ai Nan〇 —

第13頁 200541054 五、發明說明（10)

Particle金屬遮罩後重新抽真空。 步驟四：將晶圓傳送至鋁沈積反應室，利用第三道金 屬遮罩順序蒸鍍第一介電層、傳導層以及第二介電 層。LiF蒸鑛厚度約0.5nm〜50nm。蒸鍵傳導層時，反應室 的真空度必須如 Dr. Yang Yang於 Appl· Phys. Lett. 2〇0 3文獻中所述之〜1\10-51〇1'1'才能產生鋁奈米粒子。1^? 材料之蒸鍍坩鍋與A 1坩鍋置於同一個反應室。 步驟五：將晶圓傳送回有機材料反應室，利用第四道 金屬遮罩蒸鍍第二有機層。 步驟六：銘沈積反應室的V e n t更換第五道金屬遮罩 後，降至約1 X 1 0 - 6 t 〇 r r真空度以下。 步驟七：將晶圓傳送至鋁沈積反應室，利用第五道金 屬遮罩蒸鍍第二電極。如此即完成LiF-OBD之元件結構（A1 / AIDCN / LiF / Nano-A1 / LiF / AIDCN / A1)。 根據本發明之原理，本發明所揭露之具有介電層之有 機雙穩態記憶體之元件結構可將材料劣化或品質不佳或製 程條件變化對元件 I - V曲線之影響及變化予以降低或屏 蔽，進一步提昇滯留時間及降低短路失效之機率。 更進一步，藉由本發明所揭露之具有介電層之有機雙 穩態記憶體，也可以進一步了解控制元件特性之參數及其 效果。對於元件特性及效能最佳化或設計將有極大助益。 改善有機雙穩態記憶體的元件特性及效能將有助於提昇有 機雙穩態記憶體元件可靠性及穩定性，使有機雙穩態記憶 體成為非揮發性記憶體基本單元且進一步邁向商用產品的

第14頁 200541054 五、發明說明(11) 機率向上提昇。 雖然本發明以前述之較佳實施例揭露如上，然其並非 用以限定本發明。在不脫離本發明之精神和範圍内，所為 之更動與潤飾，均屬本發明之專利保護範圍。關於本發明 所界定之保護範圍請參考所附之申請專利範圍。

第15頁 200541054 圖式簡單說明 第1圖係為本發明所揭露之有機雙穩態記憶體之第一實施 例； 第2圖係為本發明所揭露之有機雙穩態記憶體之第二實施 例； 第3圖係為本發明所揭露之有機雙穩態記憶體之第三實施 例； 第4圖係為本發明所揭露之有機雙穩態記憶體之電壓-電流 關係圖； 第5圖係為本發明所揭露之有機雙穩態記憶體與先前技術 比較之電壓-電流關係圖； 第6圖係為本發明所揭露之有機雙穩態記憶體之不同厚度 之介電層之電壓-電流關係圖；以及 第7圖係說明本發明所揭露之有機雙穩態記憶體，其介電 層具有對有機層表面之保護作用或具有平坦化有機層表面 之作用。 【圖式符號說明】 10 雙穩態本體 11 第一介電層 12 第二介電層 13 第一電極 14 第二電極 20 雙穩態本體 21 傳導層 22 第一有機層

第16頁 200541054 圖式簡單說明 23 第二有機層 24 第一介電層 25 第二介電層 26 第一電極 27 第二電極 0 12 3 4 3 3 3 3 3 體層層 本電電極極 態介介電電 穩一二一二 雙第第第 Λ 第17頁

Claims (1)

1. 200541054 六、申請專利範圍 1. 一種有機雙穩態記憶體，轉換於一高阻抗狀態與一低阻 抗狀態之間，包括有： 一雙穩態本體，當施加一電壓於該有機雙穩態記憶 體時，該雙穩態本體使記憶體轉換於該高阻抗狀態與該 低阻抗狀態之間； 一層以上之第一介電層，形成於該雙穩態本體之一 表面； 一層以上之第二介電層，形成於該雙穩態本體之另 一表面； 一第一電極，形成於該第一介電層之下；以及 一第二電極，形成於該第二介電層之上。 2 .如申請專利範圍第1項所述之有機雙穩態記憶體，其中 該第一介電層與該第二介電層係由I A族與V I I A族或I I A 與V I A族所形成之化合物所組成。 3 .如申請專利範圍第1項所述之有機雙穩態記憶體，其中 該第一介電層與該第二介電層之厚度約為〇.5nm至50nm 之間。 4 .如申請專利範圍第1項所述之有機雙穩態記憶體，其中 該雙穩態本體係由一高阻抗之有機材料與一低阻抗之傳 導層所組成。 5 .如申請專利範圍第1項所述之有機雙穩態記憶體，其中 該雙穩態本體係由奈米分子（n a η 〇 p a r t i c 1 e s)所組成 之高傳導性材料散佈在低傳導性材料中混合組成。 6 . —種有機雙穩態記憶體，轉換於一高阻抗狀態與一低阻

   第18頁 200541054 六、申請專利範圍 抗狀態之間，包括有： 一雙穩態本體，係由一低阻抗之有機材料與一高阻 抗之傳導層所組成，包括有一傳導層，以及一第一有機 層與一第二有機層分別形成於該傳導層之兩側，當施加 一電壓於該有機雙穩態記憶體時，該本體使該記憶體轉 換於該高阻抗狀態與該低阻抗狀態之間； 一層以上之第一介電層，形成於該傳導層之一表 面； 一層以上之第二介電層，形成於該傳導層之另一表 面； 一第一電極，形成於該第一介電層之下；以及 一第二電極，形成於該第二介電層之上。 7 ,如申請專利範圍第6項所述之有機雙穩態記憶體，其中 該第一介電層與該第二介電層係由I A族與V I I A族或I I A 族與V I A族所形成之化合物所組成。 8 .如申請專利範圍第6項所述之有機雙穩態記憶體，其中 該第一介電層與該第二介電層之厚度約為0.5nm至50nm 之間。 9. 一種有機雙穩態記憶體之製造方法，包括有下列步驟： 形成一第一電極； 形成一第一有機層於該第一電極上； 於該第一有機層上形成一層以上之第一介電層、一 傳導層以及一層以上之第二介電層，其中該等介電層之 材料之蒸鍍坩鍋與與傳導層之蒸鍍坩鍋係置於同一個反

   第19頁 200541054 六、申請專利範圍 應室； 形成一第二有機層於該第二介電層之上；以及 形成一第二電極於該第二有機層之上。 1 0 .如申請專利範圍第9項所述之有機雙穩態記憶體之製造 方法，其中該第一介電層與該第二介電層係由I A族與 V I I A族或I I A族與V I A族所形成之化合物所組成。 11.如申請專利範圍第9項所述之有機雙穩態記憶體之製造 方法，其中該第一介電層與該第二介電層之厚度約為 0 · 5 n m至 5 0 n m之間。

   第20頁