TW200536038A - Circuit layout and semiconductor substrate for photo-sensitive chip - Google Patents

Description

200536038 五、發明說明（1) 【發明所屬之技術領域 本發明是有關於一 ^减 晶片之半導體基底，且 =f曰曰片之線路佈局結構及感光 相干擾之感光晶片之飧j是有關於一種可以降低信號互 底。 、線路佈局結構及感光晶片之半導體基 【先前技術】 在現今資訊爆炸的時， 一 使資訊無遠弗屆地傳輪， 透過資訊電子化的方式可以 料時，亦甚為便利。魷旦彡j ，使用者在攜帶這些電子化資 光晶片操取影像資料' =J =褒置而言，一般係藉由感 比之影像資料轉換成數忑之‘ =f比/數位轉換器，將類 位之影像訊號進行儲存、傳g^接著便可以對此數 :般而言，影，测器具有多個感先單元〈感η以 =照光強度的不同，而等比例地改變所輸出之電壓值，比 t是當光線照射於感先元件之強度愈強時’感先 出的電壓值愈低。 、。。第1圖繪示感光晶片之其中一感光單元之電路圖。感 光單元20包括〆感光二極體21及多個電晶體23、24、25， 電源端26係電性連接至電晶體23、24之汲極，而電晶體2 3 之源極係與感光二極體2 1之陰極及電晶體2 4之閘極電性連 接，感光二極體2 1之陽極係與接地端2 7電性連接，電晶體 2 4之源極係與電晶體2 5之汲極電性連接，而感光單元2丨所 產生的訊號會從電晶體2 5之源極輸出。 一般而言，感光晶片包括一半導體基底及多層線路 200536038 五、發明說明（2) 層，如第2圖至第5圖所示，其中第2圖繪示習知感光單元 之摻雜於P型底材上之N型摻雜區域之上視示意圖，第3圖 繪示習知感光單元之摻雜於P型底材上之N ^ ^雜區域與多 晶矽線路層之上視示意圖。第4圖繪示習知感光單元之摻 雜於P型底材上之N型摻雜區域及其中一金屬線路層之上視 示意圖。第5圖繪示習知感光單元之摻雜於p蜇底材上之n 型摻雜區域及另一金屬線路層之上視示意圖。 請先參照第2圖，半導體基底11()具有一p塑底材12〇及 多個N型摻雜區域131 、132、133、134，多個感光單元112 ，以矩陣排列的方式排列於半導體基底丨丨〇之一表面上， :一感光單元112具有一光感應區域114，前述之感光二極 體21即形成在此光感應區域丨14上，感光二極體21 一般係 ^操作於反向偏壓的P-n接面，當光線撞擊感光二極體21 ，丄位於空乏區之電子—電洞對會分離，此時電流會從光 感應區域1 14内之N型摻雜區域131流至p型底材丨2〇，蒼 再流至接地端2 7。 一 曼 5月參照第3圖’灰色區域係代表由多晶矽所形成之 路HI、142、143，線路141係橫越相鄰的N型摻雜區域 31、132之間，線路142係橫越相鄰的n型摻雜區域132 133之間，線路143係橫越相鄰的N型摻雜區^^133〔134、 間’藉由位在多晶矽線路141、142、143兩旁之n型捧雜之 域1 31、132、133、134作為M0S電晶體的源極或汲極乡’區 藉由多晶矽線路141、142、143作為M0S電晶體之閘極，，而 可以達成操作M0S電晶體151 、152、153的目的。^中柄即

12560twf.ptd 第8頁 200536038 五、發明說明（3) " 151係對應於第1圖之電晶體23在半導體基底11〇上所在的 位置，標號1 5 2係對應於第1圖之電晶體2 4在半導體基底 1 1 0上所在的位置，標號1 5 3係對應於第1圖之電晶體2 5在 半導體基底1 1 0上所在的位置。電晶體丨5 i之源極係與光感 應區域1 1 4之N型摻雜區域1 3 1電性連接，電晶體丨5 1之汲極 係藉由N型摻雜區域132與電晶體152之汲極電性連接，電 晶體152之源極係藉由N型摻雜區域丨33與電晶體153之汲極 電性連接，而電晶體1 5 3之源極係藉由n型摻雜區域1 3 4與 一訊號輸出端1 6 0電性連接。 明參照第4圖’灰色區域係代表位在多晶石夕線路上層 之金屬線路171、172，藉由導通插塞18ι、182及金屬線路 171可以使光感應區域114之N型摻雜區域131與電晶體152 之閘極電性連接，而金屬線路丨7 2透過導通插塞丨8 3可以盥 電晶體1 5 1之閘極電性連接。 η 請參照第5圖，灰色區域係代表位在多晶矽線路上層 之金屬線路191 ’藉由導通插塞184可以使金屬線路191與Ν 型摻雜區域132電性連接，而金屬線路191係連接至電源 26 〇 % 0 上述之感光晶片之線路佈局結構，在左右相鄰之感光 單元112之光感應區域114之間，配置有ν型摻雜區域132、 1 3 3、1 3 4。在光線照射於光感應區域丨丨4之後，光線會撞 擊感光二極體21 ’使得位於Ν型摻雜區域131與Ρ型底材12〇 之間的空乏區域内的電子-電洞對會分離，而所分離的自 由電子會到處亂竄，當到處亂竄之自由電子往左或往右漂

12560twf.ptd 第9頁 200536038 五、發明說明（4) 移時，N型摻雜區域132、133、134會吸收此到處亂竄之 自由電子，因此可以阻絕自由電子向左或向右漂移到左右 相鄰之其他感光單元112内的N型摻雜區域131 ，故可以避 免干擾到左右相鄰之感光單元1 1 2對照射於此區域之光線 強度的判斷。 然而，上述之感光晶片之線路佈局結構，在上下相鄰 之光感應區域1 1 4之間，並未配置有任何阻絕區域，藉以 阻絕自由電子向上或向下漂移到上下相鄰之其他光感應區 域114内之N型摻雜區域131 ，如此會干擾到上下相鄰之感 光單元1 1 2對照射於此區域之光線強度的判斷。當干擾現 象發生時，不僅會模糊晝面的邊緣對比，亦會降低顏色彩 度。在像素尺寸不斷降低的同時，感光二極體21之電容值 亦會不斷縮小，如此更容易受到雜訊的干擾。 【發明内容】 有鑑於此，本發明的一目的就是在提供一種感光晶片 之線路佈局結構及感光晶片之半導體基底，藉由配設一阻 絕區域於上下相鄰之感光區域之間，藉以阻絕自由電子向 上或向下漂移到上下相鄰之其他光感應區域内之N型摻雜 區域，因此可以增加感光單元對光線強度判斷之準確度。 為達本發明之上述目的，本發明提出一種感光晶片之 線路佈局結構，至少包括一半導體基底、多條第一線路及 多條第二線路。半導體基底具有多個感光單元，係排列成 多列多行之陣列結構於半導體基底之一表面上，位在每一

12560twf.ptd 第10頁 200536038 五、發明說明（5) 列上之感光單元係延著一第一方向排列，而位在每一行上 之感光單元係延著一第二方向排列，第一方向與第二方向 之間夾有一角度，每一感光單元具有一第一阻絕區域、一 第二阻絕區域及一光感應區域，均位於半導體基底之表面 上，每一第一阻絕區域包括一源極與一汲極。第一線路係 大致上平行地排列於半導體基底之表面上，並沿著第一方 向延伸，每一第一阻絕區域之源極與汲極係分別位於對應 之第一線路之兩側，並沿著第一方向延伸，第一線路、源 極與汲極係分別構成對應之感光單元之一電晶體，電晶體 係位於延著該第二方向排列之相鄰的光感應區域之間。第 二線路係大致上平行地排列於半導體基底之表面上，並沿 著第二方向延伸，第二線路係橫越過第一線路，每一感光 單元之第二阻絕區域係位於對應之第二線路下，且位於延 著第一方向排列之相鄰的光感應區域之間。 依照本發明之一較佳實施例，感光晶片之線路佈局結 構，還包括多條第三線路，係大致上平行地排列於半導體 基底之表面上，並沿著第一方向延伸，且第三線路係分別 位於對應之第一線路上，並且至少遮蔽源極，而在每一感 光單元中，相較於汲極，源極係較靠近於相鄰之感光單 元。然而，第三線路並非僅限於只有遮蔽源極，第三線路 還遮蔽汲極。 另外，在每一感光單元中，電晶體沿著第一方向之延 伸距離比如是介於2微米到1 0微米之間，而源極、汲極及 第二阻絕區域比如是由一 N型摻雜區域所構成。

12560twf.ptd 第11頁 200536038 五、發明說明（6) 綜上所述，在相鄰之感光單元之光感應區域之間，配 置有第一阻絕區域及第二阻絕區域。在光線照射於光感應 區域之後，會產生到處亂竄之自由電子，由於到處亂竄之 自由電子會被位於光感應區域周圍之第一阻絕區域及第二 阻絕區域吸收，因此可以阻絕自由電子漂移到相鄰之其他 感光單元，而影響到其他感光單元之感光二極體的運作， 故可以避免干擾到相鄰之感光單元對照射於此區域之光線 強度的判斷。 為讓本發明之上述目的、特徵和優點能更明顯易懂， 下文特舉一較佳實施例，並配合所附圖式作詳細說明如 下： 【實施方式】 第一實施例 本發明之感光單元的電路圖係如第1圖所示，請參照 前述的說明，在此便不再贅述。本發明之主要特徵是改變 感光晶片之線路佈局結構，精以阻絕自由電子四處亂寬到 相鄰之其他光感應區域内之N型摻雜區域，如第6圖至第9 圖所示。 第6圖繪示依照本發明一較佳實施例之感光單元之摻 雜於P型底材上之N型摻雜區域之上視示意圖，第7圖繪示 依照本發明一較佳實施例之感光單元之摻雜於P型底材上 之N型摻雜區域與多晶矽線路層之上視示意圖。第8圖繪示 依照本發明一較佳實施例之感光單元之摻雜於P型底材上 之N型摻雜區域及其中一金屬線路層之上視示意圖。第9圖

12560twf.ptd 第12頁 200536038 五、發明說明（7) 繪示依照本發明一較佳實施例之感光單元之摻雜於p型底 材上之N型摻雜區域及另一金屬線路層之上視示意圖。_ 請先參照第6圖，半導體基底210具有一？型^材22〇及 多個N型摻雜區域231 、232、233、234，多個感光單元212 係以矩陣排列的方式排列於半導體基底2 1 0之一表面上， 每一感光單元212具有一光感應區域214，第1圖所示之感 光二極體21即形成在此光感應區域214上，感光二極體& 一般係為操作於反向偏壓的p - η接面，當光線撞擊感光二 極體2 1時，位於空乏區之電子-電洞對會分離，此時電流 會從光感應區域214内之Ν型摻雜區域231流至Ρ型底材 2 2 0，最後再流至接地端2 7。 _ 請參照第7圖，灰色區域係代表由多晶矽所形成之線 路241、242、243，線路241係橫越相鄰的Ν型摻雜區域 231、232之間，線路242係橫越相鄰的Ν型摻雜區域232、 233之間，線路243係橫越相鄰的Ν型摻雜區域233、234之 間，藉由位在多晶矽線路241、242、243兩旁之Ν型摻雜區 域231、2 3 2、2 3 3、2 34作為M0S電晶體的源極或汲極，而 藉由多晶矽線路241、242、24 3作為M0S電晶體之閘極，即 可以達成操作M0S電晶體251、252、253的目的。其中標號 251係對應於第1圖之電晶體23在半導體基底210上所在的 位置，標號2 5 2係對應於第1圖之電晶體24在半導體基底 210上所在的位置，標號2 5 3係對應於第1圖之電晶體25在 半導體基底210上所在的位置。 值得注意的是，電晶體2 5 3之汲極2 5 7係由Ν型摻雜區

12560twf.ptd 第13頁 200536038 五、發明說明（8) 域23 3所提供，電晶體2 5 3之源極2 58係由N型摻雜區域234 所提供’電晶體2 5 3之汲極2 5 7與源極2 5 8係分別位在作為 電晶體2 5 3閘極之多晶矽線路2 4 3的兩側。電晶體2 5 3之汲 極2 5 7、源極2 5 8及多晶矽線路2 4 3係延著一橫向方向3 〇 1延 =°在較佳的情況下，電晶體2 5 3之汲極2 5 7及源極2 5 8延 著第一方向301之延伸長度l比如是介於2微米到1〇微米之 間。 請參照第7圖，電晶體2 5 1之源極係與光感應區域2 1 4 之N型摻雜區域231電性連接，電晶體251之汲極係藉由n型 摻雜區域2 3 2與電晶體2 5 2之汲極電性連接，電晶體2 5 2之 源極係藉由N型摻雜區域2 3 3與電晶體2 5 3之汲極2 5 7電性連 接’而電晶體253之源極258係藉由N型摻雜區域234與一訊 號輸出端260電性連接。 請參照第8圖，灰色區域係代表位在多晶矽線路上層 之金屬線路271、272，藉由導通插塞281、282及金屬線路 271可以使光感應區域214之N型摻雜區域231與電晶體252 之閘極電性連接。金屬線路2 7 2係延著第一方向3 延伸， 而透過導通插塞28 3可以與電晶體251之閘極電性連接，並 且金屬線路2 72會遮擋電晶體2 5 3之源極2 58，其中相較於 電晶體2 5 3之汲極2 5 7，電晶體2 5 3之源極2 5 8係較靠近相鄰 之感光單元212。由於電晶體2 5 3之源極2 58離位在電晶體 2 5 3所屬之感光單元212内的光感應區域214較遠，而:相 鄰之感光單元212的光感應區域214較近，為避免照射到相 鄰感光單元214的光線影響到電晶體2 5 3之源極2 5 8及感光

200536038 五、發明說明（9) 單元212的輸出，在本發明中， 、 電晶體2 5 3之源極25 8，如此便可利用金屬線路2 72遮擋 請參照第9圖，灰色區////到上述的目的。 之金屬線路291，係延著第表位在多晶石夕線路上層 302係大致上垂直於ί 二向。，延伸’其"二方向 型摻雜區域232、233、234，而#金屬線路291係橫越過~ 屬線路291與Ν型摻雜區域232電2 |】通^284可以使金 接至電源端2 6。 連接’金屬線路291係連 上述之感光晶片之線路佈 、 2 1 2之光感應區域2 1 4之間，配;=篝，在相姊之感光單元 233、234。在光線照射☆光雜，域⑴、 擊感光二極體21，使得位於:型\独域厂21^4之後，光線會撞 之間的空乏區域内的電子於電==231與ρ型底材 子會到處亂竄。由於到處亂竄 區域214周圍之N型摻雜區域2 3 2 3 被位於光感應 以阻絕自由電子漂移到相鄰之^仙H二234吸收，因此可 雜區域231 ，故可以避免干擾到相感光早疋f 12内的N型摻 於此區域之光線強度的判斷。 s “皁元2 1 2對照射 第二實施例 然而本發明的應用並不限於 ^ 前所述可以遮蔽電晶體之源極：：：„路2 72除了如 遮蔽電晶體之汲極’如第i 〇圖所線路272亦可以 一較佳實施例之感光單元之摻j _其&續^依照本發明另 侈雜於P型底材上之N型摻雜區

200536038 五、發明說明（10) 域及其中一金屬線路層之上視示意圖。其他與上述實施例 中標示相同的部分係如前所述，在此便不再贅述。 結論 綜上所述，本發明之感光晶片之線路佈局結構，在相 鄰之感光單元之光感應區域之間，配置有N型摻雜區域。 在光線照射於光感應區域之後，會產生到處亂竄之自由電 子，由於到處亂竄之自由電子會被位於光感應區域周圍之 N型摻雜區域吸收，因此可以阻絕到處亂竄之自由電子漂 移到相鄰之其他感光單元内的N型摻雜區域，故可以避免 干擾到相鄰之感光單元對照射於此區域之光線強度的判 斷。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍内，當可作些許之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者為準。

12560twf.ptd 第16頁 200536038 圖式簡單說明 第1圖繪示感光晶片之其中一感光單元之電路圖。 第2圖繪示習知感光單元之摻雜於P型底材上之N型摻 雜區域之上視示意圖。 第3圖繪示習知感光單元之摻雜於P型底材上之N型摻 雜區域與多晶矽線路層之上視示意圖。 第4圖繪示習知感光單元之摻雜於P型底材上之N型摻 雜區域及其中一金屬線路層之上視示意圖。 第5圖繪示習知感光單元之摻雜於P型底材上之N型摻 雜區域及另一金屬線路層之上視示意圖。 第6圖繪示依照本發明一較佳實施例之感光單元之摻 雜於P型底材上之N型摻雜區域之上視示意圖。 第7圖繪示依照本發明一較佳實施例之感光單元之摻 雜於P型底材上之N型摻雜區域與多晶矽線路層之上視示意 圖。 第8圖繪示依照本發明一較佳實施例之感光單元之摻 雜於P型底材上之N型摻雜區域及其中一金屬線路層之上視 示意圖。 第9圖繪示依照本發明一較佳實施例之感光單元之摻 雜於P型底材上之N型摻雜區域及另一金屬線路層之上視示 意圖。 第1 0圖繪示依照本發明另一較佳實施例之感光單元之 摻雜於P型底材上之N型摻雜區域及其中一金屬線路層之上 視不意圖。

12560twf.ptd 第17頁 200536038 圖式簡單說明 【圖式標示說明】 20 ： 感光單元 21 ： 感光二極體 23 ： 電晶體 24 ： 電晶體 25 ： 電晶體 26 ： 電源端 27 ： 接地端 28 ： 線路 110 半導體基底 112 感光單元 1 14 光感應區域 120 P型底材 131 N型摻雜區域 132 N型摻雜區域 133 N型摻雜區域 134 N型摻雜區域 141 多晶矽線路 142 多晶矽線路 143 多晶矽線路 151 MOS電晶體 152 MOS電晶體 153 MOS電晶體 160 訊號輸出端 171 金屬線路 172 金屬線路 181 導通插塞 182 導通插塞 183 導通插塞 184 導通插塞 191 金屬線路 210 半導體基底 212 感光單元 214 光感應區域 220 P型底材 231 N型摻雜區域 232 N型摻雜區域 233 N型摻雜區域 234 N型摻雜區域 241 多晶碎線路 242 多晶矽線路 243 多晶矽線路 251 MOS電晶體 252 MOS電晶體 253 MOS電晶體 257 汲極 258 源極

12560twf.ptd 第18頁 200536038

12560twf.ptd 第19頁

Claims (1)

1. 200536038 六、申請專利範圍 1 . 一種感光晶片之線路佈局結構，至少包括： 一半導體基底，具有多個感光單元，係排列成多列多 行之陣列結構於該半導體基底之一表面上，位在每一列上 之該些感光單元係延著一第一方向排列，而位在每一行上 之該些感光單元係延著一第二方向排列，該第一方向與該 第二方向之間夾有一角度，每一該些感光單元具有一第一 阻絕區域、一第二阻絕區域及一光感應區域，均位於該半 導體基底之該表面上，每一該些第一阻絕區域包括一源極 與一汲極； 多條第一線路，係大致上平行地排列於該半導體基底 之該表面上，並沿著該第一方向延伸，每一該些第一阻絕 區域之該些源極與該些汲極係分別位於對應之該些第一線 路之兩側，並沿著該第一方向延伸，該些第一線路、該些 源極與該些》及極係分別構成對應之該些感光早元之一電晶 體，該些電晶體係位於延著該第二方向排列之相鄰的該些 光感應區域之間；以及 多條第二線路，係大致上平行地排列於該半導體基底 之該表面上，並沿著該第二方向延伸，該些第二線路係橫 越過該些第一線路，每一該些感光單元之該些第二阻絕區 域係位於對應之該些第二線路下，且位於延著該第一方向 排列之相鄰的該些光感應區域之間。 2 ·如申請專利範圍第1項所述之感光晶片之線路佈局 結構，還包括多條第三線路，係大致上平行地排列於該半 導體基底之該表面上，並沿著該第一方向延伸，且該些第

   12560twf.ptd 第20頁 200536038 六、申請專利範圍 三線路係分別位於對應之該些第一線路上，並且至少遮蔽 該些源極’而在每一該些感光单元中’相較於該些〉及極’ 該些源極係較靠近於相鄰之該些感光單元。 3. 如申請專利範圍第2項所述之感光晶片之線路佈局 結構，其中該些第三線路還遮蔽該些汲極。 4. 如申請專利範圍第1項所述之感光晶片之線路佈局 結構，其中在每一該些感光單元中，該些電晶體沿著該第 一方向之延伸距離係介於2微米到1 0微米之間。 5. 如申請專利範圍第1項所述之感光晶片之線路佈局 結構，其中該些源極與該些汲極係由一 N型摻雜區域所構 成。 6. 如申請專利範圍第1項所述之感光晶片之線路佈局 結構，其中該特徵感光單元之該第二阻絕區域係由一 N型 摻雜區域所構成。 7. —種感光晶片之半導體基底，至少包括多個感光單 元，係以矩陣排列的方式排列於該半導體基底之一表面 上，每一該些感光單元具有一第一阻絕區域、一第二阻絕 區域及一光感應區域，均位於該半導體基底之該表面上， 其特徵在於，從該些感光單元選擇出一感光單元，定 義為一特徵感光單元，與該特徵感光單元共同排列於一第 一方向上之該些感光單元係定義為多個第一感光單元，與 該特徵感光單元共同排列於一第二方向上之該些感光單元 係定義為多個第二感光單元，該第一方向係與該第二方向 夾有一角度，該特徵感光單元之該第一阻絕區域係位於該

   12560twf.ptd 第21頁 200536038 六、申請專利範圍 特徵感光單元之該光感應區域與相鄰之該第一感光單元之 間，藉以阻絕該特徵感光單元與相鄰之該第一感光單元之 間的電子干擾，該特徵感光單元之該第二阻絕區域係位於 該特徵感光單元之該光感應區域與相鄰之該第二感光單元 之間，藉以阻絕該特徵感光單元與相鄰之該第二感光單元 之間的電子干擾。 8. 如申請專利範圍第7項所述之感光晶片之半導體基 底，其中該特徵感光單元之該第一阻絕區域係由一 N型摻 雜區域所構成。 9. 如申請專利範圍第7項所述之感光晶片之半導體基 底，其中該特徵感光單元之該第二阻絕區域係由一 N型摻 雜區域所構成。 1 0.如申請專利範圍第7項所述之感光晶片之半導體基 底，其中該特徵感光單元之該第一阻絕區域係沿著該第一 方向延伸，其延伸距離係介於2微米到1 0微米之間。

   12560twf.ptd 第22頁