TW200529627A - System and method for authentication - Google Patents

Description

200529627 九、發明說明： 相關申請案交互參照 本案係主張申請於2 〇 〇 4年3月2 4日之美國專利 臨時案6 0 / 5 4 7 1 , / a 4 ,，1 4 4號之優先權。 【發明所屬之技術領域】 本發明係關於一個驗證協定，特別是使用-個使用循 環冗餘碼函數所計算之挑戰―回應之驗證。 【先前技術】 數位驗證係能夠為 可以使用於通訊，交易 現代系統之一個重要部分。 及裝置之中。在驗證協定中 驗證係 5速度 及保密性通常係必須拼声 斤衷具有一個能夠快速地被實施且 仍然提供適當的保密驗*登夕私）八^ 山滅。且之驗證糸統係重要的。因此，需 要一個用於計算一個伴穷於门由 , 保么驗拉回應之有效率的系統及方 法0 【發明内容】 及取出储存的種子 該些種子值而被產 一個驗證程序係藉由接收一個挑戰 值而被實施。一個回應係根據該挑戰及 生0 【實施方式】 現請蒼照圖式’其中， 整份許多不同的圖式中類似 係進一步被敘述。該些圖式 些情況下，該些圖式係被誇 目的。熟習該項技術者將可 類似之元件符號係使用於指定 之兀件，本發明之數個實施例 係不必要依比例繪製，且於某 張化或者簡化，以用於顯示之 以瞭解根據本發明之可能實施 200529627 例的下列範例之許多可能的應用及變化。 苓妝第1圖，其係顯示一個挑戰—回應驗證系統之功 塊圖。該挑戰—回應驗證系統1〇〇係包含一個驗證 為單凡1 0 1，其係可以與一個被驗證單元丄〇 2通訊連 接典型地，该驗證器單元工〇丄係可以連接至一個授權 2 1 0 3或者與一個授權者丄〇 3整合在一起。該被驗證 早兀1 0 2係可以連接至一個裝置丄〇 4或者與一個裝置 1 〇 4整合在一起。於某些實施例中，該驗證器單元1 〇 1係即已足夠的而不需要一個授權者丄〇 3。於某些實施 例中，該被驗證單元1 〇 2係即已足夠而不需要一個裝置 1 〇 4，特別是該被驗證單元丄〇 2係使用於驗證該被驗 證單元1 〇 2之取得為一個信符或密鑰。 假如該裝置1 〇 4係成功地被該授權者1 〇 3驗證， 該授權者1 〇 3係可以為該裝置} 〇 4可以通訊連接之一 個系統或資源。根據所揭示之實施例，該授權者1 Q 3係 可以為一個行動電話，且該裝置1 〇 4係可以為一個行動 電話電池。該授權者1 〇 3係可以為一個電腦網路，且該 衣置1 〇 4係可以為一個電腦。該授權者丄〇 3係可以為 一個鎖，且該裝置1 〇 4或該被驗證單元係可以為一個密 餘。 根據一個實施例，驗證器單元i 0丄及被驗證單元工 〇 2係可以成對分配’而允許相互驗證。這些成對分配之 驗證單元1 〇 1及被驗證單元i 0 2係可以根據該實施例 之特定保密關注點而共享資源或者獨立地實施。由於該些 200529627 早兀内之功月匕几餘，當如此之 時，一個驗执哭DD 苒杈仏足夠的驗證保密 1双^早元1 ί係能夠實際上作用為個、 證單元1 0 2。 F用為一個破驗 该驗證器單开1 η, 含功能元件。^功! 單元1Q 2係顯示為包 之中、…個：件係可以使用執行於-個微電腦 、、 而，、軛。為了便於討論，這些功能开杜 將被視為如同其係被 ，、係彼此獨立地貫施且可通訊連 些元件之直正垂浐士』 设雖然5亥 變。 〃只知方式典型地係隨著敘述的實施例而改 該驗證器| j q η , β 一 早兀1 0 1係可以包含一個驗證器輸入/輸 出疋件1 〇 5，一個挑戰產生器i 〇 6，一個驗證器回應 ί生器1 〇 7及一個驗證器記憶體1 0 8。根據所揭示之 =施例’該驗證器輪入/輸出元件丄0 5係連接至一個授 翟者1 〇 3、一個被驗證單元1 〇 2、一個挑戰產生哭1 0 6、一個驗證器回應產生器1 0 7及-個驗證器記：體 1。〇 8。=.驗證器回應產生器工〇 7係可以直接連接至該 挑戟產生為1 〇 6及該驗證器記憶體1 〇 8，或者可以透 匕/1双°丑為輻入/輸出元件1 0 5而連接至該些元件。 _該驗證器單元101係可以包含-個驗證器輸入/輸 出兀件1 0 5。該驗證器輸入/輸出元件丄〇 5係可以控 制該驗證器i i η Ί n 早兀1 ο 1、该被驗證單元1 0 2及該授權者 3 一個元件之間之通訊。該驗證器輸入/輸出元件1 0 5係可以包含被動連接元件，包含一或多個埠，複數個 200529627 =出有，連接器或者其他被動連接元件。該驗證器輸入 哭:』傳二接05係可以包含主動連接元件，包含處理 二傳达"，接收器，調變器’解調器，邏輯電 其他主動連接元件。該驗證器輸入/輸出元件 t者 以包含軟體連接件，以控制該些通訊之處理^ 該驗證器單元1〇1係可以包含-個挑=生及妾1 6。該挑戰產生器106係可以提供一序列位匕 作為該挑戰一回應驗證中之一項挑戰。該挑戰產生器= ^係可以提供該項挑戰至該驗證器回應產生器1 〇 7，且 提供該項挑戰至該驗證器輸入/輸出元件1 〇 5，以值ΐ 至該被驗證單元]Ω 9 4e ^ 导达 ί 2 D根據本發明之一個實施例，該挑 為〇 6係為一個偽隨機數產生器。該挑戰產生哭 1 0 6係可以為_個隨機數產生器。該項挑戰係可以使用口 :何產生：：列位元之方式形成，包含由-種子或通過短 ^來之σ, ^，選自儲存於靜態記憶體中之一預定拙‘戥序 列組之選擇出的序列位元或者選自-動態記憶體或任；並 他適合的位二序列之樣式序列。該驗證程序之保密將根據 所產生之挑硪而定，所以該挑戰產生器1 〇 6之選擇係可 以根據該驗證程序環境所需之保密程度而定。典型地，最 強的挑戰將由一個真實的隨機數產生器推導出。 根據自貝施例，該挑戰產生器1 〇 6係提供一個3 ^ ^^機序列。在該項挑戰僅於根據-個實施例之該驗 €私序中提供一次之情況下，一個真實的隨機序列係能夠 破使用m據另一個實施例，一項挑戰係可能需要於另一 200529627 個0J間重新產生，典型地係使用一個種子或通過短語，於 匕丨月況下係、可能需要一個偽隨機序列。根據一個實施例， =挑戰產生器係串列地提供’雖然熟習該項技術者將可以 2解’—項挑戰係可以由該挑戰產生0 6以任何格式 疋供且轉換成其他元件所需要之袼式。 该驗證器單开1 1 # *·_ρ 'τ、可以包含一個驗證器記憶體丄 :。根據所揭示之實施例，該驗證器記憶體1 08係可 =一個保密記憶體，使得該些儲存之位元在無允許之下 二，以不被碩取、存取、辨識或者改變。根據所揭示之實 &例，該驗證器記情體1 η 0 γ 戶、 可程式二 可以為一個電子式可抹除 "…感的資料係儲存於該驗證器記伊 權之對於該敏感資料的讀取 吏侍未獲授 成大致上困難的…個二入存取係不可能的或者變 ^ ^ 建構该驗證器記憶體1 0 8之德雕 電路係可以被設計成使得探測 0 8之積體 I# 1 n 〇 , 〜及f其他钕犯該驗證器纪愔 …8之保密的實際方法變成困難的:仏 以在被儲存於該驗證器記憶 “科係可 :ί習該項技術者將可以瞭解，係::用二:：：:同 ^己憶體108内之敏感資料的形式。 呆山该驗證 該驗證器記憶體1()δ係可以儲存種 :種子資料組係可以結合-個被驗證單元1〇Γ:個給 被驗證單元1〇2之每一個係可以結合一個數個 組：根據一個實施例’該驗證器記憶體⑴子貧料 用於獨特的被驗證單元丄 _ °以儲存 U 2之被驗,豆早兀辨識資料，每 200529627 種子資料 一個被驗證單元辨識資料係實 只戶、丄、〇 口獨特的 組0 該驗證器單元i i係可以包含— 器…。該驗證器回應產生器107;=應產生 4 51 1 n r ^ + 係接收由該挑戰產 〇 6而來之一項挑戰，且轉換該項挑戰以產生—序 列位儿’該序列位元係作為一個挑戰—回應驗證協定中之 回應。該驗證器回應產生器丄〇 7係可以接收由該驗證哭 繼1 0 8而來之種子資，料，以使用於該轉換。該種子 貝科係可以結合-個被驗證單元i 〇 2，使得由該驗證器 ° -產生„σ 1 〇 7所產生之该回應係結合該被驗證單 0 2° 在功能上，該驗證器回應產生器i 〇 7係可以使用任 何It換函數以產生该回應。該挑戰一回應驗證程序之強度 及效率大部分係根據所❹之轉換函數而I根據所敛^ 之實施例，該驗證器回應產生器i 〇 7係使用一個由複數 個獨立的循環冗餘碼函數所推導出之轉換函數。一個使用 根據一個實施例之特定轉換函數之驗證器回應產生器丄〇 鲁 7係參照第2及7圖而予以敘述。 ϋ亥被驗證單元1 〇 2係可以包含一個被驗證輸入/輸 出元件1 0 9，一個被驗證回應產生器丄丄〇及一個被驗 也。己U體1 1 1。根據所揭示之實施例，該被驗證輸入/ 幸別出元件1 〇 9係連接至一個裝置1 〇 4，一個驗證器單 兀1 0 1 ，一個被驗證回應產生器1 1 〇及一個被驗證記 憶體1 1 1。該被驗證回應產生器i X 0係可以直接連接 10 200529627 至4被驗證記憶體1 1 1，或者可以透過該被驗證輸入/ 輸出元件1 〇 9而連接至該被驗證記憶體1 1 1。 該驗證器單元i 0 1係可以包含 出兀件1 0 9。該被驗證輸入//輸出元件1 〇 9係可以控 制該驗證器單元1 〇 1、該被驗證單元1 0 2及該裝置1 0 4三個元件之間之通訊。該被驗證輸入/輪出元件丄〇 9係可以包含被動連接元件，包含一或多個埠，複數個插 孔有、、泉連接杰或者其他被動連接元件。該被驗證輸入/ 幸別出兀件1 〇 9係可以包含主動連接元件，包含處理器， 傳送器，接收器，調變器，解調器，邏輯電路，或者其他 主動連接元件。該被驗證輸入/輸出元件1 0 9係可以包 各权版連接件’以控制該些通訊之處理、傳送及接收。 。亥被1双也杰早70 1 0 2係可以包含一個被驗證器記憶 m 11 1根據所揭不之實施例，該被驗證器記憶體工工 1係可以為一*個保兹_ . ^ ’、山丨思粗，使得該些儲存之位元在無允 5午之下知可以不被讀-h ττ — 咳取、存取、辨識或者改變。根據所揭 示之貫施例，該被驗證器記憶體Hi係可以為-個電子 式可抹除可程式唯讀纪 于 貝口己月豆。當敏感的資料係儲存 驗證器記憶體ij φ 仔万…亥被 丄中4，一個閉塞位元係可 使得未獲授權之對於兮4 * 一 u 口 能的或者變成大致上困^ 讀取人寫入存取係不可 該被驗證器記憶體皮料成ΐ得探測或者其他侵犯 該敏感資料係可以在妯 又成困難的。 破儲存於該被驗證器記憶體2 2丄中 200529627 之月“皮力口在如同热習該項技術者將可以瞭解，係可以採 用其他保密該被驗證器記憶體1 1 1内之敏感資料的形 吕亥被驗證器單元了 f) 9 W I、； 4 yV y •ί U 2係了以包含一個被驗證器回應 產生器1 1 0。該被驗證器回應產生器1 1 0係接收由該 被驗證輸入/輪出元件1 0 9而來之-項挑戰，且轉換該 項挑戰以產生一序列位元，該序列位元係作為-個挑戰— 喊驗證協定中之回應。典型地，由該被驗證器回應產生

m 1 1 0所只施之該轉換函數係與由該驗證器回應產生器 1?:所實施之轉換函數相同。根據另一個實施例，該被 驗也态回應產生器丄i 〇之該轉換函數係為該驗證器回應 產生器1 2 7之轉換函數之逆轉換函數或者為與該驗證器 回應產生器1 〇 7之轉換函數相關。該被驗證器回應產生 器1 1 0係可以接收由該被驗證記憶體丄1丄而來之種子 資料，以使用於轉換。

在功能上，該被驗證器回應產生器1 1 0係可以使用 何I換Λ數以產生相應。該挑戰—回應驗證程序之強 度及效率大部分係根據所使用之轉換函數而定。根據所敘 ，之貫施例，該被驗證器回應產生器工工〇係使用一個由 複數個獨立的循琢冗餘碼函數所推導出之轉換函數。一個 使用根據一個實施例之拉 σ。 貝她1?j之特疋轉換函數之被驗證器回應產生 杰11〇係參照第2及7圖而予以敘述。 人1互°σ單兀1 0 1及該被驗證單元1 0 2係透過該 1 ^輸人/輸出兀件i 〇 5及該被驗證輸入/輸出元件 12 200529627 1 0 9而彼此通訊。典型地’該通訊係由實體電性導電接 點之-個直接連接所建立。如同將為熟習該項技術者所認 知，=要適合於該驗證程序之環境，其他形式之通訊係可 以被貫。5亥通訊係可以# &斗、+ 使用通§fL線或者無線通訊而實 施。該通訊係可以使用一初 個以封包為基礎之網路協定、光 學發訊或者機械訊號而被建 妒*々人从上 傲雙立。假如適合的話，該通訊係 可以使用超過一個通訊方法而實施。 …、第2圖’其係顯示_個回應產生器1 1 2之一個 功能方塊圖。該回應產生哭 。座玍為1 1 2係可以使用作為如示於 第1圖之驗證器回應產；^哭Ί η广 . 生1 〇 5及被驗證回應產生器工 1 0。雖然該回應產生器1 1 一 Λ丄J係顯不為使用分離的功能 元件而實施，然而孰習該g ^ …、白口哀項技術者將認知，真實的實施方 式係可以由分離的元件整合 抑 σ烕為一個早一積體電路而完 成、於-個處理器上執行之軟體上實施或者許多不同的硬 體及軟體構件之組合而實妳 貝L 此外，一個回應產生器1 1 :貫施作為-個驗證器產生器105係可以與作為一個被 ㈣：應產生器110之實施不同而功能相同。 相應產生器1 i 2典型地係接收由輸入工工3而來 之^輸入位元流。根據所揭示之實施例，該輸入位元流 :為該挑戰一回應驗證協定之該挑戰。該輸入工"之功 月&係可以由該挑戰產生哭] 生°°1 〇6、该驗證器輪入/輸出元 〇 5或該被驗證輸入，輸出元件工"所實施。該輸 入1 1 3係提供該挑戰位元流至一組多工器1 1 4、工工 5 116及117之一個輸入。 13 200529627 根據所揭示之實施例，該回應產生器⑴係包含4 個多工器114、115、4 1 1 6 及 1 1 7 。4 個 120^121^122^19^- 1 2 3之母一個係包含一組 定址輸入。根據所揭示之實絲办丨 只轭例，该些多工器之每一個儀 具有4個可定址輸入。該第一個多工器114係包含可定 址輸入…、i"、13l及132。該第： 器1 1 5係包含可定址輪入丄 夕 丄1135、136 及 1 37。該第三個多工器丄 丄6係包含可定址輸入 139、140 及 141。#哲 y , 6亥弟四個多工器1 1 7係包含 可定址輸入144、14r , , 0 ^ a 丄 4b、146 及 147。 多工器 114'lic；、，，^ 116及工17之每一個係 包含一個二位兀之位址輪入 丄 dd，l42，143 及 1 4 8。藉由施加兩位元之輪A技A。 一 <輸入碼ΛΙ)Α、Adb、ADc及ADd至該 兩位元之位址輸入133，ί , 142 ，143 及 148，該 多工器 114、1ΐ5、11βι2 6及1 1 7係選擇該些可定 址輛入之一作為輸出。舉例 士 ^ , 0 η 牛灼而δ ，多工器1 1 4係包含可 定址輛入1 2 9、1 3 〇、1 ^ Ί 、 . υ 1 3 1及1 3 2。當輸入碼ADa 係被設定為％於〇 〇且传姑a 係被鈀加至該位址輸入1 3 3時， 於柄入1 2 9處之該輪入％缺及 乂叛入讯諕係由該多工器丄丄4輸出。 當輸入碼ADa係被設定為耸 …、寺；0 1且係被施加至該位址輸 入133時，於輪Α1ΊΓ1卢令 ^ ^ b d 0處之该輸入訊號係由該多工器 1 1 4輸出。類似地，每一個夕 母個多工器之每一個可定址輸入 係可以藉由施加適當的位址 Ί^ 個適合的位址輸入而被 選擇出。該些輸入碼並刮士备 型地係由保密記憶體接收而來，諸 14 200529627 如驗證器記情、1 n n ^ 〜且1 〇 8或被驗證記憶體1 1 1 〇 每一個多工哭Ί η」 , y 口口 114、II5、116 及 117 之於 出係分別按位开於λ p ^ 凡輪入至一組循環冗餘碼計算器 2 〇，1 2 1 及]_ ”夕—# 9 1 d 2之一。该些循環冗餘碼計算器 9，12〇, 121^100 ^ σσ 1 # 12 2之每一個係分別以一個暫存 為種子1 4 9，1 R η Ί G , 仔 存哭锸1 5 〇，1 5 1及1 5 2起始化。該歧暫 存裔種子Ι49，ΐςη 一曰 卜…1 5 0，1 5 1及1 5 2典型地係由伴 鲁 遠如驗證器記憶體1 〇 8戋被八“ 憶體1 1 i。 ^ A破鉍證記 根據所揭示之> 只知例’該循環冗餘碼計算哭 1 2 0 ^ 1 ? 1 ^ Ί ^ ^ 口口丄丄 9， 挑11 2 2係以一個串列之方式操作於 η减之母一個位元。 員 個^^ 個叶异週期，該項挑戰之 個位兀係輸入至多工器丄丄 戈之- 之私x 丄丄0 丄丄6及1*]»7 "J 。藉由每—個計算週期，一個串列輸出位-

U5，S〇b126，sn 爭歹η則出位兀s〇A j- ^ w丄2 7及s〇D 1 2 8係由個別沾^ 彻认 1 1 9 ，1 2 0 ，1 2 1及工2 2之氣 们輪入。根據所搞- — 母~ Ο ς t不之貫施例，該些串列輸出位 2 5，S0B1 2 6，如… ^ b〇Al 工哭；[]L 4 C 7及S〇d 1 2 8係饋入至該吡 H!:115、116及…之可定址輸入 9 n 5寸异為 119，12〇，ΐ2ΐβ 2 2而來至該些多工哭 1及1 爻 π - °。114、115、116 及 之可定址輪入之該此电μ认， 1 1 ^ 〜串列輸出位元125， 126， 1 哭：12 8之反饋係可以被樣式化，以提供在該回庫產： …2之最後輸出中較大的不可預測性。根據所；= 15 200529627 實施例，該輪入1 1 3係饋送至該第 第-可定址輸入1 2 9、該第二；工 定址輸入135、該第三多工器丄丄 入140及該第四多工界彳 口口丄丄广之該7。該第一循環冗餘碼計算器、！ ！ 9 2 5係饋送至該第二多 σσ丄1 5之 34、該第三多工器] ^ 口口丄工6之該第一 該第四多工哭1 1 7 , °° 1 1 7之該第一可定址 循壞冗餘碼計算器i 2 0 u之该串列輪 至該第一多工哭! Ί / 』翰 一 夕 之該第二可定一夕工裔1 1 6之該n _ 发弟一可定址輪入 器1 1 7之哕篦-叮a 之該弟一可定址輸入i 計算器1 2 1 $ #虫p, z 1之，亥串列輪出位元 工器114之該第三可定址輸入13 1 5之该第三可定址輪入1 3 6及續 該第三可定址輸入i 4 6。 "、 2之該串列輸出位元128係饋送至 之該第四可定址輸入132、該第二 四可定址輪入1 3 7、該第三多工哭 址輸入1 4 1。熟習該項 能夠被實施。 員技術者將認 當由輸入1 1 3所；^ ^ 斤钕供之整個輸 该些循環冗餘碼計算器丄丄9，丄 處理時，一個8位元輪出序列係分別 多工器 器1 1 6之該 第四可 之該串 該第一 可定址 輪入1 出位元 址輸入 13 9 。該第 5之該 第三可 定址輸 列輸出 可定址 輸入14 4。 12 6 13 0 及該第 三循環 4之該 第二可 定址輸 入1 4 位元1 輸入1 3 8及 該第二 係饋送 、該第 四多工 冗餘碼 7係饋送至該第一多 1、该弟二多工器1 第四多工器117之 環冗餘碼計算器1 2

該第一多工器 多工器1 1 R 114 之該第 116之該第四可定 知’其他反饋樣式係 入位元序列係已經被 0 ’ 1 2 1 及 1 2 2 由母一個循環冗餘碼 16 200529627 計算器1 1 9 ，1 2 〇 ，丄 輸出序列係輪入至-個互斥1及1 2 2輸出。該8位元 3，其係對於該8位元輪出=(eXClUS1Ve_Gr)元件1 2 數，以產生—個s — 序列按位元實施一個互斥 座玍個8位兀回應序 反斥或函 第-位元係為該8位元輪出〕’该回應序列之該 互斥或等等。根據另一個實：之母-個之該第-位元之 對地移位，使得嗲筮__ μ ""列，该8位元輪出序歹,j P + … 弟一輪出序列係相對於兮“相 向右移位二個位元，該第三 …亥弟—輪出序列 序列向右移位四個位元’列係相對於該第~輪出 一輸出序列向右移位六個位元\^出序列係相對於該第 序列係被結合，以形成—個δ位元移位過的輪出 供至輸出元件"4,典型地係為一：：二回應係提 該回應產生器i i 2係使 歹“凡息訊號。當 ”時，該輸出元件124 Γ 器回應產生器1 件…。當該回應輸出元 咖生器1 i 0時，該輸出元件個被驗證 輸入/輸出元件1 〇 9。 系可以為被驗證 筝照第3圖，根據該揭示之 器1 5〇之一 _ # e f ^彳的循環冗餘碼計算 u之個功此方塊圖係被顯示。雖 計算器1 5 0之該功能方塊圖係：该循環冗餘： 施，熟習該項技術者將可以認知 分離的兀件實 5 ◦之功能係可以其他實施方式而==碼計算器1 使用-或多個積體電路、邏輯電路=行;:些功能係可以 之軟體或者這些實施構件之組合。 牲〜個處理益上 貝方之特定方式係可以 17 200529627 根據该些貫施例之來I另班 、 >數及銥境而定。熟習該項技術者將可 以5忍知，除了該移位斬在 砂位曰存為杈型之外，尚有其他已知 施一個循環冗餘碼計算器 n ^5 U之方法·且特別是，一個 循壤冗餘碼計算界1 ς n 1固 上似^〜 5〇係可以使用一個查表而實施。r 如對於该貫施例之輪屮在 叉 …n / ^出係可使用，則-個循環冗餘碼計曾 °。15 0之任何特定實施方式係可以被選擇。 "

==計算器150係包含一個移位暫 ，：Γ 51係包含暫存器位置156，1 9，160，ΐ6ι，ΐ6ρ；5Ί 3。根據所揭示之每 及1 6 貝施例，該移位暫存哭 個暫存器位置。熟習該項技衔者將广1 5 1係包含8 負技術者將可以認知，具有多於+ >、於8個暫存器位置 ρ 於或 之循衣几餘碼計算器1 5 0 #能豹、士 使用。該移位暫存哭孫杜六^ 3 υ係此夠破 置之中，使得-:第 b於每—個暫存器位 位兀b7#儲存於一個第一暫存器位 丄b b之中，—個第二位元、係儲存於一 位置1 5 7之Φ 系一暫存器 個苐二位元b 5係儲存於_個μ —

器位置1 5 8夕由 個弟二暫存 中’—個第四位元Ν係儲存於一個 存器位置1 5 9. 個弟四暫

.., 中，一個第五位元b3係儲存於一個笛I 暫存器位置1 η々占 個第五 ◦之中’ 一個第六位元b? #拽左认 六暫存器位置丄6]“ 不儲存於—個第 丄b 1之中，一個第七位元 第七暫存器位置】R 9 ^ 1仏储存於一個 1 6 2之中且一個第八位元bn俏钝+ 個第八暫存器位置 # 。不儲存於一 6 3之中。耩由母一個計瞀 存於該第八軔左毋/ τ斤週期，儲 串列輸出1日5 4: 21 6 t中之該位元b°係輸*作為該 心者存於該第七暫存器位置1 1丄b 2中之該 18 200529627 位元h係移動至該第八暫存 第六暫存器位置…中之;： 中之该位兀b2係移動至該第暫 器位置1 δ 2之中，儲存於哕第五靳1存 仔万…玄弟五暫存為位置l· δ 〇中之 该…3係移動至該第六暫存器位置丄6丄之 該第四暫存器位置丄5 9 子方、 存器位置…之中，LI 4係移動至該第五暫 ^ — 褚存於忒第二暫存器位置1 5 8中 之該位兀b5係移動至該第四暫存器位置丄5 於該第-漸；^的 千儲存 二弟-θ存讀置！ 57中之職元、 暫存器位置“本 又万主口哀弟二

φ , 5 8之中，儲存於該第-暫存器位置i W 中之該位元b7係移動至該第二暫存器位置…：56 由串列輸入1 5 2而來之一個輸入位且 5 4結合（互斥$ η 7 〇、 I…亥輸出位元：l 156之中。'或172)，且移動至該第-暫存器位置 該些暫存器位置丄5 160，iri 丄匕8，159, 丄01，162及163之每一個作^ ::由種子輸入153輸入而來之種子輸入。：：諸存- Γ中，該種子輪入153係為一個驗證器二=之實 或—個被驗證器記憶體112。 。^體108 該循環冗餘碼計算器丄5 〇係使用 叶异一個輪屮 貝式碼p以 v, 4 1 5 5。根據該揭示之實施 Γ"為-個6位元二進位碼，其係代;，該多項 乘方及一個三位 表~個三位元正 暫存器i 5 i之：負乘方。該正乘方係定位該循環冗餘碼 或函數丨76元序财之—個正反”，即-個互斥 -個零係代表無正反饋項。該負乘方係定 19 200529627 位該循環冗餘碼暫存器151之 項，即一個互斥r , . J γ之一個負反饋 (exclusive-nor)函數 1 7 /1 代表無負反饋項。於^ 4。一個零係 、於该揭不之貫施例中，該二付 編且該三位元負乘方係為[ -位-正乘方 根據標準的循環冗 54係等於—個”，，…^ “串列輸出位元丄 51中之… 儲存於該移位暫存器1 5 1中之位-係被加入（其中，^進位加法係等 函數，且二進位減法係、等於互斥函數）至# p所表示之多戍

項式之對應位70。根據該揭示之實施例，該互斥或函數丄 :6及該互斥函數174係根據其之位置及該串列輸出位 凡及該串列輪人位元之互斥或而操作於該些個別的位元。 ^ :由該串列輸入i 5 2而來之最後位元係已經被移位 至該第一暫存器位置1 5 6且該多項式係已經適當地加入 至該移位暫存器之内容之後，該移位暫存器之最後内容係 被接收為輸出1 5 R。

參知、第4圖，其係顯示一個用於具有一個驗證器單元 1〇1之被驗證單元1 〇 2的起始化2 0 0之流程圖。於 功能方塊2 0 2中，該被驗證單元1 〇 2係可通訊地連接 至一個驗證器單元1 0 1 ，以起始化該被驗證單元1 〇 2。熟習該項技術者將認知，於此起始化協定中之該驗證 器單元1 0 1係不需要與實施該驗證協定之驗證器單元1 〇 1實際上相同。該起始化協定係需要儲存之資訊的連續 性，而非實體上同一。 於功能方塊2 0 4中，該驗證器單元1 0 1係可以操 20 200529627 取與該被驗證單元2 0 4相關之被驗證辨識竭。該被驗證 辨識碼係可以由該被驗證記憶體1 ◦ 8讀A，或者可以並 行地指定給該被驗證單元丄〇2且儲存於該被驗證記憶體 上”之中。該被驗證辨識碼係可以辨識—個特別的被驗 單元；[〇 2或者可以辨1^ 一 以辨4被驗證早兀之一個分類或者形 式。根據另一個實施制，古兮& ρ η〆 、 在5亥起始化係不被修改成適合於 個知·疋被驗證單元i 〇 2或被驗證單元之形式之情況 下’一個被驗證辨識碼係可以不被使用，且該步驟係可以 被省略。 一該程序係進行至功能方塊2 0 6，其中，該驗證器單 凡1 0 1係指定-個多項式碼。典㈣，該多項式碼係選 自-個預定之多項式碼之集合。胃多項式碼係可以隨機地 選自該預定之多項式碼之集合或者根據一預定樣式而選 出°亥夕項式碼係可以隨機地產生或者根據一多項式碼產 :協疋而產生。根據該揭示之實施例，該多項式碼係為一 個8位TL二進位碼。熟習該項技術者將認知，一個適合於 一個給定實施方式之多項式碼係可以比8位元大或者小， 或者可以以其他適合的形式表示。 ,違程序係進行至功能方塊2 〇 8，其中，一個種子碼 Τ被彳曰疋。典型地，該種子碼係隨機產生的。該種子碼係 V自個預定之種子碼之集合。該種子碼係可以隨機地選 自預定之種子碼之集合或者根據一預定樣式而選出。該 夕員式碼係可以隨機地產生或者根據一多項式碼產生協定 而產生。根據該揭示之實施例，該種子碼係為一個8位元 21 200529627 進位碼。熟習該項技術者將認知，一個 實施方式之種子碼係可以比8位元大或者 其他適合的形式表示。 該程序係進行至功能方塊2 i 〇及2 1 0中’該多項式碼及種子碼係儲存於該 :1之中。於功能方塊2 1 2中，該多項 儲存於該驗證器記憶體1 〇 8之中。在一 係已經結合該被驗證單元1 〇 2之下，該 碼係儲存於結合該被驗證辨識碼之該驗證 之中。在該多項式碼及種子碼在功能方塊 於該被驗證記憶體i i丄之中之前，該多 係可以在功能方塊2 1 4之中被加密。在 子碼在功此方塊2 1 2中被儲存於該驗證 適合於一個給定 小，或者可以 以 1 2 °於方塊2 被驗證記憶體1 式碼及種子碼係、 個被驗證辨識石馬 多項式碼及種子 器記憶體1 〇 8 2 1 0中被儲存 項式碼及種子碼 該多項式碼及種 器記憶體1 〇 8

之中之鈾，忒多項式碼及種子碼係可以在功能方塊2 1 6 之中被加岔。該被驗證辨識碼係亦可以根據保密考量及實 施之資料回復技術而在功能方塊2丄6中被加密。 當於功能方塊2 1 〇中該多項式碼及種子碼係已經儲 存於該被驗證記憶體1 〇 8之中時，該程序係可以進行至 功能方塊2 1 8 ’其中，儲存於該被驗證記憶體1 1 1中 之資料係被保密。將在被驗證記憶體1 1 1内之資料保密 之步驟係可以牽涉到數位保密措施，物理保密措施或者兩 者。熟習該項技術者將可以認知，該被驗證記憶體1 1 1 係可以在該時點之别被保密，且進一步的保密措施係可以

接著實施。 22 200529627 當於功能方塊2 1 2中該多項式碼及種子碼係已噔传 存於該驗證11記憶體1 〇 5之中肖’該程序係可以進行至 功能方塊2 2 G ’其中’儲存於該驗證器記憶體i 〇 8中 之資料係被保密。將在驗證器記憶體丄〇 8内之資料保密 之步驟係可以牽涉到數位保密措施，物理保密措施或者兩 者。熟習該項技術者將可以認知，該驗證器記憶體i 〇 8 係可以在該時點之前被保密H步的保密措施係可以 接著實施。 蒼…、第5圖，其係顯示一個用於對於一個驗證器單元 1 0 1或授推者1 〇 3驗證一個被驗證單元丄〇 2或裝置 1 0 4之驗證程序2 2 2之流程圖。該驗證係起始於功能 方塊2 2 4。該程序係進行至功能方塊2 2 6，於功能方 塊2 2 6中，該授權者i 〇 3及該裝置丄〇 4之間之通訊 係被建立。典型地，該授權者丄〇 3及該裝置丄〇 4之間 之通訊係藉由該驗證器輸人/輸出元件丄Q 5及該被驗證 輸入/輸出元件之直接連接而建立。 該程序係進行至功能方塊2 2 8，其中，該授權者丄 0 3係產生一個挑戰碼。根據該揭示之實施例，該挑戰碼 係由該挑戰產生器1 〇 6所產生。於功能方塊2 3 〇中， 该權者1 〇 3係傳送該挑戰碼至該裝置1 〇 4。 於功能方塊2 3 2中，該裝置1 〇 4係讀取儲存於該 衣置1 0 4中之該多項式碼及種子碼，且輸入該多項式碼 及該種子碼至該被驗證回應產生器1 1 0。典型地，此步 称將被貫施為在功能方塊2 2 4之該驗證起始化之一部分 23 200529627 或者在功能方塊2 2 4之後及該回應計算之前實施。該多 項式碼及種子碼係可以隨需要而於功能方塊2 3 4中加 密。 藉由使用該多項式碼、該種子碼及該挑戰碼，該裝置 1 0 4係於功能方塊2 3 6中計算一個回應。根據該揭示 之實施例，該回應係使用該被驗證回應產生器1 1 〇而計 算出。於功能方塊2 3 8中，該裝置1 0 4係傳送一個挑 戰回應至該授權者1 〇 3。 於功能方塊2 4 0中，該授權者1 0 3係由一個授權 者5己k、體1 〇 8讀取該多項式碼及種子碼。在授權者記憶 體1 0 8中之該多項式碼及種子碼係結合一個被驗證辨識 碼而儲存之下，該授權者1 〇 3係接收該被驗證辨識碼， 且讀取由該授權者記憶體1 〇 8而來之該結合的多項式碼 及種子碼。當該多項式碼及種子碼係已經以一個加密過的 形式而被儲存時，該些碼係於功能方塊2 4 2中被解密。 錯由使用έ亥挑戰碼、該多項式碼及該種子碼，該授權者1 0 3係於功能方塊2 4 4中計算該回應碼。根據該揭示之 實施例，該授權者1 〇 3係使用該驗證器回應產生器丄〇 7而計算該回應碼。 該授權者1 〇 3係比較由該裝置接收之挑戰回應而來 之該回應碼及由該授權者1 〇 3在功能方塊2 4 6中計算 出之該回應碼。假如於決定方塊2 4 8中，該接數到及計 算出之回應碼係相等，則該程序係遵循“是，，的路徑至功 能方塊2 5 2，於功能方塊2 5 2中’該裝置驗證狀態係 24 200529627 、 為已、纟 1驗證過。假如於決定方塊2 4 8中，該接數 到及计异出之回應碼係不相等，則該程序係遵循“否，，的 路裣至功旎方塊2 5 0，於功能方塊2 5 0中，該裝置驗 也狀心係被建立為未驗證過。該授權者1 〇 3。該授權者 1 〇 3回應該裝置驗證狀態所採取之行動係將根據該驗證 之内容而定。舉例而言，當該裝置1 0 4係已經被驗證過， 則該授權者1 〇 3係可以允許該裝置1 〇 4接取資源。當 該裝置1 〇 4係未被驗證過，則該授權者丄〇 3係可以拒 絕該裝置1 〇 4進一步之通訊。 _ 參知、第6圖’其係顯示一個用於起始化一個回應產生 器1 1 2之程序2 6 0的流程圖。該程序係開始於功能方 塊2 6 2，儲存之多項式碼係由記憶體取出。根據該揭示 之實施例，該儲存之多項式碼係被表示為6位元二進位 碼，使得8及0之乘方之間僅兩個非零多項式係數。8及 0乘方之係數係被設定為1。該6位元二進位碼之前三個 位元係辨識一個負反饋乘方，且該6位元二進位碼之後三 個位元係辨，一個正反饋乘方。該儲存之多項式碼表示係 β 轉換成8位元多項式碼pl，ρ2, ρ3及ρ4。 該程序係進行至功能方塊2 6 4，儲存之種子碼係由 g己憶體取出。根據该揭示之實施例，該儲存之種子碼係被 儲存為8位元*一進位碼。 該程序係進行至功能方塊2 6 6 ’儲存之位址碼係由 記憶體取出。根據該揭示之實施例，該儲存之位址碼係被 儲存為2位元二進位碼。 25 200529627 該程序係進行至功能方塊2 6 8，爷此夕 人至個別的循環冗餘碼計算器之中J、式石馬係輸 例，該儲存之多項式碼係在該多項式碼之實施 環冗餘碼計算器之中之前被解碼。該循環冗至:固：：循 可以採取必要的假設，使得該儲存之多項式:^十异益係 輸入至該循環冗餘碼計算器之中。 、工…、可以直接 該程序係進行至功能方塊2 7 〇， 至個別的诚I® ^ ^二種子碼係輸入 至個料#%几餘碼計算器之暫存 功能方塊”2,該些儲存之位址碼係輪係進行至 的多工器之中。 W輪入至每-個對應 圖’其係顯示一個適合於所揭示之回應產生 °° 2之循環冗餘碼演算法之流程圖。 方塊3 〇 〇中p 及耘序係於功能 ” 二開始於起始化-個計數器。於決定方塊3〇 中之位;^ 定是否該計數器係已經達到該挑戰序列 數传為3 2 亥揭不之實施例中，該挑戰序列中之位元 Μ、，假如該計數器係當未到達3 2，則該程序係 0 4中，兮 月匕方塊3 0 4，於功能方塊3 6，〇以數11係加1。該程序係進行至功能方塊3 0 抓定ρ ’母一個循環冗餘碼計算器之串列輸出位元係被 I。於I:該循環冗餘碼計算器之移位暫存器的最高位 入位月匕方塊3 0 8中，該可定址多工器之被選擇的輸 m 至該猶環冗餘碼計算器。該程序係進行至功 月b万塊3 1 η ,廿y 將該些輪入位元放=移位暫存器中之資料向右移位， 放置至母一個移位暫存器之最低位元之 26 200529627 令。於功能方塊3 1 2中，對於每一個移位暫存器而言， 該串列輸出位元係被讀取。於功能方塊3 1 4中，假如該 串列輸出位元係等於1 ，則該程序係沿著該“是，，之路徑 進行至功能方塊3 1 6，於功能方塊3 1 6中，每一個暫 存器位置係以該暫存器位置中之該位元及該多項式碼之個 別位元之互斥或所取代。接著，程序係返回決定方塊3 〇 2 ’以決定是否該計數器係已經到達3 2。假如於決定方 塊3 1 4中該串列輸出位元係等於〇，則該程序係遵循該 否”之路徑，且返回該決定方塊3 〇 2，以決定是否該 計數器係已經到達3 2。 假如於該決定方塊3 〇 2中該計數器係已經到達3 2，則該程序係遵循“是，，之路徑至功能方塊3丄8。對 1每/一個循環冗餘碼計算器而言，該輸出序列係設定成等 I亥循環冗餘碼計算器之移位暫存器、巾之位元。該程序係 進仃至功能方塊3 2 2，於功能方塊3 2 2中，該回應係 設定成等於由該些循環冗餘碼計算器之輸出之互斥或/ 熟習該項技術者將可以瞭解本案之優點為：本發明係 ，供-個驗證之系統及方法。應瞭解的是，於此所揭示之 s式及貝知方式係被認為為例示性的而非限制性的，且长 :意欲限制本發明為所揭示之特別形式及範例。相反地： =偏離由下射請專利範圍較義之本發明㈣神及範 :’本發明係包含對熟習該項技術者而言為顯明之進— 改、改變：重新配置、取代、替代、設計選擇及實施 口此’ 0下列中請專利範圍被解釋為包含所有如此 27 200529627 之進一步修改、改變、重新配置、取代、替代、設計選擇 及實施例。 【圖式簡單說明】 為了更完整瞭解本發明及本發明之優點，可參照實施 方式並結合後附圖式，其中： 第1圖係顯示一個挑戰—回應驗證系統之功能方塊 第2圖係顯示一個圖解 功能方塊圖； 個回應產生器元件之細節的

弟3圖係顯示用於一個挑戰一回應驗證系統之起始化 程序之流程圖； 回 弟4圖係顯示在一個挑戰n驗證系統中挑戰— 應驗證程序之流程圖； 之驗證起始 第5圖係顯示在該挑戰—回應驗證系統内 化程序之流程圖； 及 第6圖係顯示一個移位暫存器 之循壤冗餘碼計算器· 弟7圖係顯示一個回應計算程序之 【兀件代表符號說明】 ^王回 統

100 挑戰一回應驗證系 1〇1 驗證器單元 1〇2 被驗證單元 10 3 授權者 10 4 裝置 28 200529627 10 5 驗證器輸入/輸出元件 10 6 挑戰產生器 10 7 驗證器回應產生器 10 8 驗證器記憶體 10 9 被驗證輸入/輸出元件 110 被驗證回應產生器 111 被驗證記憶體

112 回應產生器 113 輸入 多工器 多工器 可定址輸入 可定址輸入 可定址輸入 可定址輸入 114、115、116 及 117 120、121、122 及 123 129、130、131 及 132 134、135、136 及 137 138、139、140 及 141 144、145、146 及 147 133，142，143及148 位址輸入 ADa、ADB、ADC 及 ADd 輸入碼 1 1 9，1 2 0，1 2 1及1 2 2 循環冗餘碼計 算器 149，150，151及152 暫存器種子 12 4 輸出元件

12 5 串列輸出位元S〇A

12 6 串列輸出位元S0B

12 7 串列輸出位元S0C 29 200529627

12 8 串列輸出位元S0D 15 1 移位暫存器 156，157，158，159 暫存器位置 160，161，162及163 暫存器位置 15 2 串列輸入 15 4 串列輸出 172 互斥或函數 153 種子輸入 15 5 輸出序列 17 4 互斥函數 176 互斥或函數

30

Claims (1)

1. 200529627 十、申請專利範圍： 1 · 一種用於驗證一裝置至主機之驗證系統，其係包 含： 一個裝置輸入/輸出介面； :個裝置回應產生器，其係連接至該裝置輪入/輸出 一個裝置記憶體 應產生器， 其係储存種子值且連接至 該裝置回 輸入/輸出介面連接至該 而來之一個挑戰，且該裝 及該挑戰而計個：證 使得當該裝置係透過該裝置 主私：％，该裝置係接收由該主機 置回應產生器係使用該些種子值 回應。 利關第i項之用於驗證 之驗證系統，其中，哕奘罢π产 衣罝至主；ί 政置回應產生器係對於該挑η,— -個雜湊函數，以產生一個雜凑碼。 扑哉貫2 3 .如申請專利範圍第2項之用於驗證 之驗證系統，其中，該雜凑函 、置至主名 4 ·如申請專利範圍第 ，、馬函數， 之驗證系統，其中，該震置-置至主淑 計算器。 〜生5係包含複數個雜涛 5 ·如申請專利範圍第 之驗證系統，其中，該複數個：之證-裝置至主槽 冗餘碼計算器。 ，’奏#係為複數個循環 6 ·如申請專利範圍第 員之用於驗證一梦署 忒置至主機 200529627 之驗證系钱 出雜湊碼:’、°亥複數個雜湊計算器係產生複數個輸 之驗證系::申：！利範圍第4項之用於驗證-裝置至主機 複數個輪出雜凑裝置回應產生器係計算由該產生之 8 '、”、、之一項組合而來之一個驗證回應。 之驗證系統申：t利範圍第5項之用於驗證-裝置至主機 出循環冗餘喝。a複數個循環冗餘碼係產生複數個輪 之驗證系统，其:利耗『第8項之用於驗證一裝置至主機 複數個輪出循δ亥裝置回應產生器係計算由該產生之 10 ·:"冗餘碼之-項組合而來之-個驗證回應。 機之驗證“申請專利範圍第4項之用於驗證一裝置至主 /、、 ’其中’該裝置回岸產生哭伤、隹 數個可定址多工π 應屋生叩係進一步包含複 湊計算器。’其係選擇性地輸入位元至該複數個雜 32 200529627 1 5 · —種驗證系統，其係包含： —個回應產生器，·及 二：憶體，其係儲存種子值且連接至該回應產生器; 使侍當該回應產生器接 係以兮此絲7 ㈣個挑喊該回應產生器 係以些種子值及該挑戰計算_個驗證回應。 ㈣irt申請專利範圍第15項之驗證系統’其中， / D，以生态係對於該挑戰實施一個雜凑函數，以產4 個雜凑碼。 务山数以產生一 ” iL·如巾請專利範圍第16項之驗證“，其中， 。亥灕溱函數係為一個循環冗餘碼函數。 甲 該回申請專利範圍第15項之驗證系統，其中， /。產生盗係包含複數個雜湊計算器。 兮1 9 ·如申請專利範圍第1 8項之驗證系統… 该複數個雜凑計算器係為複數個循環冗餘料算器:、中， 2 〇 ·如申請專利範圍第2 8項之驗證 該複數個雜凑計算㈣產生複數個輸出雜湊碼、。… =·如申請專利範圍第1 8項之驗證系統 ， L由邊產生之稷數個輸出雜凑碼之一項 、〇叻來之一個驗證回應。 、 22;如申請專利範圍第19項之驗證系統 ， 是文個循％几餘碼係產生複數個輸出循環冗餘碼 ^ 2 3 .如申請專利範圍第2 2項之驗證系統，复 計算由該產生之複數個輸出循環冗餘碼之 貝 曰而來之一個驗證回應。 33 200529627 2 4 ·如申請專利範圍第1 8碩 / 該回應產生器係進一步包含複數個可^:系統，其令， 擇性地輸入位元至該複數個雜湊計算器夕工器’其係選 2 5 .如申請專利範圍 該複數個可定址多工器係選擇性地系統，其中， 出位元至該複數個雜湊計算器。 彳碱位凡及串列輸 2 6如申清專利範圍第；[5 js + 該些種子值係包含-個多項式碼頁之驗證系統，其中， 1項之驗證系統，其中， 項之驗證系統，其中， 2 7如申清專利範圍第1 该些種子值係包含起始暫存器值 2 8如申請專利範圍第1 該些種子值係包含多工器位址值 2 9 種用於驗證一获罢石1 包含： 、至主機之驗證方法，其係 於一裝置處接收由一 „置由由主機而來之-項挑戰； 4置由—個記憶體取出種子值； 根據該項挑戰 3 〇 . ^ 種子值而產生-個回應。 °申请專利範圍第2 9項 主機之驗證方法， 用於驗§豆-衣置至 於該挑戰實施—個料2產生—個回應之步驟係包含對 ”“竑凑函數，以產生-個雜湊碼。 申清專利範圍第3 〇 jp & 胃 主機之驗證方、、去甘^ ύ u負之用於驗證一裝置 函數。 ，/、中’該雜凑函數係為-個循環冗 證一裝 2 ’如申請專利範圍第29項之用於驗 34 200529627 個回應之步驟係包含複 主機之驗證方法，其中，該產生 數個雜湊計算。 3 3 ·如申請專利範圍第3 2 主機之驗證方法，其中，該複數個用裝置至 環冗餘碼計算。 稚凑叶异係為複數個循 3 4 ·如申請專利範圍第3 2 主機之驗證方法，甘^ 、之用於驗證一裝置至 其中，該複數個雜、、矣二丄^ y么士 輸出雜凑碼。 ^、凑叶具“產生複數個

   ^ 如申晴專利範Ifl繁2 /1 主機之驗證方法，其 項之用於驗證一裝置至 合該=之複數個輸出雜::生-個回應之步驟係包含結 主機之驗證方法，#中乾圍第2 9項之用於驗證-裝置至 生複數個輸出循環冗餘喝該產生—個回應之步驟係包含產 主機之驗證方範圍第3 6項之用於驗證-裴置至

   合該產生之複數個輸出：生一個回應之步驟係包含結 q 盾％几餘碼之步驟。 ^ 8 ·如申請專采 主機之驗證方法，1圍第3 2項之用於驗證一裝置至 複數個雜凑計笞 進一步包含選擇性地輸入位元至該 、στ异之步驟。 主機之二二請專利範圍第3 8項之用於.驗證一裳置至 含選擇心輪：挑^’該選擇性地輸入位元之步驟係包 計算。 匕我位凡及串列輸出位元至該複數個雜湊 35 200529627 4 ◦.如申請專利範圍 主機之驗證方 ^ 9項之用於驗證一裝置至 古’其中，該些葙；姑及a 4 1 .如申& i ~ —重子值係包含一個多項式碼。 甲％專利範圍筮 主機之驗證方法，1 ^ J 9項之用於驗證一裝置至 4 2 ·如申过 二子值係包含起始暫存器值。 主機之驗證方法二專：乾圍第2 9項之用於驗證—裝置至 4 3. 3 。亥些種子值係包含多工哭办il 乂古 J —種驗證方法，匕3夕工為位址值。 接收-項挑戰； “糸包含： 取出健存之種子值； 根據該項挑戰及該些種 ，產I4.如申請專利範圍第:3?—項回應。 ;個回應之步驟係包=驗财法，其I =產生—個雜凑碼。 ；°亥挑硪貫施—個雜湊函 該雜、'奏 如申請專利範圍第4 4項夕 …奏函數係為—個循 4員之驗證方法 4 6 ·如由^ 几餘碼函數。 該產生 μ專利範固第4 3 # # 生—個回應之步驟係包含二3項之驗證方法 ▲ 47 .如申請專利，、设數個雜凑計算。 該複赵命^ Λ 寻利乾圍第4 Α馆 们雜凑計算# > 員之驗證方法 4 8 為歿數個循環π# s 8 .如申嗜直4 几餘碼計算。 該複蠢柄 f明專利乾圍第4 7 JS 個雜凑計算係產生 員之驗證方法 49 ·如卜…，複數個輪出雜凑碼。 該產斗 曱δ月專利範圍第4 s τ5 〜個回應之舟_及a α 、之驗證方法 凑螞。 ❿ 其中 其中 其中 其中 雜 36 200529627 5 0 ·如申請專利範圍第4〔 該產生一個回應之步驟係包含產 碼。 項之驗證方法，其中， 生複數個輸出循環冗餘 5 1 ·如申請專利範圍楚 同弟5 0項之驗證方法，其中， 該產生一個回應之步驟係包冬处入斗*， ’、 δ結合该產生之複數個輸出循 環冗餘碼之步驟。 5 2 ·如申請專利範圍第」Q 昂4 3項之驗證方法，其係進 一步包含選擇性地輸入位元$ # 八 芝该復數個雜湊計算之步驟。 5 3 ·如申請專利範固篆「0 _、 弟5 2項之驗證方法，直中， 该選擇性地輸入位元之步驟4 '、匕έ選擇性地輸入挑戰位if 及串列輸出位元至該複數個雜凑計算。 艰位穴

   5 4 ·如申請專利範圍第4 3 該些種子值係包含一個多項式碼。 5 5 ·如申凊專利範圍第4 3 该些種子值係包含起始暫存器值。 項之驗證方法， 項之驗證方法， 其中， 其中， 二5 6 ·如申請專利範圍第4 3項之驗證方法，其中 邊些種子值係包含多工器位址值。

   十一、圖式： 如次頁 37