TW200529223A - Programmable mos device formed by stressing polycrystalline silicon - Google Patents
Programmable mos device formed by stressing polycrystalline silicon Download PDFInfo
- Publication number
- TW200529223A TW200529223A TW093129575A TW93129575A TW200529223A TW 200529223 A TW200529223 A TW 200529223A TW 093129575 A TW093129575 A TW 093129575A TW 93129575 A TW93129575 A TW 93129575A TW 200529223 A TW200529223 A TW 200529223A
- Authority
- TW
- Taiwan
- Prior art keywords
- resistor
- terminal
- module
- memory
- programmable
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims description 25
- 229910044991 metal oxide Inorganic materials 0.000 claims description 16
- 150000004706 metal oxides Chemical class 0.000 claims description 16
- 239000004575 stone Substances 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 6
- 230000006870 function Effects 0.000 claims description 4
- APTZNLHMIGJTEW-UHFFFAOYSA-N pyraflufen-ethyl Chemical compound C1=C(Cl)C(OCC(=O)OCC)=CC(C=2C(=C(OC(F)F)N(C)N=2)Cl)=C1F APTZNLHMIGJTEW-UHFFFAOYSA-N 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims 7
- 230000000903 blocking effect Effects 0.000 claims 1
- 239000008280 blood Substances 0.000 claims 1
- 238000005266 casting Methods 0.000 claims 1
- 230000000295 complement effect Effects 0.000 claims 1
- 229910003460 diamond Inorganic materials 0.000 claims 1
- 239000010432 diamond Substances 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000009958 sewing Methods 0.000 claims 1
- 230000035882 stress Effects 0.000 description 18
- 239000002245 particle Substances 0.000 description 16
- 238000007254 oxidation reaction Methods 0.000 description 14
- 230000003647 oxidation Effects 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 11
- 239000012535 impurity Substances 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 8
- 229910052799 carbon Inorganic materials 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000008267 milk Substances 0.000 description 6
- 210000004080 milk Anatomy 0.000 description 6
- 235000013336 milk Nutrition 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000000428 dust Substances 0.000 description 3
- -1 erbium ions Chemical class 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052691 Erbium Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- NIFIFKQPDTWWGU-UHFFFAOYSA-N pyrite Chemical compound [Fe+2].[S-][S-] NIFIFKQPDTWWGU-UHFFFAOYSA-N 0.000 description 2
- 229910052683 pyrite Inorganic materials 0.000 description 2
- 239000011028 pyrite Substances 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 241000270283 Heterodon Species 0.000 description 1
- 241000282320 Panthera leo Species 0.000 description 1
- 241000270666 Testudines Species 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000000571 coke Substances 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000004945 emulsification Methods 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000011257 shell material Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 230000029305 taxis Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
Landscapes
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
200529223 九、發明說明： 【發明所屬之技術領域】 本發明係《於-種半導體裝置，特狀關於—種記憶體裳置以及利 用加壓多晶矽電阻來程式化半導體記憶體裝置之方法。 【先前技術】 目前’多晶耗被廣泛_於半導體裝置之中。例如，在金屬氧化半 導體(metd oxide semiconductor，M0S)電晶體中，乡晶石夕常被當作如閑極電 極等導電物質來制。可料在铸體本體上之擴散卵丨涵〇n source)或作為-電阻㈣物質。多㈣的電導性會制許多_素而受到 影響’包括摻雜之雜質種類、摻雜之密度、多晶雜子之尺寸、多晶石夕之 幾何形狀以及施加應力之時間。 掺雜之雜質係為較轉體導電性之因素。切晶中，所摻雜之n型 Μ包㈣、相及銻等。另外，在多㈣中，碳亦為—種被廣為使用的 雜質之-。當摻雜少量的碳於多晶料，且增加碳雜質之濃度時，此時， 多晶石夕之電雜以及潍能餘會隨之降低1_錢活性能量的降低 乃是因為碳原子位紳晶體的邊緣，而增加電荷載子的活動性並超過晶體 ，，限。當摻雜於多晶較碳濃度繼續增加時，則多晶歡電阻值與活性 能量將會隨之增加。此麵象，可鱗因於$晶駄及/或礙原子係、靠近於 多晶石夕。當碳濃度繼續增加日夺’則多晶石夕之電阻值與活性能量將隨之降低'， 若與摻雜低含量碳_ m权電阻值無性能量之·係取決於碳 橋(carbon bridges)所建立之導電性。 、末兒夕日日石夕之電阻係形成於介電質層layer)，此介電質 層係^蓋於残底上。多晶㈣阻之起始導·首先係由摻人多晶石夕物質 之雜質分佈之均勻性(h_geneity)以及濃度所決定。另外，若以鱗(穩定同 位素:P_31)為所摻入之雜質，則接雜填之多晶柯由將p_3i離子注入一氧化
0503-A30428TWF 5 200529223 的石夕基底的方式來調製。依據此p-3l離子之濃度以及㈣離子之分佈狀 況，多晶敎電阻值之導將會出現妓_化。例如，若多晶石夕沒有 加入足夠之P-31離子，跨於多晶石夕電阻兩端將保持為低導電性。不過，即 使多晶石夕加入足夠之⑽離子，但如果仰離子並沒有被平均分佈於多晶 矽電阻中，則多晶矽電阻兩端仍然保持為低導電性。 曰曰 士夕日日石夕“由石夕之粒子(grams)或微晶體㈣对滿㈣所組成。這些粒子之 «，包括粒子尺寸、内部粒子間距以及粒子密度等，將會明顯地影塑多 ㈣電阻之導電性。多㈣電阻之幾何形狀會影響自紅導電性。一撼 ^幾何形狀的選擇係用以避免於最小幾何内部之尖角效應的複雜度，並 由單一薄膜特性來控制應力特性。 當施加-應力好砂電阻時，财許多_素將會影響隨後引起之 ‘電性。首先’多晶石夕電阻之粒子邊界的缺陷將會抑制電子，藉以降低這 些電子之平均遷料。當應力電流增加時，更多的電子將具有足夠之能量 =脫電子障礙，以提高導·。第二，應力電流產生之熱能，將會提高 夕曰曰石夕電阻之溫度，此熱能將會獅被注人之離子由粒子區域分離至粒子 邊^，猎以翻存在姉子邊界之缺陷，並可提高導。最後，增加之 熱能將會導致晶格(lattice)晃動以及電子碰撞現象，而降低導電性。 當應力電流增加時，由於電子可掙脫粒子之限制且離子可由離子區分 離至粒子邊界，可提高多晶㈣阻之導電性。#應力電流繼續增加時， 由於晶袼晃細及電子碰撞的情形亦會增加，因此，多㈣電阻之導電性 將會隨之降m麟，晴賴電子與分離_子所增加之導電性 =幅度仍大於因晶袼晃動以及電子碰撞所降低之導電性之幅度。當應力電 ^繼績增加時，粒子邊界溶解__)現象將會發生，藉以可更進_步地提 问$电1±。雖然離子分離過程可以被回潮㈣㈣），意、即，雜質原子仍可由 粒子邊界槪至好區，此觀象可焦耳(Μ*)加龄式來達成，因 此，若不用焦耳加熱方式，離子分離過程將很難被回湖。由上述可知，多
0503-A30428TWF 6 200529223 晶石夕電阻之導電性將會持續地增加，換句話說，多㈣電阻之電阻性將會 持續地減少。 藉由控制離子的分離現象，即可以精確地控制多晶石夕最後之電阻值。 另外，關於補償技術，例如f、耳加熱方式或更進—步地增加電流應力的方 式，均可用以達到穩定諧調地調整電阻之電阻性。另外，多㈣電阻可以 利用施加應力的方絲加以程式化。在記憶體電路巾，多日日日残阻之 電阻性的固定的變化，實際上為儲存_特定的記憶體狀態。在複數多晶石夕 電阻中，可以利用其中之-多晶碎電阻可進入程式化狀態，而其他多晶石夕 電阻為參考狀態。藉由兩電阻之阻值即可產生有狀記憶體資訊。 一在半導記憶體的設計上，係趨向於细各種方法與材料來達到非短暫 性資料的一次編程(programming)之目標。 【發明内容】 本發明之魄係提n㈣餘對係驗—可程式記憶體晶胞。此 多晶係電阻對包括第-多㈣電阻，此第_多晶㈣阻可被施加_預定電 流；以及第二多㈣電阻，具有與第—多㈣電阻相同之結構，且可被施 加上述之預d ’其巾，當僅第—多晶残阻被施加預定電流時，第— 多晶石夕電阻之電雜將倾未加t流之第二多細電阻之電阻值 以程式化此記憶體晶胞。 ，=外，此可程式化記憶體電路包括:—資料讀出模組，其第—輪出端盘 弟-輸出端係依據跨於第-輪人端與第二輪入端之種差值來輪出； -多晶梦電阻’其第-端可鱗至第__控制链準位，且其第二端係 電 用以 ，第二控制電鮮m晶㈣阻，其第—端可_至第一控制 塵準位，且其第二端絲接至第二控㈣麵n及 將第-多㈣㈣maa㈣卩m 接至第 入端與第二輸入端。射务刚期瓣_麟第
0503-A30428TWF 7 200529223 當連 第=電阻以產生電流應力’藉以程式化該第一電阻或第二電阻，且 :無'且破致_祕物，第―輪出端或第二輸出端產生之輸出信 表不該第-電阻或第二電阻被程式化之值。 、用以 上述之發明目的以及優點可由上述之描述獲得，亦可顯而易見 之描迷或經由實施本發明來麟。本發日月之目的以及伽可藉由 範圍所界定之元細及其元狀組合麵行實施賴得。 專利 [實施方式】 為詳細說明本發明之發明内容， 明實施本發明之參考。 特提出一實施例並配合圖示來作為說 在本發明所揭露之内容中，-記憶體裝置使用一應力電流來程式化兩 多晶石夕電阻(poly-Rs)。第i圖係表示為可利賊加於兩㈣也之電流來進 行程式化之一記憶體裝置丨⑻。記憶體電路_包括—資料讀出龜搬作 為-栓鎖電路、兩程式化觸發模組顺以及1〇6、_連接模組⑽以及兩 poWs，分別為R0以及R1 ’以作為被程式化之記憶體資料。在被程式化 之前，poly-Rs R0以及R1必須要具有相同之電阻值。 〃程式化觸發模組爾以及106係、用以執行寫入操作，而連結模組ι〇8 係用以觸發讀出操作。程式化觸發模組刚以及1%係分別包括厚閘御也 _氧化P型裝置mo以及ΡΜ1，而連接模組1〇8係包括兩厚間氧化N 型裝置ΝΜ0以及麵。不過，由上述之内容可知，程式化觸發模組1〇4 與106 ’以及連接齡1G8 φ可其他電路元件來提供_的閘道功能。 資料讀出模組102係包括四個電晶體、兩個p型裝置酸與、以及兩 個N型裝置NM2與丽3。不過，由上述所揭露之技術内容可知，資料讀 出模組102亦可包括其他電路元件來提供電壓比較功能。 由於容納複數裝置之記憶體裝置必須能夠承受相當程度之電壓，此電 壓通常會高於正常操作電壓，因此，在記憶體裝置中必須使料=裝置， 0503-A30428TWF 8 200529223 以使電流應力施夠有效地流經P〇ly_RS RQ以及幻。 厚閘氧化P型裝置ΡΜ0與PM1之沒極係連接至高操作電屬， 由前述可知，此高操作賴VDDH通常高於正常猶電壓。例如，高操作 電壓VDDH為SJV，且用以達到熱載效應(h〇i 趣以)之截止電麼 (threshold voltage L2V，則此正常操作電壓為小於lv。厚閘氧化p型裝 置ΡΜ0與PM1之源極係分別連接至p〇ly_Rs R〇以及R1，且更近一步地分 別連接至厚閘氧化N型裝置ΝΜ0以及順工之源極。為了說明上述之目的， 位於厚閘氧化P型裝置PM〇與PM1之源極之控制電鮮位係分別定義為 電壓V0以及VI，且位於厚閘氧化P型裝置pM〇與pM1之間極電塵準位 係分別定義為電壓VW0以及VW1，此電壓VW0以及VW1係用以程式化 此記憶體裝置。 另外，P〇ly-RSR0以及R1係可連接至一控制電壓準位，此控制電壓準 位，例如，為電壓VSS。另外，依據電路的設計，poly_Rs R〇以及R1亦可 被直接連接至接地端。厚閘氧化N型裝置ΝΜ0以及之閘極係相互連 接在一起，且位於厚閘氧化N型裝置ΝΜ0以及胃丨之閘極電位為等於電 壓VR。厚閘氧化N型裝置ΝΜ0之汲極係連接至P型裝置PM2以及N型 裝置NM2之閘極，而厚閘氧化n型裝置nmi之汲極係連接至p型裝置pM3 以及N型裝置NM3之閘極。連結模組1〇8，係包括厚閘氧化n型裝置nmo 以及NM1，當電壓VR被設定為適當的準位時，用以傳送電壓v〇以及V1 至貧料讀出模組102之兩個輸入端。p型裝置PM2以及PM3之汲極係偶接 至一操作電壓VDDL，而P型裝置PM2以及PM3之源極係分別連接至N 型裝置NM2與NM3之汲極。N型裝置NM2與NM3之源極係連接至VSS。 P型裝置PM2以及N型裝置2之閘極係連接至p型裝置PM3之源極以及N 型裝置NM3之汲極，其中，在此連接線上之具有一輸出電壓準位為〇UT^ P型裝置PM3與N型裝置NM2之閘極係連接至p型裝置pm2之源極以及 N型裝置NM2之汲極，其中，此連接線具有一輸出電壓準位為〇UTz。 0503-A30428TWF 9 200529223 、”，為^說明上述之目的’在第_實施例中，此半導體裝置係被程式化 為2。第2A圖係表不程式化第！圖之記憶體裝置為，，〇，，時之複數端點電屡 之時序圖。如第1圖以及第2A圖所示’當電源開啟時，電壓vw〇以及VWi =準位為VDDH ’而電壓vr之準位儀近似於卿。當於一寫入操作時， 電屋VWG之準位係快速地由丨刀換至G，以允許厚_化p型裝置 PM0被導逍’而電壓VW1之準位係保持於·^。電麼釋〇之波形係表 示如：降波緣202。其後，電M v〇之準位將被提升至奶·，其波形如上 升皮所示卿與電壓V0之之大電壓差將於電阻R〇產生大電流， 、1电I1 R0乾加電流應力。當電阻R〇被施加—足狗之電流應力時，將 “ k成’人之離子地由粒子區分離至粒子邊緣，以使電阻則之電阻值 持續地下降’鱗，電卩鹰之狀態即觀為”触式化㈣gr_ed)”。者 電壓VW0之準位被切換回奶如時，其波形如上升波緣挪所示，則^ 閘乳化P型裝置PM0將停止導通。相反地，當電屋彻之準位係保持於 ^寺’厚閘氧化？型裝置顺將無法導通，而電隨將無法被施加 弟沈係表示為如第1圖之半導體電路為讀出操作時之各點賴之時序 圖。如弟1圖與第2B圖所示，當於讀出操作時，電壓VR將會升高，並波 形如上升波緣208所示。在讀出操作之前，位於輸出點〇υτ與_ ^電 解姉^未定值，其波形分別如波形210以及212所示。當電麼VR上升 至-定值時，厚難£nmg ^ v〇與Vi於輸出端ουτ食㈤ 將¥通J^別运出電屋 MV1R小於電阻幻時，而· 電縣位二端〇UT之電壓準位將小於輸出端0奶之 土 ^，貝料讀出模、组102可視為一栓鎖模組102。因此，栓錯r 組102更追使輸出端〇UTz之電驗升至卿l之并: 緣214所示，並迫使輪，、波形如上升波 靜2H 下降至VSS之準位，其波形如下降 所不。記憶體裝置之資射藉由讀取輪出端OUT之訊號來取得’
0503-A30428TWF 200529223 j出端out本質上麵持於原本被程式化於電卩聊之 102之功能，可將蝴莫組102視為-比較電路，:用：: 祕V0與V!之值，並據以產生於輪出端〇υτ之輪出電壓。㈣以比車乂 *電壓VR細錢辦(例如，_组，^ ^ ^ ^ ^ =Γ= = =-娜輪=== 電壓時，將迫 之^ 至VSS。在此實施辦，當輸出端⑽了 义2 UTZ之賴之情形係發生於電屋VR切換至vss之 二細触辦Bf，細端QUTZ之電鮮位 舉相操作之後’輸出端0UTz之電壓本質上係與輸出端⑽之電 中二讀出操作之前’輸出端ουτ與ουτζ之電_未知之狀 心田4-sf出操作時，栓鎖模組102將會繼續維持 5己=肢曰曰胞，可用以於輸出端OUT上保持，τ，或，，〇”之信號。 介签^二實施辦’記紐裝置將被程式化為”1，，。帛^圖絲示程式 _ ®之ZLte衣置為1 ’時之各端點電磨之時序圖。如第^圖以及第3Α 圖所示，當f關鱗’ M v以及VW1之準位為奶助，而電壓 〉、係近似於VSS。當於一寫入操作時，電;1 VW1之準位係快速地 DH切換至〇，以允許厚閘氧化p型裝置舰被導通，而電麼 之準位係保持於伽H。電麼W1之波形係表示如下降波緣地。盆後， =%之準轉被提升至，其波形如上升波緣綱所示。娜與 電昼VI之之大電屢差將於電阻幻產生大電流，以對電阻幻施加一電流 應力。當電阻幻被施加一足夠之電流應力時，將會造成注入之離子持續地
0503-A30428TWF 11 200529223 由粒子區&分離至粒子邊緣，以使電阻R1之電阻值持續地下降，此時，電阻 R1之狀態即被視為”被程式化(programmed)，，。當電壓vwi之準位被切換回 VDDH時，其波形如上升波緣3〇6所示，則厚閘氧化p型裝置制將停止 導通。相反地’當電壓VW0之準位係保持於奶加時，厚間氧化p型裝 置ΡΜ0將無法導通，而電阻則將無法被施加電流應力。 衣
。第係表示為如第i圖之半導體電路為讀出操作時之各點電壓之時序 圖。如第1圖與第3B_示’當於讀出操作時，電壓吸將會升高，其波 形如上升波緣308所示。在讀出操作之前，位於輪出點〇υτ與〇呢^電 塵準位仍為未定值’其波形分別如波形以及312所示。當糕呢上= 至-定值時，厚閘氧化Μ裝置麵以及刪將導通，以分別送出電屍 v〇與Vi於輪出端ουτ與〇UTz。此時，電阻Ri小於電阻助，而電ς vo^小於電I v;l。因此，輸出端〇UTz之電鮮位將低於輪㈣out之 準位。貝料讀出模组1〇2更迫使輸出端〇υτ之電壓提升至奶DL之進 位其波形如上升波緣314所示，並迫使輸出端〇υΤζ之電壓下降至似 如下降波緣316所示。記憶體裝置之倾可藉由讀取輪出 ㈣之”取得，此輸出端0UT本質上係維持於原本被程式化於電
*電麼VR信號被截止時(例如，被切換至娜），則厚閉氧化N型 :::::再導通，以切離輸出端0UT與霞V°以及輪出端⑽ ⑽ 維iU+ 換至VSS之前，當輸出端0呢之取 、、^刀、VSS時，輸出端0U丁之電壓準位則維持或跳至VDDL。— 壓相輸出物τζ之電麵增輪出端⑻⑷ 完成端咖與ουτζ之輕為未知之狀態。^ 憶體襄置之^I \ = G2將會繼續維持位於輪出端㈣之記 心 、纟"’資料項出電路搬於功能上來說，係可視為—記
0503-A30428TWF 12 200529223 憶體晶胞，可用 乂於輪出端OUT上保持，，Γ， 本發明雖以一較件每 次〇之^唬。 芦' 1路如上，然其並非用以限定本發明，任何 “此頁技^，在不脫離本發明之精神和翅内，當可做些許的更動與 潤飾’因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。 13
0503-A30428TWF 200529223 【圖式簡單說明】 第1圖係表示為依據本發明之記憶體裝置之雷路圖 第2A圖係表示為於第一實施例中之寫入操作: 笸7只园及士 ^ μ户吟之兩端 ;電壓時序圖 第2Β圖係表示為於第一實施例中之讀取操作電壓時序圖 第3Α圖係表示為於第二實施例中之寫入操作時之兩反。皮国。 第3Β圖係表示為於第二實施例中之讀取操作時之多:電廢時序圖。 【主要元件符號說明】 100〜記憶體裝置； 102〜資料讀出模纪· 1〇4、1〇6〜程式化觸發模組； 1〇8〜連接模組；、’ R0、R1〜多晶矽電阻； 卩]\40、？1\/11〜厚閘(111^]<^16)氧化？型裝置； ΝΜ0、ΝΜ1〜厚閘氧化Ν型裝置； ΡΜ2、ΡΜ3〜Ρ型裝置； ΝΜ2、ΝΜ3〜Ν型裝置； OUT、OUTz〜輸出電壓準位； VDDL、VDDH〜高位準電壓； VSS〜接地電壓； VW0、V·、VO、V：L、VK〜控制電壓。 0503-A30428TWF 14
Claims (1)
- 200529223 十、申請專利範圍： 一資料讀域組，其第-輸出端與第二輸出端係依據跨於其第 端與第二輪入端之電壓差來輪出； 輪入 端遠多㈣電阻，其第—端可連接至第—控魏鮮位，且其第-端連接至第二控制電壓準位； /、昂一 —一第二多㈣電阻，其第—端可連接至該第—控制電壓準位，且复从 一端連接至該第二控制電壓準位；以及 /、罘 之第^接^用以將該第"'多峨阻之第—端與該第二多晶矽雷阻 之弟-咖連接至該第一輪入端與該第二輪入端； 。阻 其中’該第-以及第二控制電群位係跨於該第一電 千 以產生電流應力，藉以程式傾記紐電路；以及 …4一錢 輸出產生之 路，^如销叙可喊金缝解導體之記憶體電 :二為祕雜係經由—”则電晶體而施加於該第 之該弟一端或該第二電阻之該第一端。 踗，ϋ申請專利範圍第1項所述之可程式金屬氧化半導體之記憶體電 /、該Ρ型Mos電晶體係為一厚閘氧化M〇s電晶體。 路，==圍第1項所述之可程式金屬氧化半導體之記憶體電 ”中該弟一控制《準位係高於該資料讀出模組之操作電犀 路二财1項所述之可程式金魏化铸體之i憶體電 略具中，該弟一控制電鮮位係為接地準位。 6·如申請翻範圍第丨項所述之可程式金屬氧化半導體 路，其中，該第-輪出端«第二輸出端產生之該輪出信號係為邏 0503-A30428TWF 15 200529223 或邏輯零(〇)。 7·如申請翻範㈣述之可程式 路，其中，該資料讀出模組之該第—與 ”屬减半導體之記憶體電 8·如申請專利範圍S 1項所述之 别出端之輪出信號係為互補。 路，其中，該連接模組具有兩N齡 ;、金屬氧化半導體之記憶體電 第三控制電壓準位。 /兩N型叙置之閘極係耦接至一 9·如申請專利範圍第丨項所述 路，其中，編《置係物氧化化半導體之記憶體電 10_種可釭式化金屬氧化半導體之記憶體電路之方 體電路包括:—f«錢組，具有第-與第二輸人端以及rH 端，一第一與第二多晶矽電阻，其 4夕個輸出 且，其第二端均_至第二電鲜位，从 ㈣[丰位 斗外々θ 運接核組’用以將該第一蛊 相二多晶㈣阻之第-端分別連接至該龍讀出模組之該第—血^ 輸入端，該方法包括下列步驟： 、/ ~ 關___該連接模組之功能，用以切離該第一多晶石夕電阻之 -端與該資料模組之該第-輸人端之連接，且，用以娜該第二多晶残 阻之該第一端與該資料模組之該第二輸入端之連接； 施加該第-控制電壓於該第-或該第二多晶㈣阻之該第—端；以及 由该第-或該第二多晶魏阻之該第—端移除㈣ieve)該第_控制電 壓。 I 11.如申請專利範圍第10項所述之可程式化金屬氧化半導體之記憶體 電路之方法，其中，該方法更包括由該資料讀出模組之該等輸出端取得一 或多個輸出信號，用以表示該第一或第二多晶矽電阻是否已被程式化。 12·如申請專利範圍第11項所述之可程式化金屬氧化半導體之記憶體 電路之方法，其中，更包括下列步驟： 致能(enable)該連結模組，用以將該第一多晶矽電阻之該第一端連接至 0503-A30428TWF 16 200529223 該資料讀出模組之該第—輸入端，且，將該第二多晶石夕電 接至該資料讀出模組之該第二輸入端；以及 阻之該第一端連 一產生第電壓用以表示該第一或第二電阻已經被程式化；其中，該方 法係以比b㈣—輸人端與該第二輪人端之電縣來程式化該第一或 電阻。 一 13·如申請翻顧第1()項鱗之可程式化金魏化半賴之記憶體 #之方法，其中，該第一控制«準位係經由- P型MOS電阻施加於該 弟或该第二多晶石夕電阻，以產生電流應力。雷敗如巾物1 細第1G項輯之可程式化金魏化半導體之記憶體 ' ”中，δ亥第一電壓準位係高於該資料讀出模組之操作電壓。 15.如申明專利範圍第1〇項所述之可程式化金屬氧化半導體之記憶體 “之方法，其中，該第二電壓準位係為一接地準位。 16_ 一種可程式金屬氧化半導體之記憶體電路，包括·· #一 一第—多日日日㈣阻，其第—端係可_至-第-控制電壓準位，且其 弟一端係耦接至一第二控制電壓準位；以及 /、 -第二多晶石夕電阻，其第_端係可祕至該第—控制電鮮位，且豈 弟二端係耦接至該第二控制電壓準位；二&加於°㈣—或该第二多晶々電阻之該第-與該第二控制電壓 辦雷=用以於韻—或該第二多晶硬電阻產生1流應力，以程式化該記憶 體電路。 攸，1甘\如巾請專利範圍第16項所述之可程式金屬氧化半導體之記憶體電 路’-中’該第-控制電壓準位為3·3ν。 ★巾明專·圍第16項所述之可程式金屬氧化半導體之記憶體電 路’更包括： 2、貞(lateh)電路’其第_輸出端與第二輸出端魏據跨於其第一輸入 鈿，、弟二輸入端之電壓差來輸出； 0503-A30428TWF 17 200529223 其中，該第一與該第二輸入端係可連接於該第一與該第二電阻之輸入 端，用以使該栓鎖模組之該第一或該第二輸出端產生輸出信號，以表示該 第一或第二多晶矽電阻之被程式化值。 19.如申料利觀第18項所述之可程式金屬氧化半導體之記憶體電 路，其中，更包括一連接模組具有兩N型電晶體，該兩N型裝置之閘極均 耦接至第三控制電壓準位，用以將該第一多晶矽電阻之該第一端連接至該 栓鎖模組之該第-輸人端，且’將該第二多㈣電阻之該第—端連接至該 栓鎖模組之該第二輸入端。 2〇·如申請專利範圍第16 _述之可程式金屬氧化半導體之記憶體電 路，其中，更包括-程式化觸發模組，係用以將該第一控制電鮮位耦接 至該第一或該第二多晶矽電阻之該第一端。 21.如申請專利範圍第2〇_述之可程式金屬氧化半導體之記憶體電 路，其中，該程式化觸發模組係為一 ？型^1〇3裝置。 22· —種可程式記憶體晶胞，包括： 一弟一多晶石夕電阻，可施加一預定電流，·以及 -第二多晶㈣阻，係與該第—多晶有阻具有相同之結構，並可施 加該預定電流； 其中’當該預定電流僅施加於該第-多㈣電阻時，該第—多晶石夕電 狄電阻值係低於未施加預定電流之該第二多㈣電阻之電阻值，用以程 式化該記憶體晶胞。 如申請專利範圍第22項所述之可程式記憶體晶胞，其中，更包括 破置，用以讀取已被程式化之該記憶體晶胞。 从如中請專利細f 23項所述之可姉咖晶胞，其中，該裝置 =出端與第二輸出端係依據跨於其第-輸入端與第二輸入端之電壓 -=信號;其中，該第一與該第二輸入端係可連接於該第-與該第 —卩之輸人端’用以使該栓鎖模組之該第—或該第二輪出端產生輸出信 °5〇3-A3〇428TWF 200529223 號，以表示該記憶體晶胞之被程式化值。 25. 如申請專利範圍第22項所述之可程式記憶體晶胞，其中，更包括 一裝置用以施加該預定電流於該第一多晶矽電阻。 26. 如申請專利範圍第22項所述之可程式記憶體晶胞，其中，該第一 與該第二多晶矽電阻並不具有與該第一或該第二多晶矽電阻相符合之自行 對準石夕化物金屬(salicide)。0503-A30428TWF 19
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/784,705 US7079412B2 (en) | 2004-02-23 | 2004-02-23 | Programmable MOS device formed by stressing polycrystalline silicon |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200529223A true TW200529223A (en) | 2005-09-01 |
| TWI297495B TWI297495B (en) | 2008-06-01 |
Family
ID=34861510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093129575A TWI297495B (en) | 2004-02-23 | 2004-09-30 | Programmable mos device formed by stressing polycrystalline silicon |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7079412B2 (zh) |
| TW (1) | TWI297495B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI711156B (zh) * | 2016-05-18 | 2020-11-21 | 南韓商三星電子股份有限公司 | 使用深次微米應力效應和近接效應來製造高效能標準晶胞的方法及調整數位電路的時序的電腦程式產品 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7760538B1 (en) * | 2008-03-04 | 2010-07-20 | Xilinx, Inc. | Non-volatile SRAM cell |
| US7785979B2 (en) * | 2008-07-15 | 2010-08-31 | International Business Machines Corporation | Integrated circuits comprising resistors having different sheet resistances and methods of fabricating the same |
| GB2466774B (en) * | 2008-12-30 | 2011-08-31 | Wolfson Microelectronics Plc | Circuits for biasing/charging high impedance loads |
| US9368208B1 (en) * | 2015-04-20 | 2016-06-14 | Board Of Regents, The University Of Texas System | Non-volatile latch using magneto-electric and ferro-electric tunnel junctions |
| EP3826017B1 (en) | 2019-11-22 | 2024-01-24 | Imec VZW | Non-volatile sram device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4943538A (en) * | 1986-05-09 | 1990-07-24 | Actel Corporation | Programmable low impedance anti-fuse element |
| US5334880A (en) * | 1991-04-30 | 1994-08-02 | International Business Machines Corporation | Low voltage programmable storage element |
| US6208549B1 (en) * | 2000-02-24 | 2001-03-27 | Xilinx, Inc. | One-time programmable poly-fuse circuit for implementing non-volatile functions in a standard sub 0.35 micron CMOS |
| US6445606B1 (en) * | 2001-05-10 | 2002-09-03 | Koninklijke Philips Electronics N.V. | Secure poly fuse ROM with a power-on or on-reset hardware security features and method therefor |
| US6436738B1 (en) * | 2001-08-22 | 2002-08-20 | Taiwan Semiconductor Manufacturing Company | Silicide agglomeration poly fuse device |
-
2004
- 2004-02-23 US US10/784,705 patent/US7079412B2/en not_active Expired - Fee Related
- 2004-09-30 TW TW093129575A patent/TWI297495B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI711156B (zh) * | 2016-05-18 | 2020-11-21 | 南韓商三星電子股份有限公司 | 使用深次微米應力效應和近接效應來製造高效能標準晶胞的方法及調整數位電路的時序的電腦程式產品 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050185441A1 (en) | 2005-08-25 |
| TWI297495B (en) | 2008-06-01 |
| US7079412B2 (en) | 2006-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101528209B1 (ko) | 어레이 내의 멤리스터 디바이스를 스위칭하기 위한 방법 및 회로 | |
| CN107995976B (zh) | 随机数发生器 | |
| CN111435603A (zh) | 储存单元 | |
| EP3174061B1 (en) | Memory circuit provided with bistable circuit and non-volatile element | |
| WO2012067660A1 (en) | Method and circuit for switching a memristive device | |
| US10164641B2 (en) | Magnetoelectric computational devices | |
| TW200529223A (en) | Programmable mos device formed by stressing polycrystalline silicon | |
| Ono et al. | A disturbance-free read scheme and a compact stochastic-spin-dynamics-based MTJ circuit model for Gb-scale SPRAM | |
| Chen et al. | Improving high resistance state in one-transistor-one-resistor (1T1R) structure resistance random access memory with a body-biased method | |
| CN113451502B (zh) | 多功能磁性随机存储单元、方法、存储器及设备 | |
| Amer et al. | Design techniques for in-field memristor forming circuits | |
| CN101894910A (zh) | 基于非化学剂量比的氮氧硅的双极阻变存储器及制备方法 | |
| US20110188290A1 (en) | Semiconductor devices including variable resistance materials and methods of operating the same | |
| CN105957806B (zh) | 用于减少非易失性存储器中数据残留的方法 | |
| TWI242216B (en) | Programmable MOS device formed by hot carrier effect | |
| Lupo et al. | Analysis of parasitic effects in filamentary-switching memristive memories using an approximated verilog-a memristor model | |
| Auluck et al. | Circuit models for ferroelectrics—Part I: Physics of polarization switching | |
| Li et al. | Two kinds of novel hybrid memristor-CMOS XOR gates and full adder circuits | |
| US12375084B2 (en) | Spin-charge conversion based spin logic device | |
| TW546660B (en) | Current-mode sense amplifier with low power consumption | |
| Liraz et al. | Role of temperature in valence change memory devices | |
| Suryavanshi et al. | Implementation and Parametric Analysis of Memristor Models–Comparative Study | |
| TW463330B (en) | Reading method of dual-bit NROM cell | |
| Ionescu | Experimental Details of a Steep-Slope Ferroelectric InGaAs Tunnel-FET With High-Quality PZT and Modeling Insights in the Transient Polarization | |
| Hu et al. | TCAD Simulation on Random Telegraphy Noise and Grain-Induced Fluctuation of 3D Nand Cell Transisitors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |