TW200423632A - Device and method for adjusting the frequency of the timing signal - Google Patents

Device and method for adjusting the frequency of the timing signal Download PDF

Info

Publication number
TW200423632A
TW200423632A TW092110078A TW92110078A TW200423632A TW 200423632 A TW200423632 A TW 200423632A TW 092110078 A TW092110078 A TW 092110078A TW 92110078 A TW92110078 A TW 92110078A TW 200423632 A TW200423632 A TW 200423632A
Authority
TW
Taiwan
Prior art keywords
clock signal
frequency
output
network
generator
Prior art date
Application number
TW092110078A
Other languages
English (en)
Other versions
TWI221369B (en
Inventor
His-Chih Peng
Mike Duh
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to TW092110078A priority Critical patent/TWI221369B/zh
Priority to US10/799,488 priority patent/US7411906B2/en
Application granted granted Critical
Publication of TWI221369B publication Critical patent/TWI221369B/zh
Publication of TW200423632A publication Critical patent/TW200423632A/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/40Constructional details, e.g. power supply, mechanical construction or backplane
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688Change of the master or reference, e.g. take-over or failure of the master

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

200423632 五、發明說明(1) 發明所屬之技術領域 本案係關於一種時脈信號頻率控制方法及應用該方法 之網路交換器,特別是一種會隨著所有輪出入埠之狀態而 改變實脈信號頻率的控制方法及相對應之網路交換器。 發明之先前技術 請參見第一圖,其係一目前常用網路交換器1之内部 功能方塊示意圖,由圖中可清楚看出,其主要具有一控制 晶片10 ’而該控制晶片10具有交換矩陣電路l〇〇(Switch
Matrix)、複數個媒體存取控制器i〇1(Medi a Access control 1 er ’ MAC)、内喪式記憶體1 〇2以及鎖相迴路時脈 信號產生器1 0 3等單元,其中該鎖相迴路脈波產生器丨〇 3係 參考一外部時脈產生源11而產生晶片内部其它單元所需之 時脈信號。 而由於網路交換器係供多部具有網路卡介面之網路節 點(例如個人電腦)進行連接,因此每個媒體存取控制器 101係連結至一對應輸出入埠之實體裝置12,透過該實體 ,置1i,媒體存取控制器101係可與其相對應之網路節點 ,成,料傳輸。但雖^每個輯節點之網路卡頻寬有可能 同、’以目則常見之網路卡頻寬規格來說,每個實體 =十31連結至二種可能頻寬(10/1〇〇/1〇〇〇心/5)之網路 卡或疋處於未連結之狀態。但是,為了符合所有可能之高
200423632 五、發明說明(2) 速傳輸同時進行所需之總頻寬,製造者便只能將每個輸出 入埠之最高可能頻寬列入考慮,進而評估出該鎖相迴路脈 波產生器1 〇 3所產生之時脈信號頻率。舉例來說,以常見 具有24個輸出入埠之網路交換器而言,其中有兩個輸出入 璋可支援三種傳輸速率(1〇/10〇/1〇〇〇肋/3),而其它22個 輸出入埠則可支援兩種傳輸速率(10/100Mb/S),因此設計 者利,鎖相迴路脈波產生器1 〇3所輸出時脈信號之頻率, 必須符合當所有輸出入埠全部操作於最高頻寬(即2個 00jM^)/s,22個1 〇〇Mb/s)時之所需,因此,習用鎖相迴路 二1 not器!03便需固定持續輸出一高頻時脈信號(例如頻 1(Ut择來供晶片内部其它單元使用,使得控制晶片 此將造成網路交換号一吉卢於一^頂°又之取间而求但如 進而產生易當機盘耗電兩熱狀態且消耗功率過大, 為發展本案之之缺失’而如何改善此一缺失,係 發明内容 本案係為一種時脈信號頻率 交換器上,該網路交換 :用於-網路 號產生器,該控制方法個輸出入埠與-時脈信 中之實際進行資料傳輪之輸出2二f丄根據該等輸出入埠 制信號至該時脈信號產生 入車數1而相對應輸出一控 該控制信號之變化而改i 及該時脈信號產生器因應 又复其輪出時脈信號之頻率。 200423632 五、發明說明(3) 根據上述構想,本案所述之時脈信號頻辟 其中實際進行資料傳輸之輸出入埠數量係為輕 數量減去未連接有網路節點之輸出入埠數量。 根據上述構想,本案所述之時脈信號頻辟 其中該時脈信號產生器係因應該實際進行資步 入埠數$之增加而增加所輸出時脈信號之頻碎 根據上述構想,本案所述之時脈信號頻碑 其中該時脈信號產生器係因應該實際進行資步 入璋數里之減少而降低所輸出時脈信號之頻等 本案之另一方面係為一種時脈信號頻率挡 用於一網路交換器上,該網路交換器具有複藥 與時脈^號產生器,該控制方法包含下列步 等輸出入埠資料傳輸速率之實際狀態而相對應 化號至該時脈信號產生器;以及該時脈信號產 控制信號之變化而改變其輸出時脈信號之頻率 根,上述構想,本案所述之時脈信號頻率 其$該等輪出入埠資料傳輸速率之實際狀態係 路節點之輸出入埠之實際傳輸速率之總和。 根據上述構想,本案所述之時脈信號頻率 其中該時脈信號產生器係因應該實際傳輸速率 加而增加所輪出時脈信號之頻率。 根f上述構想,本案所述之時脈信號頻率 其中該時脈信號產生器係因應該實際傳輸速率 少而降低所輸出時脈信號之頻率。 i控制方法, 1出入埠之總 •控制方法, •傳輸之輪出 : 〇 •控制方法, 傳輪之輪出 〇 帝J方法,應 •個輪出入埠 驟:根據該 輸出一控制 生器因應該 控制方法, 為連接有網 控制方法, 之總和之增 控制方法, 之總和之減 ’應用於複數個 ih入埠,其係供 11 ’其係產生一 及一連結狀態偵 據該等輸出入埠 控制信號至該時 器輸出時脈信號 器’其中該時脈 器。 器’其中該連結 減去未連接有網 結數量來改變該 器,其中該連結 入埠之實際傳輸 時脈信號之頻 後明顯的。由於 目以及正在使用 明可以讓時脈產 調整到夠符合當 先將時脈訊號頻 實際需求頻率低 200423632 五、發明說明(4) 本案之又一方面係為一種網路交換器 網路節點之信號傳輸,其包含:複數個輪 該等網路節點進行連接;一時脈信號產^ 時脈信號供網路交換器中之元件運用;以 測裔’信號連接至該等輸出入埠,其係根 與該等網路節點之實際連結狀態而輸出〜 脈信號產生器,進而改變該時脈信號產 之頻率。 $ 根據上述構想,本案所述之網路交換 信號產生器係為一鎖相迴路時脈信號產生 ▲根據上述構想,本案所述之網路交換 狀^读測器係根據該等輸出入埠之總數量 路節點之輪出入埠數量所得致之一實際連 時脈信號產生器輸出時脈信號之頻率。 &根據上述構想,本案所述之網路交換 狀,偵測器係根據連接有網路節點之輸出 ^率之總和來改變該時脈信號產生器輪出 太恭知技術相比較,本發明之優點是 中χ會根據正在使用中之輸出入埠的數 出入埠的即時傳輸速率,因此本發 時S=出之時脈訊號的頻率,可以只要 率調,而不用再如習知技術般預 】所有可能需求的上限。藉此,當 200423632
於需求頻率上限時,本發明便可以透過降低頻率,進而降 低溫度並減少功率消耗。 簡單圖式說明 本案得藉由下列圖式及詳細說明,俾得一更 入之了 解: / 第一圖··其係一目前常用網路交換器之内部功能方塊示意 圖。 第一圖·其係本案方法所應用於上之一網路交換器功能方 塊示意圖。 、σ 第三圖,其係本案所發展出控制方法之第二較佳例步 驟流程示意圖。 、 第四圖’其係本案所發展出控制方法之第二較佳實施例步 驟流程示意圖。 、 本案圖式中所包含之各元件列示如下 網路交換器1 父換矩陣電路1 0 0 内嵌式記憶體1 〇 2 外部時脈產生源11 網路交換器2 控制晶片1 0 媒體存取控制器1 〇 1 鎖相迴路時脈信號產生器1 0 3 實體裝置12 控制晶片2 0
200423632 五、發明說明(6) 交換矩陣電路200 媒體存取控制器201 内肷式記憶體2 0 2 鎖相迴路時脈信號產生器2 0 3 連結狀態憤測為2 0 4 外部時脈產生源2 1 實體裝置22 基本程序31-34 & 41 -44 實施方式 。請參見第二圖,其係本案方法所應用於上之一網路交 換器功能方塊不意圖,其中網路交換器2主要具有一控制 晶片20,而該控制晶片20具有交換矩陣電路2(^〇(Switch Matnx)、複數個媒體存取控制器2〇1(MAC)、内嵌式記憶 體202以及鎖相迴路時脈信號產生器2〇3等單元,立中該鎖 相迴路脈波產生器203係參考一外部時脈產生源以與一連 結狀邊Ί則器204而產生晶片内部其它單元所需之時脈信 號。其中連結狀態偵測器204係信號連 控制器201CMAC),藉以得知夂徊诚胁+ 丨u承瓶仔取 ..^ ^ ^ ^ 稽侍夫各個媒體存取控制器201 (MAC) 與^目對應:體裝置22所組成之輸出入琿之連結狀態。舉 兄’二㊉見具有24個輸出入埠之網路交換器而言其 中有兩個輸出入埠可支援三種傳輸速率 (10/1 00/1 000Mb/S),而其它22 個輸 傳輸速率(10/l〇〇Mb/S)。雖麸捭制曰兩種 付當所有輸出入埠全部摔;必須具備有可應 22個10_時所需處取:;寬(即2個10_々與 7而蜒理迷度,但實際之使用狀態卻不常 五、發明說明(7) G = 輸出入槔通常不會被完全插滿,配 夏君得輪迷率僅有l〇Mb/s之網路+ ^ . 在,而且當傳輸速率為10_ 罔2腦依然^子 未普及。所以,本案利用一連4;:卡的個人電腦亦, 出-控制信號至該A:;脈;=實際連結狀態來: 機動地調整該鎖相迴路時產生器2〇3,進而可 號之頻率,進而達到避免高所輸出時脈信 再請參見第三圖,其係:;2過大之缺失。 較佳實施例步驟流程示咅圖,;、人"展出控制方法之第一 該控制方法包含下列步纟=五個基本程序3卜34。 出入埠中之實際進行;;傳態偵測器根據該等輸 號至該時脈信號產生匕而相對應輸出-控制信 制信號之變化而改變复於 μ時脈彳§號產生器因應該控 每隔-預定時間進行將信號之頻率。其中主要係 路節點之輸出入埠數量=^ ^之總數量減去未連接有網 資料傳輸之輸出入蟑數作,進而得出一實際進行 路交換器而言,通常24個〆=吊見具有24個輸出入埠之網 因此實際進行資料傳輪入埠通常不會被完全插滿, 能,而根據此-數量便埠數量為G至24皆有可 控制信號至該時脈作應出一工作頻率,進而發出一 該工作頻率。如此二夹U產生器而使其輸出時脈信號操作於 際連結狀態來機動地之網路交換器2便可根據實 力正該鎖相迴路時脈信號產生器2 〇 3 200423632 五、發明說明(8) 所輸出寸脈L號之頻率,進而達到避免高熱與耗能過大之 =失。=於鎖相迴路時脈信號產生器20 3改變輸出時脈俨 法,為能避免因短時間内因頻率變化過劇°而 t致根據該時脈信號進行操作之元件產生錯誤,鎖相 時脈彳s j產生器203應該緩步漸進地進行頻率之改變。 再請參見第四圖,其係本案所發展出控制方 較佳實施例f驟流程示意圖,包含四個基本程序41-44。一 其中主要係每隔一預定時間進行實際連接 : = : = 之總和計算,進而得出當 = : ’以常見具有24個輸出入埠之 免,因此實際進行資料傳輸之傳輸速率 5_^=頻 +叫〇+〇*1〇〇+Ρ*1 000,而㈣mp=24,而根據手此為 便可對應出一工作頻率,進而發出一杵 號產生器而使其輸出時脈信號操作“ ;J該:,信 ,整該鎖相迴路時脈信號產生器2 〇 3所輪出 = 率,進而達到避免高熱與耗能過大之缺失。彳。遽之頻 綜上所述,本案係根據所有輸出入埠之 及其實際傳輸速度等資訊,進而可機動杜不、連、、·°狀也 時脈信號產生器所輸出時脈信號=鎖相迴路 熱與耗能過大之缺失。故本案發明而達到避免高 任施匠思而為諸般修飾,然皆不脫如 =二=人= 保護者。 W申味專^圍所欲 200423632 圖式簡單說明 第一圖:其係一目前常用網路交換器之内部功能方塊示意 圖。 第二圖:其係本案方法所應用於上之一網路交換器功能方 塊示意圖。 第三圖,其係本案所發展出控制方法之第二較佳實施例步 驟流程示意圖。 第四圖,其係本案所發展出控制方法之第二較佳實施例步 驟流程示意圖。
第13頁

Claims (1)

  1. 200423632 六、申請專利範圍 1 · 一種時脈信號頻率柝告丨| 該網路交換器具有:‘個:f用於-網路交換器上, 該控制方法包含下列步:輸出入埠與-時脈信號產生器, 數旦:出入埠中之實際進行資料傳輪之輸出入:t· 里兮B# )二兩出一控制信號至該時脈信號產生器;以 該時脈信號妄斗装〇 ’从及 出時脈信號之頻率。應該控制信號之變化而改變其輪 直^ 1; $巧ί圍第1項所述之時脈信號頻率控制方法, 2 j去未連接有網路節點之輸出入埠數量。 之、、息 其ΐΠί:範圍第1項所述之時脈信號頻率控制方法, 人埠:量二:Γ產生器係因應該實際進行資料傳輸之輪出 4如_ 4 i /丨而增加所輸出時脈信號之頻率。 其第1項所述之時脈信號頻率控制方法, 乂:id 係因應該實際進行資料傳輸之輸出 5 一 v 降低所輸出時脈信號之頻率。 b.一種時脈信號頻率控制方 該網路交換哭呈古、· I: f 應、用於一網路交換器上, 該抑制方法;1複數個輸出入埠與一時脈信號產生器, 〆徑制方法包含下列步驟·· 輸出:: t資料傳輸速率之實際狀態而相對應 控制“唬至該時脈信號產生器;以及 出時生器因應該控制信號之變化而改變其輸 6.如申請專利範圍第5項所述之時脈信號頻率控制方法,
    第14頁 200423632 六、申請專利範圍 ί = 入瑋資料傳輸速率之實際狀態係為連接有網 路即”=輸出入埠之實際傳輸速率之總和。 7立:::ί :範圍第6項所述之時脈信號頻率控制方法, I、 π = /二σ魂產生器係因應該實際傳輸速率之總和之> 加而增=所輸出時脈信號之頻率。 曰 8立ΐ : 圍第6項所述之時脈信號頻率控制方法, 少:降低所,出時脈信號之頻率。 羊之〜和之減 9其包:肩路父換器,應用於複數個網路節點之信號傳輸, ί ϋ輪出入埠,其係供該等網路節點進行連接· 連、、”狀態偵測器,信號連接續等輪 甘 根據該等輸出入蟑與該等網路節:^ 出一控制信號;以及 间之只丨不運結狀恶而輪 一時脈信號產生器,其係根 之該控制信號來改變 來自^連、、、口狀態偵測器 時脈信號係供網路脈信號的頻,,在此該 η.如申請專利範圍第件運用。 信號產生器係為—鎖:2二::路交換器中該時脈 II. 如中請專利範圍第迴路Γ號產生器。 狀態偵測器係根據該等j:V 5網路交換器’ *中該連結 路節點之輸出入埠;量:二:之3減去未連接有網 r如信申號λ生器輪出時頻π數量來改變該 W第9項所述之網:交換器,其中該連結 200423632
    第16頁
TW092110078A 2003-04-29 2003-04-29 Device and method for adjusting the frequency of the timing signal TWI221369B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW092110078A TWI221369B (en) 2003-04-29 2003-04-29 Device and method for adjusting the frequency of the timing signal
US10/799,488 US7411906B2 (en) 2003-04-29 2004-03-12 Method for optimizing frequency of clock signal and network switch using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092110078A TWI221369B (en) 2003-04-29 2003-04-29 Device and method for adjusting the frequency of the timing signal

Publications (2)

Publication Number Publication Date
TWI221369B TWI221369B (en) 2004-09-21
TW200423632A true TW200423632A (en) 2004-11-01

Family

ID=33308918

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092110078A TWI221369B (en) 2003-04-29 2003-04-29 Device and method for adjusting the frequency of the timing signal

Country Status (2)

Country Link
US (1) US7411906B2 (zh)
TW (1) TWI221369B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI420279B (zh) * 2007-12-31 2013-12-21 Hon Hai Prec Ind Co Ltd 網路超頻控制電路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4532421B2 (ja) 2006-02-27 2010-08-25 アラクサラネットワークス株式会社 ネットワーク中継装置
JP4786371B2 (ja) * 2006-02-27 2011-10-05 アラクサラネットワークス株式会社 ネットワーク中継装置
GB2450564B (en) 2007-06-29 2011-03-02 Imagination Tech Ltd Clock frequency adjustment for semi-conductor devices
US7983374B2 (en) * 2007-09-28 2011-07-19 Integrated Device Technology, Inc. Methods and systems for providing variable clock rates and data rates for a SERDES
US8184539B2 (en) * 2007-12-17 2012-05-22 Broadcom Corporation Method and system for controlling a clock frequency in a network device based on aggregate throughput of the device
US8190944B2 (en) * 2009-12-11 2012-05-29 Ati Technologies Ulc Device configured to switch a clock speed for multiple links running at different clock speeds and method for switching the clock speed
US9490035B2 (en) 2012-09-28 2016-11-08 SanDisk Technologies, Inc. Centralized variable rate serializer and deserializer for bad column management
US8897080B2 (en) * 2012-09-28 2014-11-25 Sandisk Technologies Inc. Variable rate serial to parallel shift register

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6298067B1 (en) * 1998-05-01 2001-10-02 3 Com Corporation Distributed arbitration scheme for network device
US6317804B1 (en) * 1998-11-30 2001-11-13 Philips Semiconductors Inc. Concurrent serial interconnect for integrating functional blocks in an integrated circuit device
US6442137B1 (en) * 1999-05-24 2002-08-27 Advanced Micro Devices, Inc. Apparatus and method in a network switch for swapping memory access slots between gigabit port and expansion port
CN1202450C (zh) 1999-10-28 2005-05-18 威盛电子股份有限公司 可程序化频率与偏移的锁相环时钟产生电路
KR100454681B1 (ko) * 2002-11-07 2004-11-03 한국전자통신연구원 프레임 다중화를 이용한 이더넷 스위칭 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI420279B (zh) * 2007-12-31 2013-12-21 Hon Hai Prec Ind Co Ltd 網路超頻控制電路

Also Published As

Publication number Publication date
US20040218634A1 (en) 2004-11-04
TWI221369B (en) 2004-09-21
US7411906B2 (en) 2008-08-12

Similar Documents

Publication Publication Date Title
CN104322033B (zh) 使用第二协议的扩展功能结构来控制第一协议的物理链路
Banerjee et al. Acceleration of the universe with a simple trigonometric potential
CN207518573U (zh) 可重配置发射机
CN106774767A (zh) 串联供电芯片和系统、虚拟数字币挖矿机、及服务器
CN105743820A (zh) 一种基于arm+fpga架构的列车以太网交换机
CN103765345A (zh) 用于降低平台中空闲链路功率的方法和装置
TW201202938A (en) Reducing simultaneous switching outputs using data bus inversion signaling
CN106603358B (zh) 一种基于mlvds接口的快速总线系统和实现方法
JP2011176816A5 (ja) オンダイ終端回路、及び終端インピーダンスを提供する方法
Daly et al. Through the looking glass-2020 edition: Trends in solid-state circuits from ISSCC
TW200423632A (en) Device and method for adjusting the frequency of the timing signal
CN104331144A (zh) 一种实现电力终端低功耗的方法
CN206148141U (zh) 存储器电源时序控制芯片
CN104991880B (zh) 一种基于pci‑e接口的fc‑ae‑asm通讯板卡
CN109947376A (zh) 一种基于fpga实现的多协议接口固态存储系统
CN107438809A (zh) 用于生成输出使能信号的控制电路以及相关系统和方法
CN106775491A (zh) 数据处理方法及存储设备
TWI247209B (en) Method and apparatus for communicating between integrated circuits in a low power mode
CN105631129B (zh) 一种基于OpenPOWER平台的电源电路设计方法
US7908497B2 (en) Communication bus power state management
US10595446B2 (en) Optimized and intelligent fan control mechanism inside rack system
CN106200734B (zh) 电压生成装置
CN105281782B (zh) 通用串行器架构
CN203057095U (zh) 全可编程任意波形发生器
CN108984446A (zh) 基于fpga原语的phy接口及fpga芯片

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent