TW200416998A - Method for allocating spare cells in auto-place-route blocks - Google Patents

Description

200416998 五、發明說明（1) 本專利申請聲明暸美國優先權，其申請的申請系列號 為：1 0/3 73 9 8 9，申請日期為20 03年2月25日，標題為《自 動配置和佈線模組中備用細胞的配置方法》。 [發明所屬之技術領域] 本發明主要涉及積體電路中電路細胞的自動配置和佈 線方法，更確切地說，是涉及一種積體電路備用細胞的空 間配置方法。 [先前技術] 為更全面理解本發明内容，在此首先解釋與積體電路 设计有關的四個概念··功能模組尺寸與良率之間關係、積 體電路設計的分級結構、自動配置和佈線工具 (APR-auto - place-route tools)的使用、積體電路設計 工程更改（ECs-engineering changes)時備用細胞的使 用〇 對 成本。 率。在 個獨立 路晶粒 缺陷， 良率指 決 寸。原 積體電 影響積 半導體 的積體 時，晶 就導致 具備正 定良率 路來說，當前一 體電路成本的一 晶圓上 電路晶 圓就會 p車列中 積體電路 粒（d i e )-被分割成 因是 曰曰 一定百分 苇功能晶粒數與 的一個重要因素 圓缺陷在整個晶 以導致一個獨立 直存在的市場壓力就是降低 個很大因素就是積體電路良 以一維陣列的方式被製成多 •當晶圓處理後製成積體電 單獨的晶粒。由於晶圓存在 比的晶粒不具備應有功能。 所生產總晶粒數之比。 是晶圓上每個獨立晶粒的尺 圓上是相對均勻分佈的，且 的晶粒失去正常功能。因此 200416998 五、發明說明（2) ----—- 當單個晶粒尺寸增大時，一個晶粒含有一個或多個缺 ，致^去正常功能的概率將相應增加。一個極端的情況 是 個曰曰粒尺寸大到占據整個晶圓，此時在晶圓上σ At 存！：ΐ晶教’這將導致良率接近於零。，定晶粒尺ϊ: :=ί因素是設計人員能夠放置到晶粒上的積體電路設 4方案中包含的電路元件密度。 士當工程師設計一個諸如微處理器之類複雜積體電路 日守，、他們採用分級方法。具體情況是，他們將設計方案分 解成連接在—起後形成該設計方案的多個高級元件。高級 元件=可進一步分解成連接在一起組成高級元件的更小元 ^ 這種分級分解方法可依此繼續進行，以致於最後獲得 分解結構的多個等級。這種分級結構的優點是可控制複雜 设计方案的過程並可達到設計目標。分級結構方法的另一 優點是允許不同工程師設計該設計方案中的不同元件。 最高級情況是，設計方案有通常稱為"功能模組”的多 個元件組成，且這些功能模組連接在一起形成積體電路。 例如：微處理器由諸如算術邏輯單元、暫存器檔、快取記 憶體’浮點單元、指令轉譯器等之類功能模組組成。功能 模組含有連接到一起以形成微處理器設計方案的輸入、輸 出端。 功能模組由通常稱為π細胞（c e 1 1 )’’的多個更小元件組 成。例如：細胞可為邏輯閘（如：AND、OR、NAND、N0R邏 輯），正反器' 多工器、暫存器、比較器、計數器等。這 些細胞含有連接到一起以形成功能模組的輸入、輪出端。

200416998

五、發明說明（3) 它們可為選自於共用細胞庫中的標準細胞，也可為用戶自 行設計細胞。 曰工程師設計模組時，正常情況下他們首先考慮的問題 疋模組中需包括什麼細胞及模組中這些細胞之邏輯連接， ，就是哪個輸入端應連接到哪個輸出端。隨後考慮的問題 是如何將所包含的這些細胞具體放置到模組内及如何將它 們的輸入、輸出端連接到一起。本質上說，可採用兩種方 法將這些細胞放置到功能模組内。一種方法是設計人員自 各細胞放置到功能模組内。這種類变的功能模組通常 ^ 用戶設計模組。用戶設計模組的一個實例就是諸如動 二思機存取圮憶體（DRAM )細胞之類的高密度記憶體細 將功能模組各細胞具體放置的 法是採 輔=計軟體工具。這些工具通常指自動配置和〇 摇A 6 &且由自動配置和佈線工具放置的功能模組通常 :自，配置和佈線功能模組（apr pR工具 定， σ)，有關如何將這些細胞連接到一起的規 放置細二：具所要放置細胞的功能模組邊界。ApR工具 接資訊=:T能密集放置’ @時還要考慮到佈線所需马 ^挺組具體配置圖或放置圖及連接細跑輪人_ 出柒所用線路的具體位置規格。 衔入輕 時，=:下，：；？工具用戶規定APR模組邊界輸/ '面積5又置為比模組所有單獨細胞的面積總手 200416998 五、發明說明（4) 約大5/β到15/。。沒些多餘面積，或稱作，，富餘空間，， (wiggle-room)白勺在尤曰 ^ ^ ^仔在疋必要的，理由是這些細胞的彤 狀：’非完全一致。若無富餘空間，APR工具不可能將所有 ::胞；f:"莫組邊界内。另夕卜，放置細胞的過程可能很： ^而f # A 5時間’即使在當今超強電腦上運行APR工 具叶也疋如此。這種情況下’所配置的富餘空間越多， APR工具放置細胞的速度就越快。將富餘空間添加到 邊界内故種做法可能導致模組記憶體在未被細胞占 置空間。這些閑置空間通常稱為”白色空間,， 尿的閑

Uhi te space )，它浪費了晶粒的空間。積體電路 杈組内白色空間越多，晶粒尺寸就越大，良率就越低。b 由於積體電路產品很複雜，因此在其整個產品的备八 周期内經常需要對其設計方案實施某些很小的改動。：： 报小改動通常稱為，，工程更改"或” Ec"。可能情況是二 常遇到的工程更改原因是設計缺陷或產品設 = 著'，錯誤（bug)'_。 示甲存在 實施某些工程更改時，僅需要將現存細胞進行重 接，只不過連接方式與前一設計方案稍有不同而已。块 =，實施另外其他一些工程更改時需要添加新細胞，2 需將该新細胞與現存細胞連接到一起。考慮到這一 ^ 计人貝設計功能模組時，除了設計稱之為"功能細胞” 需細胞外，還將稱之為”備用細胞"的額外細胞添加到 模組内。備用細胞能完成諸如邏輯閘、多工器之類同樣類 型功flb細胞所具備的同樣功能’但備用細胞的輸入端和=

^5〇9twf .ptd 第9頁 200416998 五、發明說明（5) ----- 出端不與杈組中其他細胞相連。若隨後實施工程更改需要 2加新細胞時，京尤可根據更改需I，將備用細胞連接到初 始功能細胞上。 功忐杈組中含有備用細胞對於降低工程更改時所需時 2和成本來說具有恨大優勢。製造一個複雜積體電路時， a幾周時間内完成大約丨〇 〇個製程步驟的情況並非罕見。 母個製私步驟都要向晶圓上添加一些東西以朝向積體電路 的完成，比如：沈積一層非常薄的半導體材料或金屬材 ，。這些製程步驟的早期階段是最耗時間的，也是成本最 向的這些早期步驟通常用於定義諸如組成細胞之電晶體 =類的各別半導體元件位置。相對來說，後續步驟實施起 來就比較快、成本較低同時也更易於實施，它們通常用於 定義連接積體電路的電晶體、細胞及功能模組的連線 置。 、 因此’需要添加新電晶體或細胞的工程更改要比不需 =添加新電晶體或細胞、僅需要將現存電晶體或細胞進= f新，線的工程更改昂貴的多。將備用細胞添加到功能模 、且内這種方式可增加僅需要重新連線工程更改的可能性。 不需要添加新電晶體或細胞的工程更改成本較低的一 個原因是當晶圓按初始設計方案製造時（後來發現需要更 ) 些還沒有實施連線步驟的晶圓就可能取消連線步 =，若需要進行工程更改時，可繼續實施連線步驟以便視 而要而連接備用細胞。結果是至少可製造部分的工程更改 方案的晶粒，以便在量產工程更改方案的產品前，可對該

200416998 五、發明說明（6) 更改方案進行測試。在這種情％下’備用細胞用於以快速 方式測出錯誤修復處，此處戶斤述快速方法類似於使用眾^所 周知的，，白色連線"修復電路扳錯誤、 、 在另一情況下，假設發現 去。 據積體電路的表現情況設計、* “路功能不正常，且根 道錯誤是什麼或如何修復它。”1；有設計缺陷’但不知 設計通過備用細胞修改該錯誤日^人員確定錯誤所在並 連線步驟為止但不包括連線步可馬上對晶圓實施至 錯誤修改方案，就可實施該處王&处理步驟。一旦確疋了 m . 处理過程最終的連線步驟以便 叫w 土品 义理方式可節約大約兩到三周時 間，若考慮到收益損失，尤甘θ 了 去”的τ IΑ 卜卜心 尤其是對於”時間是市場關鍵因 ^ ^ j^時間可能是非常寶貴的。 土 7 w深松組設計人員可通過自動配置 ^ ^ 1干术確定功能模組的邊界。所添加 元件包括功能細胞面積（印· Jt, JL ^ 面積總和），·用細胞心：功能；組中各”此細胞的 積總和的，允呼自」典裂情況下約為功能細胞面 〜汁目動配置和佈線工具快速放詈 胞所需的富餘空間（血剖恃、〇 讲田4 ^ ^ i ^况下約為總的功能細胞面積和 備用細胞面積之和的5 0/〇 一 j 5 0/〇 ) 貝斤 傳統方法的不足是太白4 對較大的白色空間，配置和佈線模組内殘留有相 粒尺寸，貞完全高效=富餘空間，這會導致較大的晶 較低良率。因此現在if上積體電路相比’傳統方法具有 置和佈線模組内白色：=是-種能降低積體電路自動配 〇 <間的方法。

11509twf.ptd 2UU410W6 五、發明說明（7) [發明内容] 本發明認 導致的白色空 模組面積之間 用細胞放置到 程更改時它們 種將備用細胞 法通過清除模 供給自動配置 佈線工具所產 積），將備用 所產生的白色 J、化’從而可 到上述目標時 細胞配置到自 括計算自動配 用細胞清單的 邊界作為輪入 自動配置和佈 用細胞清單。 備用細胞清單 内的備用細胞 另一方面 置和佈線模組

H509twf .ptd 識到使用自 間面積和配置”：:布線工具時富餘空間所 存在著密切边、°備用、、、田胞的自動配置和佈線 自動配置和ί::，，_認識到無論備 都能發揮自己、f的任何位置，在進行工 放置到自動阳里功能。據此本發明提供了一 和佈線間、不將備用細胞添加到提 生的白色；=胞清“（這樣自動配置和 細胞放置到自動：就約等於所需備用細胞面 空間内這」=置和佈線工具模組配置時 大巾5产％ ^ v 根本上達到白色空間i 人巾田度降低模組内白多办 m 最 ，本發明的一個特徵^ 因此在達 L f:線模組内的方法。該方法首：： 線模組内功能細胞清單的總面積2 緦面積。然德兮古 谓和備 項提供到自動：置和：Ϊ將功能細胞清單和 線模組佈局圖。並中：广二：:更據此生成 哕邊R向Η Ξ /、中功忐細胞清單不包括倕 ^ ^界内/、有一面積約等於功能細胞 ::面積。最後該方法包括將備用細胞；： 填充到佈局圖内白色空間的步驟。 Θ早 本發明的一個特徵是提供了一種將自 内細胞放置到積體電路中的方法。該自動酉酉己己 Η 第12頁 200416998 五、發明說明（8) 置和佈線模組設計方案包括 ^ 、 η細胞清單。該多個d组内所含多個功能細胞 、值和輸入、輸出端。、自田=中的每一細胞岣具有一 =括指定該多個功能模2配置和佈線模叙設計方 =有關資m。該方法包括』和輸出端如何進行 f 於備用細胞和該多：疋備用細胞面#，確定面 =線模組邊#，將功能細胞K胞面積總和的自動配置 自動配置和佈線軟體程式。連接資訊和邊界提供 自動配置和佈線模組配置圖含配置和佈線程式生成的 法還包括在自㈣置和佈線：巧界内的閑置空間。該方 配置圖後將備用細胞放 7成自動配置和佈線模組 另一方面，本發明的一個U =的步驟。 功能模組内細胞的配置方法。炫2疋提供了 一種積體電路 的細胞清單。f亥清單不包括備用'方：包括確定功能模組内 功能模組邊界。該邊界内面 =m运包括確定 該方法還包括生成邊界内細胞：：：清单面積總的函數。 ;配置情況由自動配置和佈線；體=情況。該具 置和佈線軟體接收有關邊界和=時，該自動配 法還包括在生成具體配置情況；胞=格的資訊。該方 内白色空間的步驟。其中白色ί門=細胞放置到邊界 具體配置細胞清單時產生的。，疋自動配置和佈線軟體 本^明的一個優點是在模 與以前方法相&，可製成尺寸更小；”剩餘白色空間’ 組的優點是最終晶粒尺寸更小更= 尺寸更小模 _ 攸阿良率，並降低 11509twf.ptd 第13頁 200416998 五、發明說明（9) " -- 另夕卜，更小模組意味著在晶粒上模組之間更緊凑， =,潛在地減小了晶粒上信號通道長度，從而減小了信號 =遲時間和臨界信號時間，這將導致諸如微處理器之 件内積體電路時脈頻率增加。另外，該發明還潛在地 降低了模組内細胞自動配置和佈線所需時間。 參閱本發明說明書的後續部分和附圖說明後，本發明 ”他特徵和優點會更清晰明瞭。 _ I ^ 5襄本發明之上述和其他目的、特徵、和優點能更明 知〜董，下文特舉一較佳實施例，並配合所附圖式，作詳 多田况明如下： [實施方式] &你現ΐ凊參閱圖1，圖中所示為根據本發明在自動配置 線扠組内配置備用細胞時之配置方法流程圖。該流程 圖起始於步驟1 0 2。 _藉在步驟1 〇 2，設計人員設計一個用於諸如微處理器之 徭绐f電路設計方案的自動配置和佈線模組。自動配置和 於板組為積體電路内功能模組，該積體電路功能細胞借 組内自動配置和佈線軟體程式或工具配置並佈線到功能模 戍… 自動配置和佈線模組示例為算術邏輯單元（ALU ) ^ :點f元（FPU )或多媒體增強單元（MXU )(任一多媒 強單凡還可進一步劃分為N位元加法器（N-bit ^ ’乘法器等）’轉譯旁視緩衝器（TLB )，匯流排 i面單疋（B I U )，暫存器檔，指令轉譯器，指令列，寫 真充或存儲緩衝器，諸如資料、指令或分支目標位元

200416998 五、發明說明（10) 元址超快取記憶體之類不同元件的各種控制邏輯塊。眾所 周知的自動配置和佈線工具示例包括Mentor Graphics公 司的TeraPlace 工具，Synopsys公司的 Physical Compiler 工具和 Cadence Design Systems 公司的 Silicon Ensemble 工具 。 一個細胞是完成一種功能的一個電路，該電路具有特 定的、不可更改的實體邊界，若該細胞實體邊界更改，則 根據定義該細胞將不再是同類細胞。一個模組指在實體邊 界内多個細胞的集合，若功能細胞組合更改的話，則根據 定義該模組將不再是同類模組。然而，模組實體邊界可更 改且當其中功能細胞組合保持不變時，該模組的功能將保 持不變。這與細胞不同，對於細胞來說，實體邊界是不可 更改的。這樣的話，兩種不同自動配置工具可生成指定自 動配置和佈線模組邊界内功能細胞集合的多種不同位置組 合。 在自動配置和佈線時區分細胞和模組的另一方法是模 組具有貝體等級，而細胞沒有實體等級。自動配置和佈線 模組也被=作隨機邏輯巨集（RLM )。值得注意的是諸如 用~戶設计核組之類非自動配置和佈線模組也可不具備實體 等級士例如·没計諸如動態隨機存取記憶體之類用戶設計 模組日ί i Ϊ計人員可具體配置電路中諸如電晶體或邏輯閘 之類每一早獨元件，而不用自動配置和佈線工具配置電路 所有元件。 步驟1 0 2中自動配置和佈線模組設計方案包括自動配

11509twf.ptd

第15頁 200416998 五、發明說明（11) 置和佈線模組内的Λέ 的、主扣 出端应模组内11 早。功能細胞指輸入端和輸 访沪鈿始日命# 肊逯接並几成杈組功能的一個細胞。 力月匕、、、胞疋與備用細胞相對而言的 類功能細胞具備的所右#〜 侑用細胞可凡成其同 備用&胞的γ 。 此旦根據功能模組設計方案， 備用、、、田胞的輸入端和輸出端不與模 組内包含備用細胞的目的是便換 修改錯誤或加強積體雷 0耘更改比如· m ( np - AND rm、 力月b。5亥功能模組示例包括邏輯 m，、_、膽、綱等），電晶體，鎖存 位保留力多：：：r暫存器，.比較器，進 …，雙相4=同=暫存器’優先編碼器，時脈 π。動/己置和佈線模組設計方案還包括連接資 接到—起=述功能細胞的輸入端和輸出端是如何連 f *I的-貝汛。連線表就是連接資訊的一個實例。例 f:BC的V m可能規定反相器XYZ的輪出腳位連接到NANI)-二入腳位1，而Ν勝間道的輸出腳位連接到 =1的輸人腳位3。自動配置和佈線工具在將細胞配置到 J西己置和佈線模組内時要考慮到這些連接資訊 付酼後的佈線步驟更易於進行。此時該流程 ^便 行進到步驟1〇4。 攸V驟1〇2 ，步驟104，設計人員將步驟102指定的自動配 線核組设計方案中母一功能細胞的面積相加以便—她、 功能細胞面積。典型情況下，每個細胞形狀 疋總的 甘H 丄 ~ 4矩形。尤 具疋，在確定總的功能細胞面積時，設計人g ^ yu 貝不考慮最終

11509twf.ptd

第16頁 200416998 五、 發明說明（12) 要 添 加 到 白 動配置和佈線模組内的備用細 胞。此時該流程 從 步 驟 1 0 4行進到步驟1 0 6。 在 步 驟 1 0 6，設計人員確定自動配置和佈線模組内備 用 細 胞 所 需 面積。此時，設計人員可採用 多種方式確定所 需 備 用 細 胞 面積。圖2到圖5表示確定備用 細胞面積的四種 方 式 〇 此 時 該流程從步驟1 0 6行進到步驟1 08 ° 在 步 驟 1 0 8 ’設計人貝將步驟1 0 4確定 的總的功能細胞 面 積 和 步 驟 1 0 6確定的所需備用細胞面積相加，以便獲得 白 動 配 置 和 佈線模組總細胞面積。如同下 面結合步驟1 1 2 所 描 述 的 那 樣，總細胞面積近似等於自動 配置和佈線模組 邊 介 面 積 〇 尤其是，與傳統方法不同，該 近似於自動配置 和 佈 線 模 組 邊介面積的總細胞面積不會存 在過多的富餘空 間 〇 如 同 下 述情況，在步驟1 0 6確定的備用細胞面積在此 作 為 富 餘 空 間，原因是與傳統方法不同， 在本方法中備用 細 胞 不 包 括 在提供到自動配置和佈線工具 的細胞清單内。 此 時 該 流 程 從步驟1 0 8行進到步驟1 1 2。 在 步 驟 1 1 2，運行自動配置和佈線工具將步驟1 0 2確定 的 功 能 模 組 清單内的功能模組配置到自動 配置和佈線模組 内 〇 此 時 至 少有兩個輸入項提供到自動配 置和佈線工具： 步 驟 1 0 2生成的功能細胞清單和連接資訊， 自動配置和佈 線 模 組 邊 界 。尤其是，此時功能細胞清單 内不包括備用細 胞 〇 這 樣 該 工具就不會將備用細胞配置到 指定邊界内。步 驟 1 0 8確定的總細胞面積包含步驟1 0 6確定 的備用細胞面 積 由 於 備 用細胞不包括在提供到自動配 置和佈線工具的

11509twf.ptd 第17頁 200416998 五、發明說明（13) 功能細胞清單内，故備用細胞面積不被自動配置和佈線工 具用於放置備用細胞，這樣做的優點是備用細胞面積可當 作富餘空間，它使得自動配置和佈線工具能夠更容易將功 能細胞放置到指定自動配置和佈線模組邊界内。 自動配置和佈線模組邊界是定出要放置功能模組之多 邊形頂點的一系列座標值。這些多邊形頂點確定了 一個區 域，該區域面積近似等於步驟1 0 8確定的總細胞面積。作 為一種實施形式，多邊形的所有角均為直角。典型情況 下，設計人員選擇功能模組邊界多.邊形的各種圖形以最優 化方式將自動配置和佈線模組填充到積體電路的平面配置 圖内。此時該流程從步驟1 1 2行進到步驟1 1 4。 在步驟1 1 4，自動配置和佈線工具在步驟1 1 2確定的邊 界内生成步驟11 2指定功能細胞的一種配置，或一種平面 配置圖。由於總的功能細胞面積小於邊介面積，該種配 置就必然包括白色空間，即：自動配置和佈線模組邊界内 未被功能細胞占據的尚未使用的區域。典型情況下，白色 空間有多個單獨的白色空間組成，它們統稱為白色空間。 這些單獨白色空間的面積總和，即總的白色空間面積，近 似等於步驟1 0 6確定的所需備用細胞的總面積。此時該流 程從步驟1 1 4行進到步驟1 1 6。 在步驟1 1 6，設計人員通過自動配置和佈線工具將備 用細胞放置到自動配置和佈線模組内剩餘的白色空間内。 此時，可將較大備用細胞放置到較大單獨白色空間内，中 等尺寸備用細胞放置到中等單獨白色空間内，以此類推，

11509twf.ptd 第18頁 200416998 五、發明說明（14) 直到所剩餘的.白色空間僅能放置諸如邏輯閘和二極體之類 小的備用細胞為止。採用該種方式，可從根本上清除白色 空間，從而達到幾乎完全利用自動配置和佈線模組面積的 效果。另外還可採用其他各種方法將備用細胞配置到白色 空間内。比如設計人員可採用目視電腦輔助設計工具將備 用細胞手動配置到白色空間内。另外，軟體工具也可接收 配置到自動配置和佈線模組的輸入備用細胞清單和步驟 1 1 4的自動配置和佈線工具的配置輸出，自動將備用細胞 配置到自動配置和佈線模組的白色空間内。這樣該流程就 在步驟1 1 6結束。 現在請參閱圖2，該圖表示圖1中步驟1 0 6確定所需備 用細胞面積步驟的第一種實施形式流程圖。該流程起始於 步驟2 0 2。 在步驟2 0 2，設計人員確定自動配置和佈線模組内的 備用細胞清單。典型情況下，設計人員根據自動配置和佈 線模組的功能選擇備用細胞類型和數量。例如：備用細胞 清單内通常包括大量的邏輯閘。此時該流程行進到步驟 204 〇 在步驟204，設計人員將步驟2 0 2確定的備用細胞清單 内單個備用細胞的面積相加以便確定步驟1 0 6所需的備用 細胞面積。此時該流程圖就在步驟2 0 4結束。 現在請參閱圖3，該圖表示圖1中步驟1 0 6確定所需備 用細胞面積步驟的第二種實施形式流程圖。該流程起始於 步驟302。

11509twf.ptd 第19頁 200416998

200416998 五、發明說明（16) 600平方微米；當總功能細胞面積介於6〇〇〇到8〇〇〇平方微 米之間時，所需備用細胞面積為8 〇 〇平方微米；當總功能 細胞面積大於80 0 0平方微米時，所需備用細胞面積為1〇〇〇 平方微米。此時該流程在步驟5〇2結束。 現在請參閱圖6，該圖表示根據本發明圖丨所示情況， 備用細胞配置實施例的比例方塊圖。為便於例示性說明， 圖6所示實施例已經被大幅度簡化，以致於僅包含七個功 能細胞，然而，一個典型自動配置和佈線模組可能包含數 百個功能模組。因此，與通常情況相比，實施例中功能模 組面積與總模組面積相關性較大。 如圖6所示，七個功能模組細胞分別標注為6〇“到 6 0 4 g，統稱為功能模組6 〇 4，根據圖j中步驟丨〇 2規定，該 模組604包含在典型自動配置和佈線模組設計方案中。功 能細胞604a到6〇4g的面積分別為8〇〇 ’1〇〇〇 ,12〇〇，8〇〇 , 1400，1 6 0 0和1 20 0平方微米。除了功能模組6〇4每個模组 的面=之外，設計方案中還包含每個功能模組6〇4的輸 入二輸出規格和表明如何將各個輸入端和輸出端連接到一 起兀成自動配置和佈線模組功能的連接資訊。 =圖6所示，根據圖丨步驟104規定，'功能模組6〇4所有 、，.田胞面積相加後所得總功能細胞面積為8〇〇〇平方微米。如 ^面所積\’19根據圖1步驟1〇6規定’本實施例中所需備用細 平方微米。同樣如圖6所示，根據步驟1〇8規 ί面面積與所需備用細胞面積相加所得總細 胞面積為9 2 0 0平方微米。

200416998 五、發明說明（17) 如圖6所不’確定自動配署$处 據圖1步驟11 2規定，將該邊界作A於吴'、且、界606，並根 和佈線工具。自動配置和提供到自動配置 多邊形606通過指定其每一頂#座^ ^ 為一多邊形， 面積為920。平方微米，等於步驟=::該多邊糊6的 積。同樣在步驟112，功能細胞604清單連η二胞面一 提供給自動配置工具。尤其值 α連接貝戒一起 在提供給配置工具的功能細胞^清曰^的内疋備用細胞不包含 如圖6所示，根據圖1步驟丨丨4規定， 會根據模組邊界60 6、功能細胞6〇 接資 種自動配置和佈線模組配置方 #連接貝訊生成一 =κ所^這些單獨白色空間 的1 20 0平方^米 茜 胞面積，即步驟106確定 到牛驟5: Γ不’根據圖1步驟116規定’將備用細胞配置 =白4色生 配蓄4 ^ Λ王間608均填充有備用細胞，這導致整個自動 办間。女t軼組幾乎被完全有效配置，幾乎沒有浪費任何 =:Μ ^ A所述，由於實施例採用了比正常情況下個數少 田模組604，該功能模組6 04就大的不合比例，尤 用元件相比，可能大的更是不合比例。 優點r二t，内容已詳細描述了本發明及其S的、特徵、 ^明還包括其他實施形式。例如〔儘管已經描 11509twf.ptd 第22頁 200416998

述了幾種不同的確定備 中本發明允許使用任一 情況是，儘管描述本發 為積體電路設計人員， 腦系統完成。 用細胞面積的實 方、> & — # 形式，實施過程 方法確疋備用細胞面積。更進一步 明各個步驟時户 ^進步 ~ w ^所涉及到的貫施者均 仁送步驟也可由机 田。又。十人員借助於電 對於熟悉本領域技術者，很 精神和範圍内，他們 、、、在不脫離本發明之 形式作為基礎對用=具體實施 Π計和更改’因此本發明之保護範：=== 如上，然其並非用以 不脫離本發明之精神 ’因此本發明之保護 者為準。

雖然本發明已以較佳實施例揭露 限定本發明，任何熟習此技藝者，在 =犯圍内，當可作些許之更動與潤飾 範圍當視後附之申請專利範圍所界定

200416998 圖式簡單說明 圖1表示根據本發明在自動配置和佈線模組内配置備 用細胞之配置方法流程圖。 圖2到圖5表示確定圖1所需備用細胞面積的四種實施 形式流程圖。 圖6表示根據本發明圖1所示情況配置備用細胞實施例 方塊圖。 [圖式標示說明] .1 0 2 :設計人員設計包括功能細胞清單和連接資訊的模 組。 1 0 4 :將模組内功能細胞面積相加確定總的功能細胞面 積。 1 0 6 :確定所需備用細胞面積。 1 0 8 :將總的功能細胞面積和所需備用細胞面積相加得 到總細胞面積。 1 1 2 :將以下内容作為輸入項輸入到自動配置工具並運 行自動配置工具： 1 )具有邊界的面積等於總細胞面積，以及 2 )細胞清單和連接資訊；其中細胞清單僅包括其中 的功能細胞，即：不包括其中的備用細胞。 1 1 4 :自動配置工具生成一配置過的模組，該模組内總 的白色空間面積約等於所需備用細胞總面積。 1 1 6 :將備用細胞配置到經配置工具配置後模組内剩餘 的白色空間内。

11509twf.ptd 第24頁 200416998 圖式簡單說明 2 0 2 : 204 : 面積。 3 0 2 : 總功能細 40 2 : 備用細胞 5 0 2 : 設計人員確定模組内所需備用細胞清單。 將所需備用細胞面積相加以便確定所需備用細胞 將備用細胞面積取做 對每一模組來說，將 根據總功能細胞面積 計算所需備用細胞面積時 胞面積的一個百分比值。 計算所需備用細胞面積時 面積取做一個固定值。 計算所需備用細胞面積時 落於一系列數值範圍内的哪一個具體範圍，將備用細胞面 積取做某 604a 606 608 612 一個固定值。 〜604g( 6 0 4 ):功能模組細胞、 自動配置和佈線模組邊界（多邊形） 白色空間、 備用細胞。 ❿

11509twf.ptd 第25頁

Claims (1)

1. 200416998 六、申請專利範圍 1 · 一種自動配置和佈線模組備用細胞的配置方法， 包括z 計算自動配置和佈線模組内功能細胞清單和備用細胞 清單的總面積； 提供該功能細胞清單和邊界作為輸入項到自動配置和 佈線工具，以便據此生成自動配置和佈線模組平面配置 圖，其中該功能模組清單不包括備用細胞清單，該邊界具 有一面積約等於該功能細胞清單和該備用細胞清單的總面 積；以及 將備用細胞清單中的備用細胞大量地填入該平面配置 圖的白色空間内。 f 2 ·如申請專利範圍第1項所述自動配置和佈線模組備 用細胞的配置方法，其中所述該白色空間包括該邊界内未 被該功能細胞清單中功能細胞占據的空間。 3 ·如申請專利範圍第1項所述自動配置和佈線模組備 用細胞的配置方法，其特徵在於，該備用細胞包括複數個 細胞，其輸出端和輸入端並沒有與自動配置和佈線模組内 其他細胞相連。 4 ·如申請專利範圍第1項所述自動配置和佈線模組備 用細胞的配置方法，其中所述讓功能細胞包括複數個細 胞，其輸出端和輸入端連接到自動配置和佈線模組内其他 細胞。 5 ·如申請專利範圍第1項所述自動配置和佈線模組備 用細胞的配置方法，其中所述該功能細胞包括複數個細

   11509twf.ptd 第26頁 200416998 六、申請專利範圍 胞，6使自:申？直和广線模組完成其預期功能。 用細胞的酉己置月方去利\圍第1項戶斤述自動配置和佈線模組備 7.如申Λ /中所述該邊界包括多邊形。 用細胞的配置月方去利W第6項戶斤述自動配置和佈線模組備 的方法包括上述邊界到該自動配置工具 提i、该多邊形的座標。 ^ \Μ ^ m μ ^ 日罝方法，進一步包括： 連接= ϊ細ίί單和該邊界並將該功能細胞清單的 自動提供到自動配置工具，以據此生成該 曰助配置和佈線模組平面配置圖。 X 乂 路方t i種士將自動配置和佈線模組内細胞配置到積體電 包含自動配置和佈線模組設計方案包括指定欲 细舴的力能細胞的一功能細胞清單，該複數個功能 配胞均含有一！積值和輪入、輸出端，該自動 妗 、，杈組設计方案還包括指定該複數個功能細胞的 铷入、輸出端如何連接的連接資訊，該方法包括： 確定備用細胞面積； 定出該自動配置和佈線模組之一邊界，該邊界具有_ 面積約等於該備用細胞面積和該複數個功能細胞面積總 和； 、、心 向自動配置和佈線軟體程式提供該功能細胞清單、該 連接資訊、該邊界，此時該自動配置和佈線軟體程式生成 邊界内§有空白空間的該自動配置和佈線模組的一平面配

   11509twf.ptd

   第27頁 200416998 六、申請專利範圍 置方案；以及 在該自動配置和佈線軟體程式生成該自動配置和佈線 模組平面配置方案後，將備用細胞配置到該空白空間。 1 0 ·如申請專利範圍第9項所述將自動配置和佈線模 組内細胞配置到積體電路方法，其中所述該功能細胞清單 不包括該備用細胞。 1 1如申請專利範圍第9項所述將自動配置和佈線模組 内細胞配置到積體電路方法，其中所述該空白空間的總面 積約等於該備用細胞面積。 1 2 ·如申請專利範圍第9項所述將自動配置和佈線模 組内細胞配置到積體電路方法，其中上述將該備用細胞配 置到該空白空間的方法包括借助於電腦系統將該備用細胞 中的每一細胞人為配置到該空白空間。 1 3 ·如申請專利範圍第9項所述將自動配置和佈線模 組内細胞配置到積體電路方法，其中上述將備用細胞配置 到該空白空間的方法包括將該平面配置圖和所需備用細胞 清單提供到自動將該備用細胞配置到空白空間的電腦程 式。 1 4 ·如申請專利範圍第9項所述將自動配置和佈線模 組内細胞配置到積體電路方法，其中在該自動配置和佈線 程式生成該自動配置和佈線模組平面配置圖後，上述將備 用細胞配置到空白空間的方法包括將備用細胞配置到所有 該空白空間。 1 5 ·如申請專利範圍第9項所述將自動配置和佈線模

   11509twf.ptd 第28頁 200416998

   組内細胞配置到積體電路方法，其中上述確定該備用細胞 面積的方法包括： 、 抑 確定該自動配置和佈線模組内所需的一備用細胞清 早，以及 將該備用細胞面積設置為約等於該供用細胞清單面積 總和。 、〜 1 6 ·如申請專利範圍第9項所述將自動配置和佈線模 組内細胞配置到積體電路方法，其中上述確定該備用細胞 面積的方法包括在計算該備用細胞面積時，將該面積取做 該複數個功能細胞面積總和的一百分比值。 1 7 ·如申請專利範圍第1 6項所述將自動配置和佈線模 組内細胞配置到積體電路方法，其中所述該百分比值介於 5 %到1 5 %範圍内。 1 8 ·如申請專利範圍第9項所述將自動配置和佈線模 組内細胞配置到積體電路方法，其中上述確定該備用細胞 面積的方法包括將該備用細胞面積取做/個預定值。 1 9 ·如申請專利範圍第丨8項所述將自動配置和佈線模 組内細胞配置到積體電路方法，其中所述該預定值介於 3 0 0到2 0 0 0平方微米範圍内。 2 0 ·如申請專利範圍第9項所述將自動配置和佈線模 組内細胞配置到積體電路方法，其中上述確定該備用細胞 面積的方法包括將該備用細胞面積取做複數個預定值之 一，其中該複數個預定值對應於複數個面積範圍，選擇节 複數個預定值之一時的依據為該複數個功能細胞面積總=

   200416998 六、申請專利範圍 落於該複數個面積範圍的哪一個。 2 1 · —種配置積體電路之功能模組内細胞的方法，包 括： · 確定功能模組内的一細胞清單，該清單不包括一備用 - 細胞； 定出功能模組的一邊界，該邊界具有一面積，該面積 為該細胞清單面積總和的一個函數； 生成該邊界内該細胞清單的具體配置情況，其中該具 體配置情況是通過自動配置軟體生成，該自動配置軟體接 收該邊界和該細胞清單之規格；以及 上述該具體配置情況生成後，將備用細胞配置到該邊 · 界内白色空間，其中該白色空間是該自動配置軟體具體配 置該細胞清單時產生的。 2 2 ·如申請專利範圍第2 1項所述配置積體電路之功能 模組内細胞的方法，其中所述該白色空間包括該邊界内未 使用的空間。 2 3 ·如申請專利範圍第2 1項所述配置積體電路之功能 模組内細胞的方法，其中所述該細胞清單包括複數個執行 該功能模組之功能的細胞。 2 4 ·如申請專利範圍第2 1項所述配置積體電路之功能 鲁 模組内細胞的方法，其中配置到該白色空間的該備用細胞 包括複數個未連接到該功能模組内其他細胞的細胞。 2 5 ·如申請專利範圍第2 1項所述配置積體電路之功能 模組内細胞的方法，其中所述該功能模組具有一實體等

   11509twf.ptd 第30頁 200416998 六、申請專利範圍 級。 2 6. 如申請專利範圍第2 1項所述配置積體電路之功能 模組内細胞的方法，其中所述該功能細胞不具有實體分級 i 結構。 - 27. 如申請專利範圍第2 1項所述配置積體電路之功能 模組内細胞的方法，其中所述該功能模組由上述細胞清單 定義，且包含在不包括備用細胞的功能模組内。 28. 如申請專利範圍第2 1項所述配置積體電路之功能 模組内細胞的方法，其中上述功能細胞由不可更改的實體 邊界定出。 參

   11509twf.ptd 第31頁