TW200415744A - Multi-level diffusion barrier layer structure of TFT LCD and manufacturing method thereof - Google Patents

Multi-level diffusion barrier layer structure of TFT LCD and manufacturing method thereof Download PDF

Info

Publication number
TW200415744A
TW200415744A TW92102796A TW92102796A TW200415744A TW 200415744 A TW200415744 A TW 200415744A TW 92102796 A TW92102796 A TW 92102796A TW 92102796 A TW92102796 A TW 92102796A TW 200415744 A TW200415744 A TW 200415744A
Authority
TW
Taiwan
Prior art keywords
diffusion barrier
barrier layer
scope
patent application
item
Prior art date
Application number
TW92102796A
Other languages
English (en)
Other versions
TW579569B (en
Inventor
Yi-Chang Tsau
Ming-Wei Suen
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32823111&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW200415744(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW92102796A priority Critical patent/TW579569B/zh
Priority to US10/414,282 priority patent/US6818319B2/en
Application granted granted Critical
Publication of TW579569B publication Critical patent/TW579569B/zh
Publication of TW200415744A publication Critical patent/TW200415744A/zh

Links

Classifications

    • H10P14/3816—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10P14/2921—
    • H10P14/2922—
    • H10P14/3238—
    • H10P14/3248—
    • H10P14/3251—
    • H10P14/3411—
    • H10P32/15—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12674—Ge- or Si-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12993—Surface feature [e.g., rough, mirror]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249955—Void-containing component partially impregnated with adjacent component
    • Y10T428/249956—Void-containing component is inorganic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y10T428/249969—Of silicon-containing material [e.g., glass, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31—Surface property or characteristic of web, sheet or block

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

200415744 五、發明說明（1) 發明所屬之技術領域： 示器的製作技術，尤 體液晶顯示器的多層 2明係關於一種薄膜電晶體液晶顯 曰一種低溫多晶矽（LTPS )薄膜電晶 次擴散障礙層結構和製作的改良。 先前技術： 隨者溽膜電晶體“ h彳n < ·， 姑供沾 a 土 ( ^ f lIm transistors ; TFTs )製作 技術的快速進步，呈借 丨、 r丨s J衣作 液晶顯示器（llau;d備了輕薄、瘤電和無幅射線等優點之 , qrt ,r：stal display ;LCD> 成個人數位助理器（pDA )、丰铗、 腦、數位相機夜晶δ 一 、、筆圮聖電 再加上業界積極的投：：；仃動電話等各式電子產品。 使液晶顯示器的生產成本不斷 ：生產-備， 求量大增。 ’更7 /夜日日顯示器的需 目前市面上的丁FT面板，大都县 晶體液晶顯示器（a—S1 TFT LCD於傳統的非晶矽薄膜電 石夕（LTPS)的薄膜電晶體液晶顯士但由於低溫多晶 尺寸及抗電磁干擾等各方面的優熱。。具有解析I、亮度、 的研發重心正逐步轉向此一領另，使得液晶顯示器廠商 需求下，i溫多晶石夕製程常採用準ϋ量薄膜品f與量產 (Excimer User AnneaHng)，刀子雷射退火技術 亦即利用準分子雷射作 200415744 五、發明說明（2) _ 為熱源，雷射光經過投射系統後，會產生能量均 雷射光束，投射於非晶矽結構的玻璃基板上，當非 構玻璃基板吸收準分子雷射的能量後，會轉變成=曰： 結構’因整個處理過程都是在6 〇 〇 t以下完成，所夕一曰曰石 玻璃基板皆可適用。 般 在低溫多晶矽製程中，當以雷射照射方式使非晶矽轉換為 多晶矽時，除了矽膜會被加熱之外，在該矽膜下方的玻璃 基板表面亦會因吸收該矽膜的熱能而使溫度上升。此時， 該玻璃基板中的雜質就會因高溫而擴散至該矽膜中，Z是 便破壞該矽膜的電性，使其失去半導體的性質。為了解2 此問題’乃在矽膜與玻璃基板之間，先沈積一擴散障礙層 (buf fer layer )，來阻擋雜質的擴散。
目前技術中，對擴散障礙層的製作，是藉由增加擴散障礙 層薄膜本身的緻密性（density )，使其擴散係數降低， 來增加阻擋雜質擴散的效果。然而，增加薄膜之緻密度會 有應力增加的副作用問題產生。另外，亦有藉由提高擴散 障礙層薄膜的厚度來增加阻擋雜質擴散的效果，但此種方 法通常會降低產能（throughput )。 因此，亟需對現有之低溫多晶矽製程中的擴散障礙層的製 作進行改良，以便能有效增加擴散障礙層阻擋雜質擴散的 效果。
第5頁 200415744 五、發明說明（3) 發明内容： 本發明之主要目的即是提供一種低溫多晶矽（LTPS )薄膜 電晶體液晶顯示器的多層次擴散障礙層的結構和製作的改 良，藉由擴大多層次擴散障礙層之各層之間的不連續結 構，來提升多層次擴散障礙層阻擋雜質擴散的效果。 本發明之第一實施態樣係揭示一種低溫多晶矽薄膜電晶體 之多層次擴散障礙層結構和其製作方法。該多層次擴散障 礙層結構係形成在該薄膜電晶體之一絕緣基板與一多晶矽 膜之間，並包括一第一擴散障礙層以及一第二擴散障礙 層，其中，該第一擴散障礙層係形成在該絕緣基板上表 面，並經一電漿處理，以增加該第一擴散障礙層之粗糙 度；而該第二擴散障礙層係形成在該第一擴散障礙層上表 面。 本發明之第二實施態樣係揭示另一種低溫多晶矽薄膜電晶 體之多層次擴散障礙層結構和其製作方法。該多層次擴散 障礙層結構係形成在該薄膜電晶體之一絕緣基板與一多晶 石夕膜之間，並包括一第一擴散障礙層、一第一雜質原子收 集層以及一第二擴散障礙層。其中，該第一擴散障礙層係 形成在該絕緣基板上表面；該第一雜質原子收集層係形成 在該第一擴散障礙層上表面，且為一低密度多孔性的構
200415744 五、發明說明
擴散障礙層係形成在該第一雜質原子收集層 造；而該第 上表面。 實施方式： 請參見圖〜, 、 晶體液晶顯〜其係為本發明之低溫多晶石夕（LTPS )薄膜電 樣的剖面示Γ器的多層次擴散障礙層結構的一較佳實施態 為例，來^思圖’其係以具兩層結構的多層次擴散障礙層 、 平、、、田过明本發明。 首先，如圖一 &一 ,,^ r 所不’在一透光絕緣基板1上，以化學氣相 沈積法（cvtn + ^ ^ ^ . 9 J或濺鍍法（sputtering )沈積一第一擴散 I早礙層Z。一>拉τ 、 .^ ^敎而g ，此透光絕緣基板1可由玻璃、石英、 c.n 貝果構成。該第一擴散障礙層2可以由s i Νχ、 s1〇x或Sl〇xNj材質所構成。 然後，對該箆—α … 一擴散障礙層2進行一腐敗性電漿處理（使 用NF3或SF=的氣體），以增加該第一擴散障礙層2之粗糙 气並在°亥第—擴散障礙層2之上表面2，產生許多缺陷， 14些缺陷會捕抓從絕緣基板1因後續受熱而擴散來的雜質 原子5 ’使其不再繼續往上擴散，而能有效阻擋雜質不擴 散至该多晶石夕薄膜電晶體之一多晶矽膜層4。接著，再沈 積一第一擴散障礙層3。如此即形成具兩層結構的該多層 -人擴散卩早礙層。之後，再沈積一非晶矽膜層，並以準分子
200415744 五、發明說明（5) 雷射退火技術，使該非晶矽膜層轉變成多晶矽膜層4。 如圖二之雜質濃度分佈圖所示，雜質原子將會累積在該第 一擴散障礙層與該第二擴散障礙層之間的界面。若多層次 擴散障礙層是具兩層以上的結構，則可視實際需要，在該 多層次擴散障礙層的其他層之間，重複上述電漿處理步 驟，以達成所欲的阻擋效果。 在本發明之另一實施態樣中，如圖三所示，在該第一擴散 障礙層2與該第二擴散障礙層3之間成長一層低密度多孔性 (porous )雜質原子收集層6，例如一低密度的S i 0X膜層。 此雜質原子收集層6提供一可捕抓雜質原子的環境，因為 其本身構造疏鬆而有許多空間可供雜質原子停留。 雜質原子收集層6的形成，可藉由調整製程參數來達成； 例如，欲形成一低密度的S i 0X膜層，可調整反應物S i H4與N 2〇的比例，或是反應物T E 0 S與02或03的比例。通常，S i H4的 含量愈大時，S i 0X膜層的多孔性質愈加增；而氧的含量愈 小時，S i 0X膜層的密度愈小。同樣地，若上述多層次擴散 障礙層是具兩層以上的結構，則可視實際需要，在該多層 次擴散障礙層的其他層之間，形成其他雜質原子收集層， 以達成所欲的阻擋效果。 因此，透過本發明所製作之多層次擴散障礙層結構，不但
200415744 五、發明說明（6) 能有效增加該擴散障礙層的阻擋雜質擴散的效果，而且不 會有如習知技術的不欲副作用問題產生。 以上所述，係利用較佳實施例詳細說明本發明，而非限制 本發明之範圍，而且熟知此類技藝人士皆能明瞭，適當而 作些微的改變及調整，仍將不失本發明之要義所在，亦不 脫離本發明之精神和範圍。
第9頁 200415744 圖式簡單說明 藉由以下詳細之描述結合所附圖式，當明瞭上述之技術内 容及本發明之諸多優點，其中：
圖一係為本發明一實施態樣之低溫多晶矽（LTPS )薄膜電 晶體液晶顯示器的多層次擴散障礙層結構的剖面示意圖； 圖二係為本發明之雜質濃度分佈圖；以及 圖三係為本發明另一實施態樣之低溫多晶矽（LTPS )薄膜 電晶體液晶顯禾器的多層次擴散障礙層結構的剖面示意 圖。 元件圖號說明： 1絕緣基板 2第一擴散障礙層 3第二擴散障礙層 4多晶矽膜層 5雜質原子 2 ’第一擴散障礙層的上表面 6雜質原子收集層
第10頁

Claims (1)

  1. 200415744 六、申請專利範圍 1 · 一種應用於低溫多晶矽薄膜電晶體之多層次擴散障礙層 結構，其係形成在該薄膜電晶體之一絕緣基板與一多晶矽 膜之間，該多層次擴散障礙層結構包括： 一第一擴散障礙層，其係形成在該絕緣基板上表面，並經 一電漿處理，以增加該第一擴散障礙層之粗糙度；以及 一第二擴散障礙層，其係形成在該第一擴散障礙層上表 面0 2. 如申請專利範圍第1項所述之多層次擴散障礙層結構， 另包括一第三擴散障礙層，其係形成在該第二擴散障礙層 上表面，其中該第二擴散障礙層係經電漿處理，以增加該 第一擴散障礙層之粗糙度。 3. 如申請專利範圍第1項所述之多層次擴散障礙層結構， 其中該第一擴散障礙層係選自由S i Nx、S i 0X和S i 0X Ny的材質 所構成之群組。 4. 如申請專利範圍第1項所述之多層次擴散障礙層結構， 其中該電漿處理係為一腐蝕性電衆處理。 5. 如申請專利範圍第2項所述之多層次擴散障礙層結構， 其中該第二擴散障礙層係選自由S i Nx、S i 0X和S i 0X Ny的材質 所構成之群組。
    200415744 六、申請專利範圍 6 · —種應用於低溫多晶矽薄膜電晶體之多層次擴散障礙層 結構，其係形成在該薄膜電晶體之一絕緣基板與一多晶矽 膜之間，該多層次擴散障礙層結構包括： 一第一擴散障礙層，其係形成在該絕緣基板上表面； 一第一雜質原子收集層，其係形成在該第一擴散障礙層上 表面，且係為一低密度多孔性的構造；以及 一第二擴散障礙層，其係形成在該第一雜質原子收集層上 表面。 7. 如申請專利範圍第6項所述之多層次擴散障礙層結構， 另包括一第三擴散障礙層和一第二雜質原子收集層，其中 該第二雜質原子收集層係形成在該第二擴散障礙層上表 面，且係為一低密度多孔性的構造，而該第三擴散障礙層 係形成在該第二雜質原子收集層上表面。 8. 如申請專利範圍第6項所述之多層次擴散障礙層結構， 其中該第一雜質原子收集層係由S 1 0X的材質所構成。 9. 如申請專利範圍第7項所述之多層次擴散障礙層結構， 其中該第二雜質原子收集層係由S i 0X的材質所構成。 1 0. —種製作應用於低溫多晶矽薄膜電晶體之多層次擴散 障礙層結構的方法，包括： 形成一第一擴散障礙層在一絕緣基板上表面；
    第12頁 200415744 六、申請專利範圍 對該第一擴散障礙層進行一電漿處理，使該第一擴散障礙 層之表面產生缺陷；以及 形成一第二擴散障礙層在該第〆擴散障礙層上表面。 11 ·如申請專利範圍第1 〇項所述之方法，另包括形成一第 三擴散障礙層在該第二擴散障礙層上表面，以及對該第二 擴散卩平礙層進行一電漿處理，使該第二擴散障礙層之表面 產生缺陷。 12 ·如申請專利範圍第1 〇項所述之方法，其中該電漿處理 係為一腐蝕性電漿處理。 1 3 ·如申請專利範圍第1 2項所述之方法，其中該腐蝕性電 漿處理係使用選自由氣體。 1 4 ·如申請專利範圍第1 2項所述之方法，其中該腐蝕性電 漿處理係使用SF6氣體。 1 5 ·如申請專利範圍第1 0項所述之方法，其中該第一擴散 障礙層係選自由SiNx、Si〇x和Si〇xNy的材質所構成之群組 1 6· 一種製作應用於低溫多晶矽薄膜電晶體之多層次擴 障礙層結構的方法，包括： 形成一第一擴散障礙層在一絕緣基板上表面；
    第13頁 200415744 六、申請專利範圍 形成一低密度多孔性構造的第一雜質原子收集層在該第一 擴散障礙層上表面；以及 形成一第二擴散障礙層在該第一雜質原子收集層上表面。 1 7.如申請專利範圍第1 6項所述之方法，另包括形成一低 密度多孔性構造的第二雜質原子收集層在該第二擴散障礙 層上表面，以及形成一第三擴散障礙層在該第二雜質原子 收集層上表面。
    1 8.如申請專利範圍第1 6項所述之多層次擴散障礙層結 構，其中該第一雜質原子收集層係由S i 0X的材質所構成。 1 9.如申請專利範圍第1 7項所述之多層次擴散障礙層結 構，其中該第二雜質原子收集層係由S i 0X的材質所構成。
    第14頁
TW92102796A 2003-02-11 2003-02-11 Multi-level diffusion barrier layer structure of TFT LCD and manufacturing method thereof TW579569B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW92102796A TW579569B (en) 2003-02-11 2003-02-11 Multi-level diffusion barrier layer structure of TFT LCD and manufacturing method thereof
US10/414,282 US6818319B2 (en) 2003-02-11 2003-04-16 Diffusion barrier multi-layer structure for thin film transistor liquid crystal displays and process for fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW92102796A TW579569B (en) 2003-02-11 2003-02-11 Multi-level diffusion barrier layer structure of TFT LCD and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW579569B TW579569B (en) 2004-03-11
TW200415744A true TW200415744A (en) 2004-08-16

Family

ID=32823111

Family Applications (1)

Application Number Title Priority Date Filing Date
TW92102796A TW579569B (en) 2003-02-11 2003-02-11 Multi-level diffusion barrier layer structure of TFT LCD and manufacturing method thereof

Country Status (2)

Country Link
US (1) US6818319B2 (zh)
TW (1) TW579569B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731671A (zh) * 2017-08-24 2018-02-23 长江存储科技有限责任公司 改善硅外延生长中离子注入硼元素扩散的工艺

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008101704A2 (de) * 2007-02-23 2008-08-28 Technische Universität Kaiserslautern Plasmadeponiertes elektrisch isolierendes, diffusionsdichtes und elastisches schichtsystem
US9142631B2 (en) * 2010-03-17 2015-09-22 Cree, Inc. Multilayer diffusion barriers for wide bandgap Schottky barrier devices
KR102061794B1 (ko) 2013-04-30 2020-01-03 삼성디스플레이 주식회사 표시장치용 기판 및 이를 구비한 표시장치
WO2018209088A1 (en) * 2017-05-10 2018-11-15 Mcmahon Shane Thomas Thin film crystallization process
CN107946173B (zh) * 2017-10-12 2019-12-27 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329270B1 (en) * 1997-03-07 2001-12-11 Sharp Laboratories Of America, Inc. Laser annealed microcrystalline film and method for same
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731671A (zh) * 2017-08-24 2018-02-23 长江存储科技有限责任公司 改善硅外延生长中离子注入硼元素扩散的工艺

Also Published As

Publication number Publication date
US6818319B2 (en) 2004-11-16
US20040157382A1 (en) 2004-08-12
TW579569B (en) 2004-03-11

Similar Documents

Publication Publication Date Title
JP4026182B2 (ja) 半導体装置の製造方法、および電子機器の製造方法
US20060043367A1 (en) Semiconductor device and method of fabricating a low temperature poly-silicon layer
US20070290210A1 (en) Semiconductor device and method of fabricating a ltps film
CN104934372B (zh) 一种低温多晶硅薄膜及其制作方法、相关器件
CN104167349A (zh) 低温多晶硅薄膜的制备方法
US20020090772A1 (en) Method for manufacturing semiconductor lamination, method for manufacturing lamination, semiconductor device, and electronic equipment
TW200415744A (en) Multi-level diffusion barrier layer structure of TFT LCD and manufacturing method thereof
WO2019071692A1 (zh) 低温多晶硅薄膜及晶体管的制造方法
CN100573831C (zh) 半导体器件及制作一低温多晶硅层的方法
JP3924828B2 (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
CN106128940A (zh) 一种低温多晶硅薄膜的制备方法
CN108831894A (zh) 低温多晶硅薄膜的制作方法、低温多晶硅薄膜及低温多晶硅tft基板
CN100339756C (zh) 薄膜晶体管液晶显示器的多层次扩散障碍层结构和制作方法
CN101156247A (zh) 使用透明基板制造多晶硅膜的方法和装置
CN109103203B (zh) 一种cmos薄膜晶体管及其制作方法
CN107887275B (zh) 低温多晶硅薄膜及晶体管的制造方法
CN107833835B (zh) 低温多晶硅薄膜及晶体管的制造方法
CN105742370A (zh) 低温多晶硅薄膜晶体管及其制备方法
WO2019085013A1 (zh) 低温多晶硅薄膜及晶体管的制造方法
US6794274B2 (en) Method for fabricating a polycrystalline silicon film
CN100485890C (zh) 薄膜电晶体制造方法及将非晶层转成复晶层或单晶层方法
CN101487114B (zh) 一种低温多晶硅薄膜器件及其制造方法
Han et al. Electronic states and the light-induced metastability in hydrogenated amorphous silicon prepared by hot-wire CVD
CN1614741A (zh) 制作低温多晶硅薄膜的方法
Huang et al. UV—visible spectral characterization and density functional theory simulation analysis on laser-induced crystallization of amorphous silicon thin films

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent