TW200303458A - Technique for programming clocks in automatic test system - Google Patents

Technique for programming clocks in automatic test system Download PDF

Info

Publication number
TW200303458A
TW200303458A TW092103865A TW92103865A TW200303458A TW 200303458 A TW200303458 A TW 200303458A TW 092103865 A TW092103865 A TW 092103865A TW 92103865 A TW92103865 A TW 92103865A TW 200303458 A TW200303458 A TW 200303458A
Authority
TW
Taiwan
Prior art keywords
clocks
reference clock
clock
test system
frequency
Prior art date
Application number
TW092103865A
Other languages
English (en)
Other versions
TWI315459B (en
Inventor
Gilbert R Reese
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of TW200303458A publication Critical patent/TW200303458A/zh
Application granted granted Critical
Publication of TWI315459B publication Critical patent/TWI315459B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/025General constructional details concerning dedicated user interfaces, e.g. GUI, or dedicated keyboards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912Tester/user interface
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922Timing generation or clock distribution

Description

200303458 玖、發明說明 發明所屬之技術領域 本發明大致上係關於用於電子裝置之自動測試設備, 且明確言之,本發明係關於於一個自動測試系統中程式規 劃複數個時脈之技術。 先前技術 自動測試設備典型地係使用複數個時脈以測試電子元 件。於一個常用之測試場合中,係使用3個或者更多個時 脈,舉例而言,一個數位時脈,一個來源時脈及一個捕捉 時脈。該數位時脈係界定數位輸入/輸出施加數位訊號至 該受測元件之速率,或者數位輸入/輸出取樣由該受測元 件而來之數位訊號之速率。該來源時脈係界定諸如一個任 意波形產生器之類比源改變施加至該受測元件之類比訊號 之該輸出準位之速率。該捕捉時脈係界定一個數位化器取 樣由該受測元件而來之類比訊號之速率。 兀件之測試通常係需要一個測試系統之不同的時脈被 協調。當測試一個數位至類比轉換器時,該數位時脈係以 該捕捉時脈協調,以確保該數位化器係於已知之參考至該 數位至類比轉換器輸入碼之點處取樣該數位至類比轉換器 之輸出。類似地,當測試一個類比至數位轉換器時,該數 位時脈係以該來源時脈協調,以確保由該類比至數位轉換 器而來之該數位讀取資料與該類比入訊號係參考至已知點 〇 對於達成“相干”而言,協調時脈係特別重要。當於 200303458 該訊號中之每一個單音係於該取樣視窗內完成一個整數之 週期時,一個訊號係爲相干的。以數學觀點而言,當 Fs/N=Fik/Mk時,係達成相干:.其中
Fs係爲該設備之取樣速率; N係爲於該取樣視窗(被提供來源的或者被捕捉的) 內之取樣數量;
Flk係爲該第k個單音之感興趣之頻率(輸出或者被期 望的);
Mk係爲該第k個單音於該取樣視窗內完成之週期數。 相干之必要性係當兩或者更多個時脈牽涉到一個單一 測試時產生,舉例而言,當一個時脈係控制一個輸入訊號 之起源,且另一個時脈係控制包含與該輸入訊號相同頻率 之一個輸出訊號之捕捉時。假如不協調,則不可能保證 Fs/N=Flk/Mk ,且因而不會g保證相干。 相干對於防止“漏失”而言係重要的。漏失係爲發源 或者取樣之捨去的單音之數學結果。漏失係增加對於被提 供之訊號之諧波失真,且使取樣之訊號的該離散傅利葉轉 換失真。因此,漏失係減少一個測試系統準確地測試元件 的特性之能力。 傳統之測試工程師係以人工方式應用其之測試系統的 時脈系統及設備之知識而確定時脈頻率。然而,時脈系統 及設備係能夠爲非常複雜,強迫限制以時序能夠被規定之 彈性的限制。因此傳統上,測試工程師必須具有高的程度 之專業性,以成功地建構一個測試系統之時脈。 200303458 當一個測試之設定係需要相干時,於規定一個測試系 統之時脈中之困難係複雜的。相干係強迫於一個測試器中 之兩個或者更多個時脈係必須具有一個固定的頻率比率之 額外限制。通常,於時脈系統或者設備中之限制係使得於 該測試工程師想使用之該特定頻率下達成此比率係不可能 的。爲了於這些限制下實施,該測試工程師一般而言係搜 尋該測試系統能夠產生之亦符合該需求之比率之附近的頻 率。此項工作通常淪落爲耗時的嘗試錯誤的程序。此外, 並無任何關於該人工技術之事項係確保最終使用之頻率對 於該原始期望之頻率而言係爲最接近可實現之符合該比率 限制之頻率。因此,目前之技術係不必然最小化頻率錯差 〇 因此,需要一個用於在自動測試系統中程式規劃時脈 之較簡單、較精確之準確的技術。 發明內容 考量到先前技術,本發明之一個目的係爲於一個傳統 之自動測試系統中規定一個多重時脈之結構。 爲了達成上述之目的以及其他的目的及優點,一種用 於建構一個自動測試系統以產生由一個參考時脈而來之複 數個時脈之技術係包含一個使用者介面,其係用於接收指 明期望之複數個時脈之頻率的複數個輸入。爲了回應由該 使用者介面而來之一個命令,軟體係計算用於連接至該參 考時脈的除法器之値,以由該參考時脈推導出每一個期望 之頻率。 200303458 根據本發明之一個實施例,該期望之頻率係形式必須 符合以滿足相干之比率。於計算該除法器之値時,該軟體 係最小化頻率誤差,同時精確地保留該期望之比率。 實施方式 第1圖係爲用於建構複數個時脈可以被使用之一個時 脈系統1 0 0之一個簡化的均等之方塊圖。該時脈系統1 0 0係對應於由美國麻州波士頓之泰瑞丹公司所製造之 Catalyst™之時脈系統。於該時脈系統中,一個1 〇 MHz之 晶體振盪器1 1 0係被一個鎖相迴路1 1 2乘上頻率,以 產生一個1 0 0 MHz參考時脈。該參考時脈係被一個K乘 法器1 1 4乘上頻率,以產生一個超高解析度之光學參考 時脈(Optical Reference Clock,ORC)。該光學參考時脈係 具有一個固定模式及一個可變模式。於固定的光學參考時 脈模式中,K= 500,000,000,其係對應於一個50,000THz之 光學參考時脈的頻率(1 THz=1012Hz )。於可變的光學參 考時脈模式中,K係允許於228及229之間變化,其係對應 於範圍爲大約26,844 THz及53,687 THz之間之一個光學參 考時脈。因爲其係使用整數的數字,該固定的光學參考時 脈模式一般而言係比可變的光學參考時脈模式更容易程式 規劃。然而,因爲其係較具有彈性,所以可變的光學參考 時脈係通常於期望之頻率下產生準確的相干的解決方案。 該光學參考時脈係有效地分支至一個數位時脈系統1 1 6及至一或多個類比時脈系統1 2 2。該數位時脈系統 1 1 6係包含一個時序路徑,其係包含一個第一頻率除法 200303458 器1 1 8,以用於將該光學參考時脈除以一個整數“D” , 以產生一個第一數位輸出時脈C0。一個第二頻率除法器 1 2 0係將該第一數位輸出時脈C0除以一個整數“Γ , 以產生一個第二數位輸出時脈T0。然後,該數位時脈C0 及T0係能夠被使用於控制施加至該受測元件或者由該受 測元件取樣而來之數位向量之時序。該類比時脈系統1 2 2係包含4個時序路徑。每一個時序路徑係包含:一個第 一頻率除法器1 2 4 (DMC〇—DMC3),其係用於產生一個 個別的類比主時脈(AMC〇—AMC3); —個多工器(1 2 6 a—d中任一個),其係用於導引該第一頻率除法器之輸出 ;及一個第二頻率除法器1 2 8 ( DA〇 — DA3),其係用於 產生一個個別的輸出時脈(A〇—A3)。該輸出時脈A〇—A3 係透過一個設備匯流排而傳送,其中,其係可以被個別的 設備所接取而使用。 該Catalyst時脈系統係採用一個內部的結構(未示出 ),其係致能其操作如同該光學參考時脈係於K*1 〇 〇 MHz下執行。然而,於其之實施中,該光學參考時脈係維 持固定於1 0 0 MHz。然而,該細節係操作上透明的。程 式規劃該數位時脈C0及T0及該類比時脈AQ-A3係僅牽 涉到對於每一個個別的時序路徑規定該第一及第二除法器 値之除法器値,如同該光學參考時脈僅係被該除法器値所 除一樣。 第2圖係圖示本發明可以使用於其中之測試器環境。 舉例而言爲一個測試工程師之使用者210係操作一個工 200303458 作站或者其他電腦2 1 2。該工作站2 1 2係執行一個電 腦程式2 1 3,以建構於一個測試器2 2 0內之時脈。該 測試器2 2 0係包含一個時脈系統2 2 2,其係對應於第 1圖之該時脈系統1 0 0。該測試器220亦包含數位輸 入/輸出2 2 4,其係用於在時脈C0或T0之控制下由一 個受測元件2 2 8發源及取樣數位訊號,以及類比設備2 2 6,其係用於在類比時脈A。- A3之控制下發源及取樣類 比訊號。 於此稱爲該“時脈管理器”之該電腦程式2 1 3係包 含一個圖形使用者介面2 1 4,其係與軟_體2 1 6通訊。 於該較佳實施例中,該時脈管理器係使用Microsoft® Visual Basic®,而於一個電腦相容之電腦或者工作站上實施。該圖 形使用者介面2 1 4係包含用於接收使用者輸入、顯示輸 出及接收命令之域及控制。該軟體2 1 6係操作成回應輸 入及命令,以產生時脈結構資料。該時脈結構資料係指定 該時脈系統(亦即,該除法器及K乘法器)應如何被建構 ,以符合由該使用者所指定之該期望之時脈頻率。 較佳的情況爲,該圖形使用者介面2 1 4係包含該使 用者能夠交互作用之形式。第3圖係顯示該時脈管理器形 式3 0 0,較佳的情況爲,該時脈管理器形式3 0 0係當 該使用者第一次開始該時脈管理器程式時被顯示。該時脈 管理器形式3 0 0係呈現該使用者該測試系統之時脈系統 的一個圖形模型。於此模型中,該1 0 0 MHz參考之一個 表示3 1 0係出現爲以一個模型化之“K乘法器” 3 1 2 200303458 乘上頻率,以產生一個光學參考時脈3 1 4。該光學參考 時脈3 1 4係出現成分支至一個數位部分3 1 6及一個類 比部分3 1 8。 於該數位部分中,域3 2 0及3 2 4係分別對應於該 時脈系統1 0 〇之該第一及第二頻率除法器1 1 8及1 2 0,且域322及326係分別對應於數位時脈C0及T0 之頻率。於該類比部分中,該光學參考時脈係分支至4個 時序路徑。每一個時序路徑係具有用於該第一及第二除法 器3 2 8及3 3 2之域,該第一及第二除法器3 2 8及3 3 2係分別對應至該時脈系統1 〇 〇之除法器1 2 4 a-d及 1 2 8 a-d。每一個時序路徑亦具有分別對應於該類比主時 脈(AMC〇—AMC3)及該類比時脈(A〇—A3)之域3 3 0及 3 3 4。 該類比部分3 1 8亦包含射頻按鈕3 3 6及檢查盒3 3 8,以指定該類比主時脈如何分配至該第二除法器3 3 2,以產生該類比時脈a0-a3。這些射頻按鈕及檢查盒係 代表第1圖之該些多工器1 2 6 a-d之切換功能。藉由選擇 一個射頻按鈕3 3 6及檢查任何數量之檢查盒3 3 8,該 使用者係有效率地連接該被選擇出之類比主時脈至檢查盒 被選擇出之每一個時序路徑之該第二除法器3 3 2之該輸 入端。一旦被建立,則連接係被保持,即使當不同的射頻 按鈕及檢查盒被選擇出。較新之連接係覆蓋較舊的連接。 至第3圖之該時脈管理器形式之輸入係被指定爲無陰 影之域,且輸出係被指定爲具有陰影之域。爲了操作該時 200303458 脈管理形式3 0 0,該使用者係輸入期望之時脈頻率至用 於CO,T0及AQ—A3之任一個域(分別爲域3 2 2,3 2 6及3 3 4 )。然後,該使用者係按壓該“尋找除法器 ”按鈕3 5 2或者該“光學參考時脈固定尋找”按鈕3 5 4。爲了回應這些按鈕之一之按壓,該軟體2 1 6係自動 地對於所有的除法器計算產生該使用者已經輸入之期望的 頻率之時脈所需之除法器値。假如該使用者按壓該“尋找 除法器”之按鈕,則該軟體2 1 6係計算用於可變的光學 參考時脈模式之該除法器値及K乘法器。假如該使用者按 壓該“光學參考時脈固定尋找”之按鈕,則該軟體2 1 6 係計算用於固定的光學參考時脈模式之該除法器値(亦即 ,K=500,00,000 )。 第4圖係顯示用於可變的光學參考時脈模式之該時脈 管理器形式3 0 0之該輸出。該使用者已經先前於該Τ 0 域(326)中輸入100 MHz,於該Α〇域中輸入5 0 0 MHz及於該八丨域(3 3 4 )中輸入1 5 0 MHz。然後,該 使用者已經按壓該“尋找除法器”按鈕3 5 2。爲了回應 ,該軟體2 1 6係已經計算及輸出用於該K乘法器3 1 2 、該第一及第二除法器(用於該數位時脈AJ及C0 3 2 2之値(C0能夠爲一個輸出或者一個輸入。假如未指 定輸入,則該軟體係假設;[等於1且設定C0等於Τ0)。 應注意的是,該軟體2 1 6已經成功地決定用於該K 乘法器及除法器之値,以提供該使用者已經請求之該準確 的期望頻率。因爲該軟體係能夠準確地擊中該期望之頻率 12 200303458 ,該Τ 0及A 〇,Τ 0及A1,A 〇及A 之間之比率係剛好爲 該使用者所指定的比率。假如這些比率係爲相干所需,則 該些比率係被保存且相干係被確保。 第5圖係顯示用於固定之光學參考時脈模式之該時脈 管理形式3 0 0之該輸出。該使用者已經先前如同第4圖 輸入相同之頻率,且該使用者已經按壓該“光學參考時脈 固定尋找”按鈕354。如同第4圖’爲了回應,該軟體 2 1 6係已經計算及輸出用於該第一及第二除法器之及 Ai及T 0之値。該軟體已經於該K乘法器係固定爲 500,000,000之限制下操作。然而,此項限制係限制該時序 系統之彈性,且於此情況下,係使該軟體無準準確地擊中 該目標之頻率。不放棄其之搜尋或者僅產生一個誤差,該 軟體216係尋找最接近符合該指示之比率之期望目標頻 率之頻率。因爲對於AQ及八1及T0之該顯示的頻率之比率 係與該原始指定之目標頻率之該些比率相同,所以相干係 仍然確保。 應注意的是,由固定光學參考時脈模式所產生之該頻 率誤差係相當小,於本情況中,係小於0 · 1百萬分之一 (parts per million,PPM)。該項誤差係遠小於一般於測試 系統中發現之其他誤差,且一般而言係能夠被忽略。因此 ,該時脈管理器程式係致能該測試工程師推導出固定光學 參考時脈模式之相干時脈,而不大幅犧牲頻率之準確性。 此對於該測試工程師而言係相當有利的,因爲固定的光學 參考時脈模式一般而言係比可變之光學參考時脈模式更容 13 200303458 易使用。 可變之光學參考時脈模式及固定的光學參考時脈模式 之操作係已經以兩個目標頻率作顯示。然而,當測試之需 求係需要時,更多的目標頻率係能夠被指定。 某些測試係不需要相干之時脈,或者不需要所有對於 一項測試之指定之時脈係爲相干的。其他的測試係需要不 同組之相干的時脈。因爲相干係爲限制軟體擊中該目標頻 率之能力的一個限制(特別是在固定的光學參考時脈模式 下),所以較佳的情況爲,在不需要之情況下,該圖形使 用者介面2 1 4係允許使用者移除該項限制。藉由按壓該 “群組”按鈕3 5 0,該圖形使用者介面係顯示一個相干 群組形式6 0 0,其係允許該使用者群組不同的時脈在一 起,或者分離複數個時脈成爲不同的群組。 第6圖係顯示該相干群組形式6 0 0。編號爲1 一 5 之射頻按鈕之一個集合6 1 0係被提供用於CO /T0以及示 於該時脈管理器形式上之類比時脈之每一個(T0及C0係 被對待爲一個時脈,因爲其係固有地群組在一起)。該使 用者係藉由敲擊該射頻按鈕一個群組號碼而指定一個時脈 至一個群組。對於每一個時脈而言,僅有一個群組號碼能 夠被選擇。該使用者藉由給予不同的時脈相同之群組號碼 而指定不同的時脈至相同的群組,或者藉由給予不同的時 脈不同之群組號碼而指定不同的時脈至不同的群組。於敲 擊該“尋找除法器”或者“固定的光學參考時脈尋”按鈕 時,該軟體係計算於每一個群組中保留該期望之頻率的比 14 200303458 率之除法器値(以及可變的光學參考時脈模式中之κ乘法 器)。該軟體係不必定要於指定至不同群組之時脈中保留 比率。 相干性係不僅需要於該些時脈中之輸入比率係保留, 亦需要該比率係正確的。爲了此目的,該時脈管理器程式 係包含一個設備形式7 0 0,其係用於幫助該使用者正確 地指定相干的捕捉。該使用者係藉由敲擊用於該時脈管理 器形式3 0 0上之該時脈之該時脈指定按鈕3 5 6,而起 動用於一個特定的時脈之該設備形式7 0 0。一個不同的 時脈指定按鈕係提供給每一個類比時脈Α^-Α3。 第7圖係顯示該設備形式7 0 0。該設備形式7 0 0 係包含一個aN之時脈域7 1 0,其係指定該類比輸入時脈 (AG — A3)之該頻率。標號7 1 2係指示該被選擇出之時 脈之數量(於此,“ 0 ”係用於時脈a〇 )。該使用者係藉 由首先選擇由一個設備域714而來之一個設備而操作該 設備形式7 0 0,該設備域7 1 4較佳地係實施成一個盒 。當該使用者敲擊該設備域時,該域係顯示該形式能夠建 構之所有設備之列表。該使用者係選擇由該列表而來之一 個期望之設備,其中,該設備域係顯示該被選擇出之設備 的名稱。然後,該使用者能夠指定時序特徵,以建構該被 選擇出之設備。 時序特徵能夠對於每一個設備形式爲特定的,然而, 通常係包含取樣速率(Fs),取樣數量(N),感興趣之頻 率(FJ ,及該感興趣之頻率的週期數量(M)。這些時序 15 200303458 特徵係施加至來源及測量設備。舉例而言,對於一個任意 波形產生器而言,Fs係指定該任意波形產生器於該速率下 產生輸出取樣之速率,N係指定產生之取樣之數量,Fi係 指定該輸出頻率,且Μ係指定於Fi下產生之週期數量。對 於一個數位化器而言,Fs係爲該數位化器之取樣速率,N 係爲於該取樣視窗期間所取得之取樣之數量,F1係爲被測 量之期望頻率,且Μ係爲於F1下在該取樣視窗期間被完成 之週期數量。 該設備形式7 0 0係包含用於Fs,N,Fi及Μ之每一 個之域(分別爲716,718,720及722)。其 亦包含一個用於頻率解析度Fres之域7 2 4。頻率解析度 係根據Fs及N,或者根據Fi及Μ,其係根據方程式Fres =Fs/N=Fi/M。對於一個數位化器而言,Fres係代表由其所取 得之取樣所得到之離散傅利葉轉換之該儲存寬度。對於一 個任意波形產生器而言,Fres係代表該任意波形產生器能 夠被程式規劃之該最小頻率增量。該設備形式7 0 0係允 許該使用者個別地建構Fres,因爲使用者通常較喜歡根據 Fres而指定時序。 當不同的設備被選擇時,該設備形式7 0 0係根據每 一個設備之特別的需要而呈現不同的域給該使用者。舉例 而言,當該使用者選擇準確低頻來源(PLFSRC)時,該設 備形式係僅呈現上述之該些域(見第7圖)。然而,當該 使用者選擇準確低頻數位化器(PLEDIG)時,該設備形式 係顯示兩個額外之域’ 一個用於乘上aN時脈,另一個係用 16 200303458 於除上aN時脈以推導出Fs (見第8圖)。 參照回第7圖,該設備形式7 0 0係包含箭頭按鈕7 3 4 a-h,以幫助該使用者於計算不同的域之値。當該使用 者敲擊該些箭頭按鈕7 3 4 a-h之任一個時,該軟體係根據 在該形式上之其他域之一或多個,而計算用於該箭頭按鈕 指向之該域之一個値。敲擊按鈕7 3 4 c係根據先前輸入之 Fs及N ( Fres = Fs/N)之値,而計算Fres。相反地,敲擊 按鈕7 3 4 e係根據先前輸入之Fres及N之値,而計算Fs 。,給定該先前輸入之Fres及Fs之値,敲擊按鈕7 3 4 d 係尋找N之最佳値。假如Fs/Fres係爲一個整數,則該軟 體僅指定N = Fs/Fres。假如Fs/Fres係非爲一個整數,則 該軟體係根據檢查盒7 3 2之該狀態,而以兩種方式之一 運作。假如該檢查盒7 3 2係被檢查,則該軟體於計算N 之最佳値時係保持Fres爲常數。假如該檢查盒7 3 2係不 被檢查,則該軟體於計算N之最佳値時係保持Fs爲常數。 於上述任一個情況下,該軟體係選擇造成未被指示Fs或 Fres保持常數之的時序特徵中之最小改變之N之値。根據 FreszFj/M之限制,按鈕7 3 4 f,g及h係分別類似於按 鈕 7 3 4 c,d 及 e。 該設備形式7 0 0亦包含一個計算按鈕7 4 2。敲擊 該計算按鈕係指示〇該軟體根據先前輸入之Fs& Fi之値, 而計算Fres,Μ及N。給定方程式Fs/Fi二N/M,該軟體 首先企圖藉由約分分數Fs/Fi成爲最簡形式而計算N及Μ 。該軟體指定該被約分之分數的分子成爲Ν,且該分母成 17 200303458 爲Μ。然後,係被計算Fres爲Fs *N。假如N係比允許之 値爲大(亦即,該輸入之値係需要該設備取樣太多的樣本 ),則該軟體持續地以小的增量Fi移位,以搜尋使Μ及N 放置於該可允許之範圍之內之該最小的Μ及Ν整數値。該 最終之該輸入的Fi及真實的 Fi之間之不匹配一般而言係相 當小。 藉由敲擊在該設備形式上之該箭頭按鈕7 3 4 a,該圖 形使用者介面係轉移該Fs之値成爲該aN時脈域7 1 0。 該使用者能夠藉由敲擊該取消按鈕7 4 6或者該返回按鈕 7 4 4而關閉該設備形式。敲擊該取消按鈕7 4 6係放棄 該設備形式且將控制交回該時脈管理器形式3 0 0。敲擊 該返回按鈕7 4 4係儲存該設備形式7 0 0之狀態且關閉 該形式。其係傳送該aN時脈域7 1 0之內容至該時脈管理 器形式3 0 0之該類比時脈域3 4 4,以用於該被選擇出 之時脈,亦即該時脈A。-A3,該使用者係起始敲擊該時脈 指定按鈕3 5 6以用於該時脈AQ—A3。 如上文所示,設備結構係固有地受制於Fs/N=Fi/M之限 制。吾人係能夠重寫該方程式成爲Fs/Fi二N/M之形式, 其中’變淸楚的係爲,該分數M/N係必須被約分成爲最 簡化之項,以防止該設備產生或者取得冗餘的資料。爲了 避免冗餘的資料,該設備形式7 0 0係包含一個“ N及Μ ”之狀態指示器7 3 8。當Μ/Ν係爲最簡項時(亦即,μ 及Ν係互爲質數時),該指示器係變爲綠色的;否則,該 指示器係變爲紅色的。 18 200303458 該設備形式7 0 0亦包含一個有效的指示器7 3 6及 一個診斷域7 4 0。設備之能力係限制時序特徵能夠被建 構之彈性。舉例而言,一個任意波形產生器係被設計成僅 於一有限範圍之取樣速率下操作,且設計成僅於一有限之 頻率下接收輸入訊號。該軟體係包含一個設備資料庫,以 確保該用於每一個設備之輸入時序特徵係與該設備之能力 相符。該設備資料庫係儲存每一個可以使用該設備形式7 〇 〇建構之設備之程式規劃限制。爲了回應該使用者於任 何時序域(例如域7 1 6 - 7 2 4 )輸入資料,該軟體係 執行一個確認例行程序。該確認例行程序係比較該輸入之 時序特徵及儲存於該設備資料庫中之該程式規劃限制。假 如該輸入之時序特徵係違反任何該設備之程式規劃限制, 則有效的指示器7 3 6係變爲紅色的,且一個診斷訊號係 顯示於該診斷域7 4 0中。一般而言,該診斷訊息係識別 該違反之時序特徵,且指定於該時序特徵能夠被程式規劃 之範圍上之一個可允許的範圍(見第8圖)。有時候,一 個設備結構係無效的,因爲某些時序特徵之組合係不相容 的。於這些情況下,較佳的情況爲,該診斷訊息係包含用 於修改該時序特徵之建議。假如該輸入之時序特徵係不違 反儲存於該設備資料庫中之該些程式規劃限制之任一個, 則該有效的指不器7 3 6係變成綠色的且該診斷域7 4 0 係被淸除。 如上文所述,相干一般而言係需要於一個測試器中之 不同的時脈之間作協調。考慮一個測試器於一個特定的頻 19 200303458 率下測量一個放大器之增益之情況。一個任意波形產生器 係施加一個具有Fi頻率之激勵至該放大器之該輸入端,且 一個數位化器係捕捉由該放大器之該輸出端而來之一個被 放大之回應。因爲該放大器之輸出頻率係亦爲Fi,所以該 數位化器係必須於包含Fi之週期之一個整數之取樣視窗內 取樣該受測元件之回應。因此,於此情況下,該數位化器 之該Fi係必須等於該任意波形產生器之F1,以確保相干。 該設備形式7 0 0係藉由允許該使用者建構一個設備 之時序特徵爲另一個設備之時序特徵之函數,而簡化確認 相干之工作。於該設備形式上之敲擊按鈕326,328 及3 3 0係導致該形式顯示用於分別建構Fs,FT及Fres之 時序相關之額外域。 第9圖係顯示於該使用者已經敲擊該按鈕7 2 8以用 於Fi之相關性之後之該設備形式700。如示於第9圖, 該設備形式係顯示一個計算器區域9 0 0,其係先前隱藏 的。該計算器區域9 0 0係包含一個分子域9 1 0及一個 分母域9 1 2。其亦係包含一個類比分支區域9 1 4,一 個來源區域9 1 6及一個取得値按鈕9 1 8。該使用者藉 由輸入於域9 1 0及9 1 2中之一個分子及一個分母,選 擇由該類比分支區域9 1 4而來之一個時脈,及選擇由該 來源區域9 1 6而來之用於該被選擇出之時脈的時序特徵 之一 ’而指定用於F,之一個時脈之相關。區域9 1 4及9 16係包含允許只有一個項目由每一個區域被選擇出之射 頻按鈕。顯示於第9圖之該範例中之該些設定係對應於等 20 200303458 於指定用於類比時脈等等之指定的Fs頻率之3/2的一個 Fi頻率。如示於該計算器區域9 0 0中,對於所示之該時 序特徵而言,Fi係能夠根據於該系統中之其他時脈之任一 個而被建構。一旦該使用者已經設定該些域9 1 0,9 1 2,9 1 4及9 1 6,該使用者能夠敲擊該取得値按鈕9 1 8。敲撃該按鈕係根據該輸入之設定而計算用於Fi之一 個値,且將該計算出之値送回該?^或7 2 2。 該計算器區域9 0 0之該內容係實質上相同,而不論 該些按鈕3 2 6,3 2 8或者3 3 0之哪一個係已經被敲 擊,例外係爲該計算器區域之名稱係根據該按壓之按鈕而 被改變。當按鈕7 2 6係被敲擊時,該名稱係讀成“Fs相 關”,當按鈕7 2 8係被敲擊時,該名稱係讀成“Fi相關 ”,當按鈕7 3 0係被敲擊時,該名稱係讀成“Fres相關 ” 〇 第1 0及1 1圖係顯示根據本發明之用於建構用於可 變的光學參考時脈模式(第1 0圖)及固定的光學參考時 脈模式(第1 1圖)之一個測試器之時脈系統的演算法之 範例。較佳的情況爲,該些演算法係由該軟體2 1 6所執 行,該軟體2 1 6係操作成回應由該圖形使用者介面2 1 4而來之使用者輸入及命令。較佳的情況爲,該軟體2 1 6係每當該使用者於該時脈管理器形式3 0 0中輸入期望 之頻率且已經敲擊該尋找除法器按鈕3 5 2或者該光學參 考時脈固定尋找按鈕3 5 4時,執行該些演算法之一。簡 略參照第1圖,吾人首先認知該時脈系統1 0 0之該些元 21 200303458 件之數學關係係如下: C0*D=光學參考時脈; (1 ) AL*DAL*DMCL=光學參考時脈;L=0,l,2 及 3 ;且(2 ) 100MHz*K=光學參考時脈 (3 ) 爲了使用頻率除法器(例如計數器)而實現該期望之 頻率,吾人係搜尋K及下列除法器之每一個係爲一個整數 之解決方案之組:D,0八1及DMG ; L=0,l,2及3。 首先參照第1 0圖,用於可變的光學參考時脈模式之 該演算法係首先尋找以決定該期望之頻率及該主時脈之該 頻率之最小公倍數(Least Common Multiple, LCM),亦即 A〇—A3,C0及1 0 0 MHz之最小公倍數(步驟1 〇 1 〇 ) 。假如該使用者已經輸入較少之期望頻率於該時脈管理器 形式之該些域之中,則步驟1 0 1 〇係忽略該些空白域, 且僅尋找該使用者已經輸入期望之頻率之該些域的最小公 倍數。該結果之最小公倍數係爲每一個期望之頻率及該主 時脈能夠被整除之該最小的數字。可以以此方式整除係意 謂計數器或者其他以整數爲基礎之除法器係能夠被使用 於由光學參考時脈產生每一個期望之頻率。其亦意謂K能 夠被實現爲一個整數,以由該主時脈產生該光學參考時脈 〇 重要的是,該最小公倍數係爲該期望之頻率及該主時 脈之該“最小”公倍數,而非其他之公倍數。實施該“最 小”公倍數係最大化該演算法能夠於該時脈系統中之不同 層(亦即,第一除法器1 2 4及第二除法器1 2 8 )之間 22 200303458 之相除的彈性。此係爲重要的,因爲於該Catalyst測試系 統中之該類比主時脈(AMCVAMC3)係具有一個頻率上限 及一個頻率下限。因此,該第二除法器1 2 8 ( DAb)係必 須被選擇成使得該期望之頻率FDEw乘上該第二除法器DA^ 係落於該類比主時脈之可允許的範圍之內。此外,假如該 最小公倍數係大於該最大可允許之光學參考時脈(2 2 9 ) ,則沒有能夠被設定成致能該時脈系統準確地產生期望之 頻率的解決方案。因此,尋找該“最小”公倍數係提供該 演算法最高之成功機率。 於步驟1 0 1 2處,該演算法係決定該DAb除法器1 2 8之値。此步驟係於兩個限制下操作。首先,每一個 E»Al*Fdes_l之乘積係必須落於該個另!1的類比主時脈之可允許 範圍之內。第二,較佳的情況爲,該DAb之値係應該儘可 能加上相當少(理想上爲無)之因子至該最小公倍數。此 係意謂:於最大的程度之下,該DA^除法器之因子應該爲 該最小公倍數之因子之一個子集合。如同之前之情況,最 小化因子係促進於建構該時脈系統之較大彈性,且改進獲 得成功之設定的機會。. 步驟1 0 1 2 a— 1 0 1 2 C係詳述步驟1 〇 1 2。對 於每一個類比時序路徑而言,該演算法係計算將八“(^置 於其之可允許範圍內之DAi的一個下限(LL)及一個上限 (UL )。因此, LL=AMCMin/Fdes-l ’ 且 ( 4 ) UL= AMCmax/Fdes.l ( 5 ) 23 200303458 爲了確保LL及UL於範圍之內,LL係捨入向上且UL 係捨去向下。然後,該演算法係檢查由LL至UL之每一個 整數,且決定其之因子。假如一個整數係被發現爲對於該 最小公倍數不增加新的因子,則該演算法係指定DA^爲該 整數之値,且停止搜尋。否則,該演算法係指定DAl^爲對 於該最小公倍數增加最少之額外因子之整數。此程序係對 於每一個類比時序路徑重複實施。 於步驟1 0 1 4處,該演算法係計算每一個AMCt爲 Fdes?DAl。該演算法亦計算一個更新之最小公倍數,稱爲 “成塊最小公倍數”,其係包含該原始的最小公倍數之所 有因子加上實現該DA1J余法器所需之任何額外的因子。 於步驟1 0 1 6處,該演算法係尋找另一個整數“p” ,使得P*成塊最小公倍數係落入該光學參考時脈之可允許 範圍,於此爲2 2 8 - 2 2 9。給定此項限制,p能夠爲光學 參考時脈MIN/成塊最小公倍數及光學參考時脈MAX/成塊 最小公倍數之間之任何整數。於此範圍內之P之該中間値 係被使用於後續之處理;然而,P之選擇係爲任意的,且落 於該指定之範圍內的任何値係能夠被使用。 一旦P係爲已知,該剩餘之時脈設定係落於位置之內 (步驟1 0 1 8 )。特別是, 光學參考時脈=p*成塊最小公倍數 (6 ) κ =光學參考時脈/1 0 0 MHz ( 7 ) D=光學參考時脈/C0 ;且 (8 ) DMCl=光學參考時脈/AMCl ( 9 ) 24 200303458 於步驟1 0 1 8結束處,該演算法係已經完成計算用 於可變的光學參考時脈模式之時脈結構。該演算法不是已 經準確地擊中該期望之頻率,即是該設定係因爲該成塊最 小公倍數係比最大可允許之光學參考時脈爲大而失敗。 於可變的光學參考時脈模式中,相干性群組係不需要 考慮,因爲改變該光學參考時脈之彈性係排除四捨五入之 需求。因爲頻率係不被四捨五入,所以不論相干是否需要 ,頻率比率係於所有時脈中被保留。 現請參照第1 1圖,該用於固定光學參考時脈模式之 步驟1 1 1 0 - 1 1 1 4係與第1 0圖之該些步驟1 0 1 0 - 1 0 1 4相當有關。於步驟1 1 1 0處,該演算法係 如同上文尋找該期望之頻率及該主時脈之頻率的最小公倍 數,亦即,A。-A3,C0及1 0 0 MHz之最小公倍數。然而 ,於步驟1 1 1 1中,該演算法係尋找該期望之頻率及該 光學參考時脈之一個較大的最小公倍數“大的最小公倍數 ”,亦即,A。—A3,C0及5 0,0 0 0 THz之最小公倍數 。然後,該大的最小公倍數係被使用於步驟1 1 1 2中, 其中,該第二除法器係被選擇成於已經包含於大的最小公 倍數中之因子之上最小化新的因子。大的最小公倍數之該 些因子係相關的,不使用該些最小公倍數,以當可能時, 允許該演算法尋找準確地產生該期望之頻率之除法器値( 亦即不作四捨五入,見下文)。應注意的是,大的最小公 倍數係僅使用於最小化於步驟1 〇 1 2中之新的因子。假 如有新的因子且一旦該新的因子係被決定,該演算法係計 25 200303458 算成塊最小公倍數爲最小公倍數及實現該第二除法器所需 之額外的因子之乘積。 於步驟1 1 1 4中,該演算法係使用於步驟1 1 1 2 中決定之該第二除法器而計算該些類比主時脈。於步驟所 實施之行動係實質上與第1 0圖中之步驟1 0 1 2所實施 之步驟相同。 現在進行至步驟1 1 1 6,該演算法係計算一個値n= 光學參考時脈FIX/成塊最小公倍數,其中,光學參考時脈 FIX係標稱爲50,000THz。因爲η係不必然爲一個整數,所以 較佳的情況爲,該演算法係將η四捨五入成爲最接近之整 數η〆以確保該時脈系統係能夠以計數器或者其他以整數 爲基礎之除法器建構.。於步驟1 1 1 8中,該演算法係計 算該數位主時脈除法器(DMC) 12 4a-d及該D除法器1 1 8如下: DMCL= nr*成塊最小公倍數/AMCL ;且L=0,l,2及;3 (10) D= nr *成塊最小{咅數/C 0 (11) 假如η起始係不爲一個整數,則四捨五入η以產生nr 係產生一個四捨五入誤差,η,/η,其係影響該些類比主時 脈及該期望之頻率。於步驟1 1 2 0中,該演算法於計算 該真實之頻率時係考慮到該四捨五入誤差,其係如下: AMCL=光學參考時脈 fixed/DMCl ; L=0,l,2 及 3 ( 1 2 )
Fdes-l二AMCL/DAL ; L=0,l,2 及 3 ;且 (13) C 0 =光學參考時脈fixed/D (14) 於步驟1 1 2 0結束時,該演算法係已經結束計算固 26 200303458 定的光學參考時脈模式之時脈結構資料。 應注意的是,該期望之頻率及C0之每一個係由其原 始指定之値歪斜一個因子心/η (假設nr#n)。因爲該因 子係於該時脈系統產生之所有頻率中出現,所以於不同頻 率之間之比率係被維持。因此,雖然具有準確的目標頻率 係不能夠總是被達成之事實,然而相干性係被確保。 由此技術所產生之頻率誤差係相當小。於最小化在成 塊最小公倍數中之因子之數量之加強一般而言係確保η係 爲一個大的數字。因此,該因子l/n —般而言係選擇成1 ,以確保該真實的頻率係非常接近其起始之指定値。因爲 成塊最小公倍數係被最小化,所以該演算法係最小化頻率 之誤差成爲該時脈系統能夠達成之理論的最低値,且同時 仍然確保相干性。這些頻率誤差通常係比於測試系統中常 找到之其他時序誤差爲小,其係相當小,所以事實上其係 一般能夠被忽略。 對於固定的光學參考時脈模式而言,相干群組係爲重 要的,因爲四捨五入誤差係使頻率値失真。對於固定的光 學參考時脈模式而言,該演算法僅處理不同的相干群組如 同其係屬於不同的時脈系統一樣。不同的群組係因而允許 具有不同的成塊最小公倍數及不同的η之値。對於某些群 組四捨五入η係可能爲必須的,而對於其他群組係並非如 此。因此,某些群組可以具有頻率誤差,而其他群組係不 可以具有頻率誤差。 上述之敘述係假設該些多工器1 2 6 a— 1 2 6 d之每 27 200303458 一個係將其之個別的時序路徑之該類比主時脈傳送至其之 輸出端,亦即,多工器1 2 6 a係傳送AMC。,多工器1 2 6 b係傳送AMG等等。然而,如上文所示,用於建構時脈 之該系統係不限於此配置。於該較佳實施例中,該演算法 係根據真實的連結而藉由計算除法器之値而考慮到切換。 於此所述之該系統係大幅地簡化建構於一個測試系統 中之複數個時脈之工作。其係自動地根據使用者特定之頻 率而產生時脈結構資料,且藉由檢查輸入相對於時脈系統 及設備之能力而導引使用者指定有效的結構。該系統亦可 擴展的。該系統能夠透過對於該設備形式7 0 0及設備資 料庫之更新而容納新的設備。此外,該演算法係能夠容易 地處理額外的時脈,因爲執行該演算法所需之時間係與該 些時脈之數量呈線性比例化。 替代方式 上文係已經敘述一個實施例,許多替代的實施例或者 變化係能夠被完成。舉例而言,該時脈管理器程式係已經 於此被欽述爲關於Catalyst測§式系統。本發明係不限於使 用該測試系統。本發明係能夠與具有一個參考時脈以及使 用頻率除法器及/或乘法器而由該參考時脈推導出之任何 數量之時脈的任何測試系統一起使用。 上述之該實施例係包含兩層頻率除法器,亦即,一個 包含除法器1 2 8之一個第一層及包含除法器1 2 4之一 個第二層。然而,由上文係明顯可知,該演算法係可比例 化而與具有大於兩層除法器之時脈系統一起使用。特別是 28 200303458 ,該演算法係能夠藉由對於每一個連續之層重複步驟1〇 1 2及1 0 1 4而被比例化。用於除法器之每一層的値係 被選擇成符合頻率範圍條件,且增加儘可能少之因子至最 小公倍數。 上述之敘述係採用數學表示法以傳達該演算法之意思 溝通。然而,該演算法係不受限於這些特定的表示法。如 同熟習該項技術者所知,數學係以廣大的變化形式提供表 示量化觀念之極大的彈性。因此,本發明係被認知爲包含 使用廣大的變化之實質上相等之數學形式而達成實質上相 同結果之演算法。 如於此所述,用於建構時脈之該系統係被實施爲一個 執行於一個個人電腦相容之電腦上之Visual Basic®程式。然 而,本發明係不受限於此種方式之實施。如同熟習該項技 術者所知,許多不同的軟體及硬體環保係能夠被使用於實 施根據本發明之系統。 用於建構時脈之該系統本身係不需要設置成爲一個單 一電腦程式。其係能夠以無數個方式建構,諸如以不同的 軟體模組,軟體庫或者與另一個電腦程式通訊之電腦程式 。此外,用於與該系統通訊之該介面係不必要爲一個圖形 使用者介面。反而是,其係能夠爲一個用於與其他軟體構 件通訊之軟體介面。 除了產生結構資料,用於建構時脈之該系統係能夠被 使用於直接程式化一個測試器之時脈系統。舉例而言,該 時脈管理器之該圖形使用者介面係能夠包含一個額外的控 29 200303458 制,當該控制被致動時,係能夠導致該軟體根據該時脈結 構資料而設定該測試器。因此,該時脈係能夠於一個“活 動的”模式下執行,以檢查或者發現及處理特定之測試場 合。於又另一個替代實施例中,該圖形使用者介面係能夠 包含一個用於產生測試程式碼之控制。當該控制被致動時 ,該控制係導致該軟體產生用於包含於一測試程式中之測 試程式碼。該測試程式碼係能夠於該測試器之本地語言之 中,或者於隨後被轉換成爲測試器特定之碼的通用測試語 言之中。其後,當該測試程式係被執行時,該程式碼將根 據該時脈結構資料而建構該測試器,以建立該期望之結構 〇 上述之替代方式及變化以及其他之每一個係已經被該 些發明人所計畫出來,且係意欲落於本發明之範疇之內。 因此,應瞭解的是,上述之敘述係爲示範性的,且本發明 應僅由後附申請專利範圍之精神及範疇所限制。 圖式簡單說明 由考量實施方式及圖式之下,本發明之額外的目的, 優點及新穎的特色將變成明白的,其中: 第1圖係爲用於建構該些時脈可以被使用之該時脈系 統之一個簡化之方塊圖; 第2圖係爲顯示一個使用者能夠採用該系統以建構時 脈之一個測試器環境之簡化的時脈方塊圖; 第3圖係爲該時脈管理器形式之圖式,其係形成用於 建構時脈之該系統的圖形使用者介面之一部分; 30 200303458 第4圖係爲第3圖之該時脈管理器形式於該系統係於 可變之光學參考時脈模式下操作之後之一個圖式; 第5圖係爲第3圖之該時脈管理器形式於該系統係於 固定之光學參考時脈模式下操作之後之一個圖式; 第6圖係爲相干群組形式之一個圖式’其係能夠透過 於該時脈管理形式上之一個控制而被存取; 第7圖係爲該設備形式之一個圖式’其係能夠透過於 該時脈管理形式上之一個或多個控制而被存取; 第8圖係爲第7圖之該設備形式之一個圖式,其係顯 示由在第7圖中所選擇之一個而來之一個不同的設備之選 擇; 第9圖係爲第7圖之該設備之一個圖式,其係顯示用 於計算頻率相關之一個計算器部分; 第1 0圖係爲一個顯示一個用於使用可變之光學參考 時脈模式而決定一個時脈系統之除法器之演算法的流程圖 :及 第1 1圖係爲一個顯示一個用於使用固定之光學參考 時脈模式而決定一個時脈系統之除法器之演算法的流程圖 0 〔元件符號說明〕 10 0 時脈系統 110 晶體振盪器 112 鎖相迴路 114 乘法器 31 200303458 116 數位時脈系統 118 第一頻率除法器 120 第二頻率除法器 122 類比時脈系統 124 第一頻率除法器 1 2 6 a-d 多工器 1 2 8 第二頻率除法器 210 使用者 212 工作站或者其他電腦 213 電腦程式 214 圖形使用者介面 2 16 軟體 218 測試程式 220 測試器 222 時脈系統 224 數位輸入/輸出 226 類比設備 228 受測元件 300 時脈管理器 3 10 1 0 0 MHz 參考 312 乘法器 314 光學參考時脈 316 數位部分 318 類比部分 32 200303458 3 2 0 域 3 2 2 域 3 2 4 域 3 2 6 域 328 第一除法器 3 3 0 域 332 第二除法器 3 3 4 域 336 射頻按鈕 338 檢查盒 350 群組按鈕 352 尋找除法器按鈕 354 光學參考時脈固定尋找按鈕 600 相干群組形式 610 射頻按鈕 700 設備形式 7 10 aN之時脈域 712 時脈之數量 714 設備域 716,718,720 及 722 域 7 2 4 域 7 2 8 按鈕 732 檢查盒 7 3 4 a-h箭頭按鈕 33 200303458 7 3 8 狀態指示器 7 3 6 有效的指示器 7 4 0 診斷域 7 4 2 計算按鈕 7 4 4 返回按鈕 7 4 6 取消按鈕 9 0 0 計算器區域 9 1 0 分子域 9 1 2 分母域 9 1 4 類比分支區域 9 1 6 來源區域 9 1 8 取得値按鈕 34

Claims (1)

  1. 200303458 拾、申請專利範圍 1 · 一種用於建構一個自動測試系統以產生由一個參 考時脈而來之複數個時脈之系統,其係透過複數個除法器 而連接至該參考時脈,其係包含: 一個使用者介面,其係具有複數個輸入,以用於指定 複數個時脈之期望的頻率;及 軟體部分,其係可操作於回應該介面,用於計算該些 除法器之値,以建構該複數個時脈之期望之頻率。 2·如申請專利範圍第1項之用於建構一個自動測試 系統以產生由一個參考時脈而來之複數個時脈之系統,其 中,該介面係包含至少一個輸入端,其係用於指定該複數 個時脈之至少一個之頻率爲該複數個時脈之其他時脈之至 少一個的一個函數。 3·如申請專利範圍第1項之用於建構一個自動測試 系統以產生由一個參考時脈而來之複數個時脈之系統,其 中,該介面係包含至少一個輸入端,其係用於指定該測試 系統之設備之時序特徵。 4 ·如申請專利範圍第3項之用於建構一個自動測試 系統以產生由一個參考時脈而來之複數個時脈之系統,其 係進一步包含誤差檢查碼,以用於比較該些設備之該被指 定之時序特徵及指示該些設備之能力之被儲存的資料。 5 ·如申請專利範圍第4項之用於建構一個自動測試 系統以產生由一個參考時脈而來之複數個時脈之系統’其 中,該介面係包含一個視窗,其係用於顯示由該誤差檢查 35 200303458 碼所產生之誤差訊息,以回應與該些設備之能力不相容之 該些指定之時序特徵。 6 ·如申請專利範圍第3項之甩於建構一個自動測試 系統以產生由一個參考時脈而來之複數個時脈之系統,其 係進一步包含碼,其係用於計算該些複數個時脈之至少一 個之期望的頻率,以回應該些設備之該輸入之時序特徵。 7 ·如申蕭專利範圍第1項之用於建構一個自動測試 系統以產生由一個參考時脈而來之複數個時脈之系統,其 中 該軟體係產生指示該些除法器之該被計算出之値之輸 出;且 該介面係進一步包含該些除法器之該些被計算出之値 的顯示。 8·如申請專利範圍第7項之用於建構一個自動測試 系統以產生由一個參考時脈而來之複數個時脈之系統,其 中,該介面係進一步包含該些除法器之該些被計算出之値 的質因數之顯示。 9·如申請專利範圍第1項之用於建構一個自動測試 系統以產生由一個參考時脈而來之複數個時脈之系統,其 中,該介面係進一步包含輸入,以用於指定該些複數個時 脈之不同時脈成爲相干性必須被維持於其內之群組。 10·—種用於建構一個自動測試系統以產生由一個 參考時脈而來之複數個時脈之方法,其係包含下列步驟: 接收複數個輸入,其係指定複數個時脈之期望之頻率 36 200303458 :及 爲了回應該接收到之輸入,計算連接至該參考時脈的 複數個除法器之値,以建立該些複數個時脈之期望之頻率 0 1 1 ·如申請專利範圍第1 0項之用於建構一個自動 測試系統以產生由一個參考時脈而來之複數個時脈之方法 ,其係進一步包含指定該複數個時脈之至少一個之頻率爲 該複數個時脈之其他時脈之至少一個的一個函數。 1 2 ·如申請專利範圍第1 〇項之用於建構一個自動 測試系統以產生由一個參考時脈而來之複數個時脈之方法 ,其係進一步包含指定一個測試系統之至少一個設備之時 序特徵。 1 3 ·如申請專利範圍第1 〇項之用於建構一個自動 測試系統以產生由一個參考時脈而來之複數個時脈之方法 ,其中,該時序特徵係包含一個設備之取樣速率、感興趣 之頻率、頻率除法器之値、頻率乘法器之値及頻率解析度 之一。 1 4 ·如申請專利範圍第1 3項之用於建構一個自動 測試系統以產生由一個參考時脈而來之複數個時脈之方法 ,其中,該些輸入係用於指定該一個設備之取樣頻率爲另 一個設備之一個時序特徵的一個函數。 1 5 ·如申請專利範圍第1 3項之用於建構一個自動 測試系統以產生由一個參考時脈而來之複數個時脈之方法 ,其中,該些輸入係用於指定該一個設備之感興趣的頻率 37 200303458 爲另一個設備之一個時序特徵的一個函數。 1 6 ·如申請專利範圍第1 3項之用於建構一個自動 測試系統以產生由一個參考時脈而來之複數個時脈之方法 ,其中,該些輸入係用於指定時序特徵,其係包含至少一 個輸入,其係用於指定一個設備之頻率的解析度爲另一個 設備之一個時序特徵的一個函數。 1 7 ·如申請專利範圍第1 2項之用於建構一個自動 測試系統以產生由一個參考時脈而來之複數個時脈之方法 ,其係進一步包含比較一個設備之該指定之時序特徵及指 示該設備之能力的被儲存資料。 1 8 ·如申請專利範圍第1 7項之用於建構一個自動 測試系統以產生由一個參考時脈而來之複數個時脈之方法 ,其係進一步包含顯示由該比較步驟所產生之誤差訊息’ 以回應與該設備之能力不相容之該些指定之時序特徵。 1 9 ·如申請專利範圍第1 3項之用於建構一個自動 測試系統以產生由一個參考時脈而來之複數個時脈之方法 ,其係進一步包含根據用於一個設備之該輸入之時序特徵 而計算用於驅動該設備之一個期望之時脈頻率° 2 0 ·如申請專利範圍第1 〇項之用於建構一個自動 測試系統以產生由一個參考時脈而來之複數個時脈之方法 ,其係進一步包含顯示指示該除法器之該被計算之値之輸 出。 2 1 ·如申請專利範圍第2 0項之用於建構一個自動 測試系統以產生由一個參考時脈而來之複數個時脈之方法 38 200303458 ,其係進一步包含顯示該些除法器之該被計算之値的質因 數。 2 2 ·如申請專利範圍第1 0項之用於建構一個自動 測試系統以產生由一個參考時脈而來之複數個時脈之方法 ,其中,該些期望之時脈頻率係以確保相干的測試之比率 相關,且進一步包含在該測試系統不能夠於該些期望之頻 率下符合該輸入之比率之情況下,修改該期望之時脈頻率 ,以準確地維持該些比率。 2 3 ·如申請專利範圍第2 2項之用於建構一個自動 測試系統以產生由一個參考時脈而來之複數個時脈之方法 ,其係進一步包含下列步驟: 指定該些複數個時脈之不同之時脈至複數個群組;及 修改指定至該相同群組之該些時脈之該些期望之頻率 ,以準確地維持該相同群組中之複數個時脈頻率之間之該 些輸入比率。 2 4 ·如申請專利範圍第1 0項之用於建構一個自動 測試系統以產生由一個參考時脈而來之複數個時脈之方法 ,其中,該接收步驟係包含接收以一個有理的分子除以一 個有理的分母之形式之用於該些期望之頻率之每一個的一 個輸入。 2 5 ·如申請專利範圍第1 0項之用於建構一個自動 測試系統以產生由一個參考時脈而來之複數個時脈之方法 ,其係進一步包含產生測試程式碼,以於該自動測試系統 內程式規劃該複數個除法器,以確保該計算出之値。 39 200303458 2 6 ·如申請專利範圍第2 5項之用於建構一個自動 測試系統以產生由一個參考時脈而來之複數個時脈之方法 ,其係進一步包含儲存該測試程式碼於一個測試程式中, 以用於執行該自動測試系統。 2 7 · —種自動測試系統,其係包含: 一個參考時脈; 複數個除法器,其係連接至該參考時脈,以由該參考 時脈產生複數個時脈; 一個使用者介面,其係具有複數個輸入,以用於指定 該複數個時脈之期望的頻率;及 軟體部分,其係可操作於回應該使用者介面,用於計 算該些除法器之値,以由該參考時脈建構該些期望的時脈 之每一^個。 2 8 ·如申請專利範圍第2 7項之自動測試系統,其 係進一步包含結構產生碼,其係操作於回應該使用者介面 ,以產生測試程式碼,以用於在該自動測試系統內建構該 複數個除法器,以確保該計算出之値。 2 9 · —種測試於一自動測試系統中之受測元件之方 法,該自動測試系統係具有一個參考時脈及複數個除法器 ,以由該參考時脈推導出複數個時脈,該方法係包含下列 步驟: 接收複數個輸入,以用於指定該複數個時脈之期望的 頻率; 回應接收該複數個輸入而計算該些除法器之値,以建 200303458 立每一個期望之時脈頻率; 建構該複數個除法器,以提供該期望之時脈頻率; 於該複數個時脈之一個第一時脈之控制下,施加一個 訊號至該受測元件; 於該複數個時脈之一個第二時脈之控制下,取樣由該 受測元件而來之一個訊號;及 比較該被取樣之値以及期望之値,以決定是否該受測 元件係通過或者失敗。 拾壹、圖式 如次頁
    41
TW092103865A 2002-02-26 2003-02-25 System and methods for configuring an automatic test system TWI315459B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/083,009 US7080304B2 (en) 2002-02-26 2002-02-26 Technique for programming clocks in automatic test system

Publications (2)

Publication Number Publication Date
TW200303458A true TW200303458A (en) 2003-09-01
TWI315459B TWI315459B (en) 2009-10-01

Family

ID=27753216

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092103865A TWI315459B (en) 2002-02-26 2003-02-25 System and methods for configuring an automatic test system

Country Status (8)

Country Link
US (1) US7080304B2 (zh)
EP (1) EP1485725A1 (zh)
JP (1) JP4295626B2 (zh)
CN (1) CN100575977C (zh)
AU (1) AU2003216349A1 (zh)
MY (1) MY135310A (zh)
TW (1) TWI315459B (zh)
WO (1) WO2003073116A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6948017B2 (en) * 2002-12-18 2005-09-20 International Business Machines Corporation Method and apparatus having dynamically scalable clock domains for selectively interconnecting subsystems on a synchronous bus
JP4895551B2 (ja) * 2005-08-10 2012-03-14 株式会社アドバンテスト 試験装置および試験方法
JP2009052889A (ja) * 2007-08-23 2009-03-12 Yokogawa Electric Corp 半導体試験システム
US8645117B2 (en) * 2010-05-27 2014-02-04 Freescale Semiconductor, Inc. Clock simulation device and methods thereof
CN102377611A (zh) * 2010-08-18 2012-03-14 正文科技股份有限公司 动态主机配置协议服务器的自动测试系统
CN102594451A (zh) * 2012-02-23 2012-07-18 深圳市新岸通讯技术有限公司 一种测试信号的生成方法及装置
US9628095B1 (en) * 2012-09-05 2017-04-18 Altera Corporation Parameterizable method for simulating PLL behavior
CN103941086A (zh) * 2014-03-25 2014-07-23 中国科学院长春光学精密机械与物理研究所 一种超高精度频率测量仪及其测量方法
US9459317B2 (en) * 2014-08-28 2016-10-04 Freescale Semiconductor, Inc. Mixed mode integrated circuit, method of providing a controllable test clock signal to a sub-circuitry of the mixed-mode integrated circuit and method of detecting current paths causing violations of electromagnetic compatibility standards in the mixed mode integrated circuit
US11169203B1 (en) 2018-09-26 2021-11-09 Teradyne, Inc. Determining a configuration of a test system
CN109586691B (zh) * 2018-11-19 2022-12-30 珠海市杰理科技股份有限公司 时钟校准方法、装置、系统、存储介质及计算机设备
CN109656308B (zh) * 2018-12-18 2020-10-27 龙芯中科技术有限公司 一种频率配置的调整方法、装置、电子设备及存储介质
US11461222B2 (en) 2020-04-16 2022-10-04 Teradyne, Inc. Determining the complexity of a test program

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4598257A (en) * 1983-05-31 1986-07-01 Siemens Corporate Research & Support, Inc. Clock pulse signal generator system
DE69333571T2 (de) 1992-07-27 2005-08-04 Credence Systems Corp., Fremont Gerät zur automatischen prüfung von komplexen vorrichtungen
TW255052B (zh) * 1992-11-03 1995-08-21 Thomson Consumer Electronics
US5784377A (en) * 1993-03-09 1998-07-21 Hubbell Incorporated Integrated digital loop carrier system with virtual tributary mapper circuit
DE69517604T2 (de) * 1995-03-16 2001-02-22 Teradyne Inc Zeitgeber mit mehreren kohärenten synchronisierten takten
US5719510A (en) 1996-03-27 1998-02-17 Intel Corporation Software configurable digital clock generator
FR2772535B1 (fr) * 1997-12-11 2000-12-15 Micropross Interface de communication avec une carte a puce synchrone et dispositif equipe d'une telle interface
US6449741B1 (en) * 1998-10-30 2002-09-10 Ltx Corporation Single platform electronic tester
US6356129B1 (en) 1999-10-12 2002-03-12 Teradyne, Inc. Low jitter phase-locked loop with duty-cycle control
JP2002108490A (ja) * 2000-07-26 2002-04-10 Sony Corp クロック供給回路

Also Published As

Publication number Publication date
WO2003073116A1 (en) 2003-09-04
MY135310A (en) 2008-03-31
TWI315459B (en) 2009-10-01
JP2005518543A (ja) 2005-06-23
CN1650184A (zh) 2005-08-03
JP4295626B2 (ja) 2009-07-15
EP1485725A1 (en) 2004-12-15
CN100575977C (zh) 2009-12-30
US20030163775A1 (en) 2003-08-28
AU2003216349A1 (en) 2003-09-09
US7080304B2 (en) 2006-07-18

Similar Documents

Publication Publication Date Title
TW200303458A (en) Technique for programming clocks in automatic test system
US8131529B2 (en) Method and system for simulating test instruments and instrument functions
US20070233409A1 (en) Spectrum analyzer with cascadable trace math functions
CN111078482A (zh) 通讯导航设备测试系统、方法、设备和可读存储介质
US11907211B2 (en) Data exploration management method and system, electronic device, and storage medium
CN100536408C (zh) 一种音频指标自动测试装置
CN113068452B (zh) 一种自动测试系统软件开发平台的构建方法
US7343387B2 (en) Algorithm for configuring clocking system
CN107861049B (zh) 基于LabVIEW和频谱仪整机平台的电路板自动调测方法和系统
US11480597B2 (en) Method and apparatus for analyzing a relationship between tone frequencies and spurious frequencies
CN106326639A (zh) 一种ecg仿真信号建模与分段发生方法
CN113219310B (zh) 局部放电定位方法、装置、定位设备和存储介质
CN110335628A (zh) 智能设备的语音测试方法、装置及电子设备
US7720645B2 (en) Test apparatus for digitized test responses, method for testing semiconductor devices and diagnosis method for a semiconductor device
Richter et al. Avocado: Open-source flexible constrained interaction testing for practical application
US7739070B2 (en) Standardized interfaces for proprietary instruments
Starr et al. Automated generation of built-in self-test and measurement circuitry for mixed-signal circuits and systems
US20080281549A1 (en) Test Apparatus for Control Unit, Pattern Signal Creating Apparatus, and Test Program Generating Apparatus
US20060277518A1 (en) High order synthesizing method and high order synthesizing apparatus
WO2001022236A1 (en) Method for operating a test system
US11983947B2 (en) Generating document content by data analysis
US20220309817A1 (en) Generating document content by data analysis
US20040243870A1 (en) Transfer clocks for a multi-channel architecture
JP2011053805A (ja) ハードウェア検証用プログラミング記述生成装置、ハードウェア検証用プログラミング記述生成方法、及び制御プログラム
US10649024B2 (en) System for providing ATE test programming by utilizing drag-and-drop workflow editing in a time domain environment

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent